JP3113165B2 - デュアルポートｒａｍ通信方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデュアルポートＲＡＭ通
信方法に関し、特に伝送装置内に複数搭載されたプロセ
ッサ同士の通信をデュアルポートＲＡＭを介して行うデ
ュアルポートＲＡＭ通信方法に関する。

【０００２】近年、加入者系伝送装置において、通信サ
ービスの多様化、分散化に伴い、マルチプロセッサ化が
急増している。マルチプロセッサシステムでは、プロセ
ッサ間通信が必要であるが、その通信には特に高速化が
要請されている。このため、プロセッサ間通信として
は、汎用のプロセッサが提供しているような非常に低速
なシリアル通信機能は使われず、たとえばデュアルポー
トＲＡＭを通信媒体として使用する通信方法が採用され
ている。

【０００３】

【従来の技術】従来のデュアルポートＲＡＭを使用した
プロセッサ間通信には、通信情報をデュアルポートＲＡ
Ｍに固定的に割り付ける場合と、固定的に割り付けない
でシリアル通信イメージで情報を伝える場合とがある。

【０００４】図１７は通信情報をデュアルポートＲＡＭ
に固定的に割り付ける場合のプロセッサ間通信手順を示
す図である。この図において、第１プロセッサ１および
第２プロセッサ２は１つの伝送装置内に搭載されたプロ
セッサであり、これらの間に、プロセッサ間通信を行う
ためのデュアルポートＲＡＭ３が設けられている。

【０００５】ここで、第２プロセッサ２から第１プロセ
ッサ１へ通信情報を伝送する場合の手順について説明す
る。第２プロセッサ２は伝えたい情報があった場合に、
まず、デュアルポートＲＡＭ３の一部に設定された変化
フラグ領域３ａを読みにいって変化フラグをチェックす
る（ステップＳ１）。その次に、変化フラグがＯＦＦか
どうかをチェックして（ステップＳ２）、変化フラグが
ＯＦＦであれば、第１プロセッサ１へ通信したい送信デ
ータを、デュアルポートＲＡＭにあらかじめ割り付けら
れた固定長のデータ領域３ｂ１，３ｂ２，・・３ｂｎの
うち、たとえばデータ領域３ｂ２に設定する（ステップ
Ｓ３）。そして、変化フラグ領域３ａの変化フラグをＯ
Ｎにする（ステップＳ４）。

【０００６】第１プロセッサ１では、変化フラグを常に
チェックしており（ステップＳ５）、変化フラグがＯＮ
になると（ステップＳ６）、そのタイミングでデュアル
ポートＲＡＭ３のデータ領域にある通信情報の変化情報
を識別する（ステップＳ７）。そして、その後に、変化
フラグをＯＦＦにする（ステップＳ７）。

【０００７】送信データがデュアルポートＲＡＭ３に固
定的に割り付けられたデータ領域に設定されるときは、
あらかじめ定められた特定の領域に設定される。これを
読み出すときには、デュアルポートＲＡＭ３のすべての
データ領域を記憶しておき、変化フラグがＯＮになった
ときに、すべてのデータ領域を読んで記憶しておいたデ
ータ領域と比較することで、変化情報を検出する、すな
わち、比較による差分によってデータ領域３ｂ２に設定
された通信情報を読み出す。なお、第１プロセッサ１か
ら第２プロセッサ２へ通信情報を伝送する場合には、そ
のための変化フラグ領域とデータ領域とが別に設定され
る。

【０００８】図１８は通信情報をデュアルポートＲＡＭ
に可変的に割り付ける場合のプロセッサ間通信手順を示
す図である。第１プロセッサ１と第２プロセッサ２と間
に、プロセッサ間通信を行うために設けられたデュアル
ポートＲＡＭ４は、ヘッダ領域４ａ１とデータ領域４ａ
２とからなる領域と、割り込み要求エリア４ｂとに割り
付けられている。ヘッダ領域４ａ１には、たとえばデー
タ領域４ａ２に書き込まれるデータ種別とデータ長とが
設定される。

【０００９】ここで、第１プロセッサ１と第２プロセッ
サ２との間で相互に通信情報を伝送する場合の手順につ
いて説明する。まず、第１プロセッサ１から第２プロセ
ッサ２へ情報を通知するときには、第１プロセッサ１は
通信情報をデュアルポートＲＡＭ４に書き（ステップＳ
１１）、その後に、割り込み要求エリア４ｂに割り込み
要求を設定する（ステップＳ１２）。第２プロセッサ２
では、割り込みを検出し（ステップＳ１３）、検出した
時点ですぐ割り込み要求エリア４ｂをクリアし（ステッ
プＳ１４）、通信情報を読み込む（ステップＳ１５）。
逆に、第２プロセッサ２から第１プロセッサ１へ通信情
報を送りたい場合は、第２プロセッサ２は通信情報をデ
ュアルポートＲＡＭ４に書き込み（ステップＳ１６）、
その後に、割り込み要求エリア４ｂに割り込み要求を設
定する（ステップＳ１７）。第１プロセッサ１では、割
り込み要求エリア４ｂから割り込みを検出し（ステップ
Ｓ１８）、割り込み要求エリア４ｂをクリアして（ステ
ップＳ１９）、通信情報を読み込む（ステップＳ２
０）。

【００１０】このように、通信情報がデュアルポートＲ
ＡＭ４に設定されるときには、ヘッダ領域４ａ１に設定
されたデータ長に応じた長さのデータ領域４ａ２が可変
的に割り付けられる。また、通信時には、送信側プロセ
ッサが受信側プロセッサに対する割り込みを発生させ
る。

【００１１】

【発明が解決しようとする課題】しかし、通信情報をデ
ュアルポートＲＡＭに固定的に割り付ける場合には、受
信側プロセッサが変化フラグを常時監視しなければなら
ず、デュアルポートＲＡＭの全領域の中から変化情報を
検出するという処理を行わなければならないため、通信
処理の高速化が計れない。また、受信側プロセッサが変
化フラグをＯＦＦにするまで、送信側プロセッサは次の
変化情報を書き込むことができない。

【００１２】一方、通信情報をデュアルポートＲＡＭに
可変的に割り付ける場合には、デュアルポートＲＡＭ上
の同一領域を送信時にも受信時にも共通して使用するた
め、通信が半二重となってしまい、通信処理の高速化が
計れないという問題点があった。

【００１３】本発明はこのような点に鑑みてなされたも
のであり、通信媒体としてデュアルポートＲＡＭを使用
したプロセッサ間通信において、通信処理の高速化を計
ったデュアルポートＲＡＭ通信方法を提供することを目
的とする。

【００１４】

【課題を解決するための手段】図１は上記目的を達成す
る本発明の原理図である。この図において、左側に示し
た部分がデュアルポートＲＡＭ１０の全体を表してい
る。このデュアルポートＲＡＭ１０は、その上方に示し
た部分が固定長の通信情報を固定的にメモリに割り付け
た固定領域であり、下方に示した部分が可変長の通信情
報によって使用される可変領域である。固定領域は複数
の固定領域ブロックＡ、固定領域ブロックＢ、固定領域
ブロックＣ・・・に分けられ、可変領域は通信情報の通
信方向別に２つの可変領域に分けられている。さらに、
固定領域を情報の種別を表すオブジェクト毎の複数のブ
ロックに分割し、各ブロック毎にそのブロックにおける
情報の変化の有無を表す変化指示情報を設定する。ま
た、固定領域内のデータ部をハードウェア／ソフトウェ
アインタフェースと同一のビット割り当て形式としてい
る。

【００１５】

【作用】上述の手段によれば、固定領域については、情
報の種別毎に固定領域ブロックを割り当てることによ
り、受信側プロセッサは変化情報を検出する際には、変
化フラグが変化した固定領域ブロックのみを読み出すだ
けでよい。可変領域については、送信および受信用に領
域を個別に割り当てているので、全二重通信を行うこと
ができる。さらに、固定領域を情報の種別を表すオブジ
ェクト毎の複数のブロックに分割し、各ブロック毎にそ
のブロックにおける情報の変化の有無を表す変化指示情
報を設定して、情報の受取側は変化フラグだけを監視し
て変化情報のみを得るようにする。

【００１６】

【実施例】まず、本発明の実施例の概略について図面を
参照して説明する。図１は本発明のデュアルポートＲＡ
Ｍ通信方法の原理を説明する図である。

【００１７】プロセッサ間に配置されたデュアルポート
ＲＡＭ１０は固定領域と可変領域とによって構成され
る。固定領域は固定長の通信情報を固定的にメモリに割
り付ける領域であり、複数の固定領域ブロックＡ、Ｂ、
Ｃ・・・に分けられている。これらブロックは、情報の
種別毎、すなわち、ユニット実装情報管理やアラーム管
理などのオブジェクト毎に分類されている。また、各固
定領域ブロックはさらに細分化されており、たとえば固
定領域ブロックＡについては、Ｎ個のブロックＡ＃１〜
Ａ＃Ｎに分けられている。これらブロックは、たとえば
固定領域ブロックＡがユニット実装情報管理用のブロッ
クであれば、情報の発生元毎、すなわち、実装状態が変
更されたシェルフなどのインスタンス毎に分類されてい
る。これら各ブロックに対してはそれぞれ変化フラグＦ
_A1〜Ｆ_ANが設定され、さらに全体としてのブロックＡ変
化フラグＦ_A が一番上に設定されている。

【００１８】可変長の通信情報によって使用される可変
領域は第１プロセッサから第２プロセッサへの通信用と
しての第１可変領域Ｖ₁ と第２プロセッサから第１プロ
セッサへの通信用としての第２可変領域Ｖ₂ とに分け、
さらに第１プロセッサから第２プロセッサへの通知用の
割り込み要求／割り込み要求クリアエリアＩ₁ と第２プ
ロセッサから第１プロセッサへの通知用の割り込み要求
／割り込み要求クリアエリアＩ₂ とに分けて設定され
る。第１可変領域Ｖ₁ および第２可変領域Ｖ₂ はそれぞ
れ電文イメージで伝送される通信情報のデータの長さに
応じた長さに設定される。第１可変領域Ｖ₁ および第２
可変領域Ｖ₂ はさらに細かく分けることができ、開放型
システム間相互接続（ＯＳＩ）の第２層（データリンク
層）の領域Ｖ₁₁および第７層（アプリケーション層）の
領域に分けられ、この第７層の領域はヘッダ部Ｖ_1Hとデ
ータ部Ｖ_1Dとに分けられる。第２層は電文のやり取りを
行うプロトコルの制御の部分であり、第７層は伝えたい
情報が管理される部分である。

【００１９】固定領域に関しては、ブロック分けしてブ
ロック毎に変化フラグを設けたことにより、情報の受け
取り側は変化フラグだけを監視していることで、全領域
を読むことなく変化情報だけを得ることができるように
なる。

【００２０】可変領域に関しては、可変領域を通信方向
別に割り付けたことにより、可変領域が送信または受信
時にその通信情報によって専有されることがなく、全二
重通信が可能になる。

【００２１】このように固定的および可変的に割り当て
られたデュアルポートＲＡＭ１０を使用したプロセッサ
間通信を行う手順について、送信側プロセッサおよび受
信側プロセッサに分けて以下に説明する。

【００２２】図２は送信側プロセッサの変化情報通知手
順を示す図である。送信側プロセッサにおいては、ま
ず、固定領域ブロックＡに関連して通知したい情報があ
るかどうかを判定する（ステップＳ２１）。ここで、通
知したい情報がなければ、次の固定領域ブロックＢの通
知情報の有無の判定に進み、通知したい情報があれば、
点線で囲まれた処理に進む。この処理では、まず、ブロ
ックＡ変化フラグＦ_A をＯＮにし（ステップＳ２２）、
それから、固定領域ブロックＡの中のＮ個のブロックに
ついて、１番目のブロックから順に、通知したい情報が
あれば、そのブロックを更新する処理を行う。ここで、
ｎ番目のブロックＡ＃ｎに通知したい情報があったと判
断された場合には（ステップＳ２３）、ブロックＡ＃ｎ
の領域の情報を更新し（ステップＳ２４）、その後、＃
ｎに相当する変化フラグＦ_AnをＯＮにする（ステップＳ
２５）。そして、＃ｎ＝＃Ｎかどうかを判定して（ステ
ップＳ２６）、＃ｎ＝＃Ｎでなければ、他のブロックに
通知したい情報があるかどうかの判定に戻り、＃ｎ＝＃
Ｎであれば、固定領域ブロックＡについての処理が終了
する。その後、固定領域ブロックＢおよびＣについても
固定領域ブロックＡと同様の処理が行われて、通知した
い情報があれば、それに書き換えていく。

【００２３】図３は受信側プロセッサの変化情報検出手
順を示す図である。受信側プロセッサにおいては、常時
監視するのは固定領域ブロックの全体の変化フラグであ
るので、まず、ブロックＡ変化フラグＦ_A を読み込み
（ステップＳ３１）、このブロックＡ変化フラグＦ_A が
ＯＮであるかどうかを判定する（ステップＳ３２）。こ
こで、ブロックＡ変化フラグＦ_A がＯＮでなければ、次
の固定領域ブロックＢのブロックＢ変化フラグを読み込
むステップに進み、ブロックＡ変化フラグＦ_A がＯＮで
あれば、点線で囲まれた処理に進む。この処理では、細
分化されたブロックに対応する変化フラグを読み込み、
変化フラグがＯＮの領域についてその変化情報を検出す
ることを、各ブロックについて行う。たとえば、ｎ番目
のブロックＡ＃ｎ変化フラグがＯＮである場合について
説明する。まず、ｎ番目のブロックＡ＃ｎ変化フラグＦ
_Anを読み込み（ステップＳ３３）、このブロックＡ＃ｎ
変化フラグＦ_AnがＯＮであると判定されると（ステップ
Ｓ３４）、ブロックＡ＃ｎの領域の変化情報を検出し
（ステップＳ３５）、ブロックＡ＃ｎ変化フラグＦ_Anを
ＯＦＦにする（ステップＳ３６）。変化情報の検出がＮ
番目の詳細なブロックまで進むと（ステップＳ３７）、
最後に、固定領域ブロックの全体の変化フラグであるブ
ロックＡ変化フラグＦ_A をＯＦＦにする（ステップＳ３
８）。その後、固定領域ブロックＢおよびＣについても
固定領域ブロックＡと同様の処理が行われて、変化情報
があれば、それを順次検出していく。

【００２４】図４は可変領域を使用した全二重通信手順
を示す図である。まず、第１プロセッサ１１から第２プ
ロセッサ１２へ通信する場合の手順について説明する。
第１プロセッサ１１の送信処理では、デュアルポートＲ
ＡＭ１０の第１可変領域Ｖ₁ に通信情報を書き込み（ス
テップＳ４１）、次いで、第１プロセッサから第２プロ
セッサへの通知用の割り込み要求／割り込み要求クリア
エリアＩ₁ に割り込み要求を書き込む（ステップＳ４
２）。第２プロセッサ１２の受信処理では、割り込み要
求／割り込み要求クリアエリアＩ₁ の割り込みを検出し
たならば（ステップＳ４３）、割り込み要求／割り込み
要求クリアエリアＩ₁をクリアして（ステップＳ４
４）、第１可変領域Ｖ₁ の通信情報を読み込む（ステッ
プＳ４５）。

【００２５】逆に、第２プロセッサ１２から第１プロセ
ッサ１１へ情報を通知したい場合は、第２プロセッサ１
２は、第２可変領域Ｖ₂ に通信情報を書き込み（ステッ
プＳ４６）、割り込み要求／割り込み要求クリアエリア
Ｉ₂ に割り込み要求を書き込む（ステップＳ４７）こと
で送信処理を行う。そして、第１プロセッサ１１は、割
り込み要求／割り込み要求クリアエリアＩ₂ の割り込み
を検出し（ステップＳ４８）、割り込み要求／割り込み
要求クリアエリアＩ₂ をクリアし（ステップＳ４９）、
第２可変領域Ｖ₂ の通信情報を読み込む（ステップＳ５
０）ことで受信処理を行う。

【００２６】これにより、第１プロセッサ１１から第２
プロセッサ１２へ情報を通知したい場合と第２プロセッ
サ１２から第１プロセッサ１１へ情報を通知したい場合
が同時に発生したとしても、第１プロセッサ１１および
第２プロセッサ１２はそれぞれ独自に処理をすることが
できる。

【００２７】図５はデュアルポートＲＡＭ通信方法の適
用環境を例示する図である。適用環境として加入者系光
伝送装置を例に説明する。伝送装置２０は装置全体の共
通的な処理を行う上位シェルフ３０と、これに接続され
た複数の下位シェルフ４０ａ，４０ｂ，・・，４０ｎと
から構成されている。上位シェルフ３０は、第１プロセ
ッサに対応するプロセッサ３１と、下位シェルフ４０
ａ，４０ｂ，・・，４０ｎに対応して設けられたｎ個の
デュアルポートＲＡＭ３２ａ，３２ｂ，・・，３２ｎと
を有している。各下位シェルフ４０ａ，４０ｂ，・・，
４０ｎは第２プロセッサに対応するプロセッサ４１ａ，
４１ｂ，・・，４１ｎをそれぞれ有しており、図示しな
いチャネル盤を介して加入者５０に接続されている。な
お、加入者５０との距離が遠い場合には、加入者５０の
近くに光／電気変換装置が設置され、この光／電気変換
装置と下位シェルフとが光ケーブルによって接続される
構成となる。

【００２８】伝送装置２０は、また、装置の状態を監視
したり、各種設定を行うなど、マンマシンのインタフェ
ースとしての端末装置６０が接続され、さらには、幹線
系の通信網を構成するためたとえば光ケーブル７０を介
して別の伝送装置に接続されている。

【００２９】上位シェルフ３０のプロセッサ３１は、デ
ュアルポートＲＡＭ３２ａ，３２ｂ，・・，３２ｎを介
してそれぞれ対応する下位シェルフ４０ａ，４０ｂ，・
・，４０ｎのプロセッサ４１ａ，４１ｂ，・・，４１ｎ
との間で通信情報を伝送することができる。たとえば、
下位シェルフのプロセッサはシェルフ情報を収集し、そ
の情報を対応するデュアルポートＲＡＭを介しての通信
によって上位シェルフ３０のプロセッサ３１に通知する
ことができる。

【００３０】図６はデュアルポートＲＡＭのメモリマッ
ピングの例を示す図である。この例によれば、デュアル
ポートＲＡＭ、たとえば３２ａ、は総メモリ容量が４０
９６バイトあり、その内のアドレス「０００」番地から
「７ＦＦ」番地までは固定領域、アドレス「８００」番
地から「ＦＦＦ」番地までは可変領域として割り当てら
れている。

【００３１】固定領域は、下位シェルフ４０ａに実装さ
れているユニットについてのたとえばバージョン情報な
どが書き込まれるユニット実装情報管理用ブロック３２
３と、加入者との間で発生した障害の情報が書き込まれ
るアラーム管理用ブロック３２４と、保守時のループテ
スト状態に関する情報が書き込まれるステータス管理用
ブロック３２５と、下位シェルフの保守用ＬＥＤ（発光
ダイオード）に対するＯＮ−ＯＦＦ情報が書き込まれる
ＬＥＤ管理用ブロック３２６とに分けられており、これ
らのブロックは図１の固定領域ブロックＡ，Ｂ，・・に
対応する。なお、メモリの先頭に割り当てられたシェル
フタイプの領域３２１は下位シェルフが光／電気変換装
置を必要としないタイプかどうかの種別情報を書き込む
領域であり、領域３２２は予約の領域である。

【００３２】可変領域は、アドレス「８００」番地から
「ＢＦＤ」までの、上位シェルフから下位シェルフへの
情報通知用領域３２７，３２８と、アドレス「ＢＦＥ」
番地から「ＦＦＢ」までの、下位シェルフから上位シェ
ルフへの情報通知用領域３２９，３３０と、通信方向別
の割り込み要求／割り込み要求クリアエリア３３１，３
３２とに分けられている。ここで、上位シェルフから下
位シェルフへの情報通知用領域３２７，３２８について
見ると、最初の８バイトの領域３２７はプロトコル制御
のための領域で、図１の第１可変領域Ｖ₁ の第２層の領
域Ｖ₁₁に対応し、領域３２８は実際の電文が書き込まれ
る領域であり、図１の第１可変領域Ｖ₁の第７層の領域
Ｖ_1H，Ｖ_1Dに対応する。また、２バイトずつの割り込み
要求／割り込み要求クリアエリア３３１，３３２は、図
１の割り込み要求／割り込み要求クリアエリアＩ₁ ，Ｉ
₂ に対応する。

【００３３】図７はユニット実装情報管理ブロックの詳
細マッピングの例を示す図である。ユニット実装情報管
理ブロック３２３は、シェルフの識別コード用のシェル
フタイプ３２３ａ、リリース情報が入るスイッチリビジ
ョン３２３ｂ、第２プロセッサが存在する下位シェルフ
のユニット実装情報に変化が生じたことを意味するエリ
ア変化フラグ＃１−１用の領域３２３ｃ、このユニット
実装情報管理ブロック３２３内の個別のブロック３２３
ｆ，３２３ｇに変化が生じたことを意味するエリア変化
フラグ＃１−２，＃１−３用の領域３２３ｄ，３２３
ｅ、およびユニットコードが入る個別のブロック３２３
ｆ，３２３ｇが割り当てられている。

【００３４】ここで、エリア変化フラグ＃１−１用の領
域３２３ｃは図１のブロックＡ変化フラグＦ_A に対応
し、エリア変化フラグ＃１−２，＃１−３用の領域３２
３ｄ，３２３ｅは図１の変化フラグＦ_A1〜Ｆ_ANに対応
し、ブロック３２３ｆ，３２３ｇは図１のブロックＡ＃
１，Ａ＃２に対応する。

【００３５】第２プロセッサは、これらエリア変化フラ
グ＃１−１，＃１−２，＃１−３を用いてユニット実装
情報の変化を検出する。たとえば、エリア変化フラグ＃
１−１によりユニット実装情報の全体の変化を検出し、
エリア変化フラグ＃１−２により第２プロセッサが存在
する下位シェルフの実装変化情報を検出し、エリア変化
フラグ＃１−３により下位シェルフの複数のスレーブ装
置、たとえば２４個の光／電気変換装置の実装変化情報
を検出する。

【００３６】図８はユニット実装情報変化検出手順を示
す図である。第２プロセッサは、まず、エリア変化フラ
グ＃１−１を読み込み（ステップＳ５１）、このエリア
変化フラグ＃１−１がＯＮであるかどうかを判定する
（ステップＳ５２）。ここで、エリア変化フラグ＃１−
１がＯＮでなければ、次のアラーム管理用ブロック３２
４についてのエリア変化フラグの読み込みステップに進
み、エリア変化フラグ＃１−１がＯＮであれば、エリア
変化フラグ＃１−２を読み込み（ステップＳ５３）、こ
のエリア変化フラグ＃１−２がＯＮであると判定される
と（ステップＳ５４）、ブロック３２３ｆを読み出して
第２プロセッサが存在する下位シェルフのユニット実装
変化情報を検出し（ステップＳ５５）、エリア変化フラ
グ＃１−２をＯＦＦにする（ステップＳ５６）。

【００３７】ステップＳ５４においてエリア変化フラグ
＃１−２がＯＮでないと判定され、またはステップＳ５
６が終了されると、エリア変化フラグ＃１−３を読み込
み（ステップＳ５７）、このエリア変化フラグ＃１−３
がＯＮであると判定されると（ステップＳ５８）、ブロ
ック３２３ｇの中の第１のスレーブ装置に対応するユニ
ットコードを読み出して下位シェルフの第１のスレーブ
装置の実装変化情報を検出し（ステップＳ５９）、エリ
ア変化フラグ＃１−３をＯＦＦにする（ステップＳ６
０）。その後、ブロック３２３ｇから、たとえば２４台
あるすべてのスレーブ装置のユニットコードを読み出し
たかどうかを判定し（ステップＳ６１）、最後に、エリ
ア変化フラグ＃１−１をＯＦＦにする（ステップＳ６
２）。

【００３８】デュアルポートＲＡＭの固定領域の他の情
報ブロック、すなわち、アラーム管理用ブロック３２
４、ステータス管理用ブロック３２５およびＬＥＤ管理
用ブロック３２６についてもユニット実装情報管理用ブ
ロック３２３の場合と同様な手順を用いて変化情報を検
出している。

【００３９】また、変化情報の通知元であるハードウェ
ア／ソフトウェアインタフェース（以下、Ｉ／Ｏと記
す）がビットアサインになっている場合には、固定領域
のマッピングもＩ／Ｏビットアサインと同一の形式にす
ることにより、アプリケーションレベルでの不要なデー
タ変換処理を避けることができる。たとえば、アラーム
管理用ブロック３２４において、下位シェルフの障害情
報を上位シェルフに通知する場合、レジスタに格納され
たアラーム情報を読み取り、デュアルポートＲＡＭの固
定領域のアラーム管理用ブロックを介して通知すること
になる。このとき、障害情報を１つずつ上位シェルフに
通知しようとすると、通知の段階でデータ変換などの余
計な処理が必要になるので、アラーム管理用ブロックの
障害情報通知用の領域のメモリマップもＩ／Ｏビットア
サインと同一の形式にするようにしている。

【００４０】図９は固定領域への通信情報を格納するレ
ジスタの配置を示す図である。アラーム情報が格納され
るレジスタ８０は、８ビットで構成され、Ｄ０ビットに
は下位シェルフのプロセッサの障害、Ｄ１ビットには下
位シェルフの第１スロットに実装されたユニットの障
害、そしてＤ２ビットには下位シェルフの第２スロット
に実装されたユニットの障害を表す情報が入っている。
それらの論理値は、たとえば、正常時は「０」、アラー
ム時は「１」である。なお、読み出しの欄の「＊」は未
使用のビットであり、書き込みの欄の「×」はアクセス
禁止を示している。

【００４１】図１０は可変領域の電文が書き込まれる領
域の詳細を示す図である。デュアルポートＲＡＭの可変
領域において、たとえば上位シェルフから下位シェルフ
への情報通知用領域３２８は、ヘッダ部としてのフレー
ムヘッダ３２８ａおよびデータブロックヘッダ３２８ｂ
と、データ部としてのデータブロック３２８ｃとからな
る。

【００４２】データブロック３２８ｃに書き込まれる電
文の一例として、下位シェルフに対しての制御情報、た
とえば主信号に発生した障害をハードウェアが検出して
からソフトウェアに通知するまでの時間および主信号に
発生している障害の復旧をハードウェアが検出してから
ソフトウェアに通知するまでの時間に関する設定情報
「ＡＣＴ／ＤＡＣＴ ＳＥＴ」がある。このような、制
御情報についても、固定領域で行っていたデータ形式の
同一化を計ることができる。Ｉ／Ｏ形式データとして、
電文の内容のデータをビット毎に割り振った情報の詳細
を右側に抜き出して示してある。すなわち、下位３ビッ
トは３種類のＡＣＴ時間の設定用に割り当てられてお
り、下位から５および６番目のビットは２種類のＤＡＣ
Ｔ時間の設定用に割り当てられている。これにより、下
位シェルフは、電文を読み取った時点でデータ変換処理
をすることなくそのままのデータ形式で設定情報をハー
ドウェアにセットすればよい。

【００４３】図１１は可変領域への通信情報を格納する
レジスタの配置を示す図である。設定情報が格納される
レジスタ９０は、８ビットで構成され、Ｄ０ビットには
ＡＣＴ時間「０秒」、Ｄ１ビットにはＡＣＴ時間「２．
５秒」、そしてＤ２ビットにはＡＣＴ時間「１０．０
秒」を表す情報が入っている。同様に、Ｄ４ビットには
ＤＡＣＴ時間「０秒」、Ｄ５ビットにはＤＡＣＴ時間
「１５秒」を表す情報が入っている。それらの論理値
は、該当するＡＣＴ時間の設定時はたとえば「１」、非
設定時は「０」である。なお、Ｄ３，Ｄ６およびＤ７ビ
ットは未使用ビットであり、論理値は「０」である。

【００４４】また、上述の可変領域のデータブロック３
２８ｃにて電文の内容をビット毎に割り振ったＩ／Ｏ形
式データの情報に関して、電文の内容の全体はたとえば
初期化処理の時だけ使用され、通常運用時には、電文の
内容の一部だけを変更したいという場合がある。このよ
うな場合にも、固定領域で採用した変化フラグ方式を使
用することができる。

【００４５】図１２は可変領域のデータブロックの別の
定義例の詳細を示す図である。図示の例は、デュアルポ
ートＲＡＭの、たとえば上位シェルフから下位シェルフ
への情報通知用の可変領域におけるデータブロック３２
８ｃの構造定義を示したもので、データブロック３２８
ｃは、変化フラグ領域とデータ領域との組み合わせによ
って構成されている。第１の通信情報に関する変化フラ
グ領域３２８ｃＦ１およびデータ領域３２８ｃＤ１の詳
細をその右側に拡大して示してある。これら変化フラグ
領域３２８ｃＦ１およびデータ領域３２８ｃＤ１はそれ
ぞれＩ／Ｏのビットアサインと同一の形式になってい
る。つまり、データ領域３２８ｃＤ１のビット毎に１つ
の変化フラグが対応して設定されている。したがって、
変化フラグ領域３２８ｃＦ１を見ることにより、データ
領域３２８ｃＤ１のどのビットに変化があるのかを知る
ことができる。この例では、変化フラグ領域３２８ｃＦ
１における論理値「０」が変化なし、「１」が変化あり
を意味するものとし、一番右端に位置するビットが最下
位ビットＤ０であるとすると、Ｄ５ビットおよびＤ７ビ
ットが「１」であるので、これらに対応するデータ領域
３２８ｃＤ１のＤ５ビットおよびＤ７ビットがハードウ
ェアに対する設定の変更を制御する情報となる。すなわ
ち、Ｄ５ビットは「０」から「１」に書き換えられ、Ｄ
７ビットは「１」から「０」に書き換えられることにな
る。このように、データ領域内の特定のビットを変更す
る場合、更新データに対して変化フラグを設定すること
によって、ビット毎の更新箇所を識別することができ
る。

【００４６】図１３はプロセッサ間初期立ち上げシーケ
ンスを示す図である。プロセッサ間初期立ち上げシーケ
ンスでは、上位の第１プロセッサが下位の第２プロセッ
サよりも後に立ち上がる場合と先に立ち上がる場合とが
あるが、図示の例は第１プロセッサが第２プロセッサよ
りも後に立ち上がる場合を示しており、第２プロセッサ
は通常の運用状態にあるとする。

【００４７】上位シェルフの電源が投入されると、第１
プロセッサから第２プロセッサに対して立ち上げ開始が
通知される。これに対して、第２プロセッサは立ち上げ
受け付け応答を第１プロセッサに返し、ユニット実装変
化情報を通知する。その後、第１プロセッサは第２プロ
セッサに対して複数の要求、たとえば、チャネル制御／
プロビジョニング設定要求、・・・、サービス状態設定
／変更要求を順次出す。これらの設定要求または変更要
求が出された後、第１プロセッサは第２プロセッサに対
して立ち上げ終了を通知し、第２プロセッサは第１プロ
セッサに対して立ち上げ終了応答を出す。

【００４８】第１プロセッサからの各種設定要求または
変更要求は、第２プロセッサに対して一方的に出される
もので、電文を受信したという応答だけを受け取って立
ち上げシーケンスは続行される。すなわち、通常の運用
状態におけるアラーム情報の収集の場合には、上位の第
１プロセッサが下位の第２プロセッサに対してアラーム
情報を要求すると、第２プロセッサはそのアラーム情報
を第７層レベルで送らなければならないが、初期立ち上
げシーケンスの場合には、これら設定要求または変更要
求に対して、第１プロセッサは第２プロセッサからの第
７層レベルでの応答データを期待していない。このた
め、デュアルポートＲＡＭの可変領域には、図６の領域
３２７，３２９のような第２層作業領域を設定して、プ
ロセッサ間通信を設定／変更要求およびこれらの応答だ
けとして、通信速度を上げるようにしている。

【００４９】図１４は第２層作業領域の構造定義例を示
す図である。第２層作業領域１００の様式としては、転
送要求フラグ１０１、最大転送ブロック数１０２、現在
転送中のブロック番号１０３、転送データ部のトータル
チェックサムコード１０４、および転送データ長１０５
が８バイトの領域に割り当てられている。この中で、転
送要求フラグ１０１で使用される転送要求フラグコード
の一例を以下に示す。

【００５０】図１５は転送要求フラグコードの一例を示
す図である。第２層作業領域１００の転送要求フラグ１
０１に書き込まれるコードは、図示のコード表１１０に
示したように、４種類あり、送信要求時に送信側のプロ
セッサが書き込むコード「０ｘＡＡＡＡ」と、受信受付
時に受信側のプロセッサが書き込むコード「０ｘ５５Ａ
Ａ」と、受信完了時に受信側のプロセッサが書き込むコ
ード「０ｘ５５５５」と、受信エラー時に受信側のプロ
セッサが書き込むコード「０ｘ５５ＥＥ」とがある。

【００５１】このような第２層作業領域および転送要求
フラグコードを使用して行われる通信シーケンスの一例
を以下に示す。図１６は第２層作業領域を通じて行われ
る通信シーケンスの一例を示す図である。

【００５２】初期立ち上げシーケンスでの設定要求また
は変更要求のように、第７層レベルの応答データを期待
しない通信の場合には、まず、送信側プロセッサはデュ
アルポートＲＡＭの可変領域における情報通知用領域に
転送データを設定する（ステップＳ７１）。このとき、
その転送データのチェックサムを計算して、その結果を
転送データ部のトータルチェックサムコード１０４に設
定する。続いて、転送要求フラグ１０１に送信要求を設
定、すなわち、送信要求時のコード「０ｘＡＡＡＡ」を
書き込む（ステップＳ７２）。そして、デュアルポート
ＲＡＭの割り込み要求発生／割り込み要求クリアエリア
に割り込みデータを設定する（ステップＳ７３）。

【００５３】受信側プロセッサは、割り込みデータの設
定に応答して、転送要求フラグ１０１に受信受付を設
定、すなわち、受信受付時のコード「０ｘ５５ＡＡ」を
書き込む（ステップＳ７４）。次に、デュアルポートＲ
ＡＭの可変領域における情報通知用領域から転送データ
を読み込む（ステップＳ７５）。このとき、その転送デ
ータのチェックサムを計算して、送信側で計算されて転
送データ部のトータルチェックサムコード１０４に設定
されたチェックサムと受信側で計算したチェックサムと
を比較する（ステップＳ７６）。このチェックサムの比
較により、転送データが通信中にエラーがあったかどう
かが判る。比較結果が一致していれば、転送要求フラグ
１０１に受信完了を設定、すなわち、受信完了時のコー
ド「０ｘ５５５５」を書き込み、一致していなければ、
転送要求フラグ１０１に受信エラーを設定、すなわち、
受信エラー時のコード「０ｘ５５ＥＥ」を書き込む（ス
テップＳ７７）。

【００５４】送信側プロセッサは第２層作業領域１００
の転送要求フラグ１０１をチェックしていて（ステップ
Ｓ７８）、転送要求フラグ１０１の内容により、次の処
理に進む（ステップＳ７９）。すなわち、転送要求フラ
グ１０１の内容が受信完了時のコード「０ｘ５５５５」
であれば、通信は正常に終了し、受信エラー時のコード
「０ｘ５５ＥＥ」であれば、最初のステップにＳ７１に
戻って再転送の処理が行われる。また、転送要求フラグ
１０１の内容が送信要求時のコード「０ｘＡＡＡＡ」の
ままであれば、受信側プロセッサは未受信か、または受
信処理中であるので、転送要求フラグ１０１のチェック
に戻る。

【００５５】この第２層作業領域１００のプロトコル管
理はアプリケーションではなく、ソフトウェアがドライ
バレベルで行っている。このため、通信処理はタスク起
動せずに割り込みレベルで行う分、処理速度が速く、し
たがって、通信速度が速くなる。

【００５６】

【発明の効果】以上説明したように本発明では、伝送装
置内のプロセッサ間の通信を行う伝送媒体であるデュア
ルポートＲＡＭを、固定長の通信情報が固定的に割りつ
けられる固定領域と可変長の通信情報によって使用され
る可変領域とに区画分けして使用するように構成した。
このため、固定領域では、変化フラグによりプロセッサ
間で扱う情報の変化状態を一意に認識することができ、
プロセッサ間での読み込み／書き込み時のアクセスの競
合が極めて少なくなる。また、可変領域を通信方向別に
分けることにより、全二重通信を行うことができる。さ
らに、固定領域を情報の種別を表すオブジェクト毎の複
数のブロックに分割し、各ブロック毎にそのブロックに
おける情報の変化の有無を表す変化指示情報を設定し
て、情報の受取側は変化フラグだけを監視して変化情報
のみを得ることができる。特に、オブジェクト毎に分割
されたブロックを情報の発生元を表すインスタンス毎の
複数のブロックに分割し、かつインスタンス毎のブロッ
クにおける情報の変化の有無を表す変化指示情報をそれ
ぞれ設定したので、より詳細にインスタンス毎の変化情
報を得ることができる。

【図面の簡単な説明】

【図１】本発明のデュアルポートＲＡＭ通信方法の原理
を説明する図である。

【図２】送信側プロセッサの変化情報通知手順を示す図
である。

【図３】受信側プロセッサの変化情報検出手順を示す図
である。

【図４】可変領域を使用した全二重通信手順を示す図で
ある。

【図５】デュアルポートＲＡＭ通信方法の適用環境を例
示する図である。

【図６】デュアルポートＲＡＭのメモリマッピングの例
を示す図である。

【図７】ユニット実装情報管理用ブロックの詳細マッピ
ングの例を示す図である。

【図８】ユニット実装情報変化検出手順を示す図であ
る。

【図９】固定領域への通信情報を格納するレジスタの配
置を示す図である。

【図１０】可変領域の電文が書き込まれる領域の詳細を
示す図である。

【図１１】可変領域への通信情報を格納するレジスタの
配置を示す図である。

【図１２】可変領域のデータブロックの別の定義例の詳
細を示す図である。

【図１３】プロセッサ間初期立ち上げシーケンスを示す
図である。

【図１４】第２層作業領域の構造定義例を示す図であ
る。

【図１５】転送要求フラグコードの一例を示す図であ
る。

【図１６】第２層作業領域を通じて行われる通信シーケ
ンスの一例を示す図である。

【図１７】通信情報をデュアルポートＲＡＭに固定的に
割り付ける場合のプロセッサ間通信手順を示す図であ
る。

【図１８】通信情報をデュアルポートＲＡＭに可変的に
割り付ける場合のプロセッサ間通信手順を示す図であ
る。

【符号の説明】

１０ デュアルポートＲＡＭ １１ 第１プロセッサ １２ 第２プロセッサ ２０ 伝送装置 ３０ 上位シェルフ ４０ａ〜４０ｎ 下位シェルフ ３１ プロセッサ ４１ａ〜４１ｎ プロセッサ Ａ、Ｂ、Ｃ 固定領域ブロック Ｖ₁ 第１可変領域 Ｖ₂ 第２可変領域 Ｉ₁ ，Ｉ₂ 割り込み要求／割り込み要求クリアエリア

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−139201（ＪＰ，Ａ) 特開 平２−12308（ＪＰ，Ａ) 特開 平５−334259（ＪＰ，Ａ) 特開 平５−346908（ＪＰ，Ａ) 特開 昭62−145450（ＪＰ，Ａ) 実開 平４−128350（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 15/167 G06F 12/00 570 G11C 11/401

Claims (6)

(57)【特許請求の範囲】
1. 【請求項１】 伝送装置内のプロセッサ間の通信をデュ
   アルポートＲＡＭを介して行うデュアルポートＲＡＭ通
   信方法において、 伝送媒体として用いる前記デュアルポートＲＡＭを、固
   定長の通信情報が固定的に割りつけられる固定領域と可
   変長の通信情報によって使用される可変領域とに区画分
   けし、 前記固定領域を情報の種別を表すオブジェクト毎の複数
   のブロックに分割し、各ブロック毎にそのブロックにお
   ける情報の変化の有無を表す変化指示情報を設定し、前記オブジェクト毎に分割されたブロックを情報の発生
   元を表すインスタンス毎の複数のブロックにさらに分割
   し、かつインスタンス毎のブロックにおける情報の変化
   の有無を表す変化指示情報をそれぞれ設定した ことを特
   徴とするデュアルポートＲＡＭ通信方法。
2. 【請求項２】 前記固定領域内のデータ部をハードウ
   ェア／ソフトウェアインタフェースと同一のビット割り
   当て形式としたことを特徴とする請求項１記載のデュア
   ルポートＲＡＭ通信方法。
3. 【請求項３】 前記可変領域を送信領域および受信領域
   に分けて使用するようにしたことを特徴とする請求項１
   記載のデュアルポートＲＡＭ通信方法。
4. 【請求項４】 前記送信領域および受信領域をそれぞれ
   開放型システム間相互接続の第２層の領域および第７層
   の領域に分けて使用するようにしたことを特徴とする請
   求項３記載のデュアルポートＲＡＭ通信方法。
5. 【請求項５】 前記可変領域内のデータ部をハードウェ
   ア／ソフトウェアインタフェースと同一のビット割り当
   て形式としたことを特徴とする請求項１記載のデュアル
   ポートＲＡＭ通信方法。
6. 【請求項６】 前記可変領域内のデータ部内の特定のビ
   ットを変更するときに、ビット毎の変更箇所を識別する
   ための変化指示情報を前記データ部に対応して付加する
   ようにしたことを特徴とする請求項５記載のデュアルポ
   ートＲＡＭ通信方法。