JP3112236B2 - モデムにおけるワードシーケンス検出方法及び装置 - Google Patents
モデムにおけるワードシーケンス検出方法及び装置Info
- Publication number
- JP3112236B2 JP3112236B2 JP06335110A JP33511094A JP3112236B2 JP 3112236 B2 JP3112236 B2 JP 3112236B2 JP 06335110 A JP06335110 A JP 06335110A JP 33511094 A JP33511094 A JP 33511094A JP 3112236 B2 JP3112236 B2 JP 3112236B2
- Authority
- JP
- Japan
- Prior art keywords
- word
- value
- absolute value
- sequence
- predetermined
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/046—Speed or phase control by synchronisation signals using special codes as synchronising signal using a dotting sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタルモデムに関す
るものであり、特に２つのモデムの間で初期トレーニン
グ処理中に、又は再度のトレーニングの中間位相中ある
いは伝送率の変更中に、予め設定された基準ワードシー
ケンスを検出する技術に関する。
るものであり、特に２つのモデムの間で初期トレーニン
グ処理中に、又は再度のトレーニングの中間位相中ある
いは伝送率の変更中に、予め設定された基準ワードシー
ケンスを検出する技術に関する。
【０００２】
【従来の技術】ディジタルモデムにおいて、伝送される
データは予め定められた数のシンボルからディジタル的
に符号化され、そして位相及び振幅が変調される正弦波
信号の部分として伝送される。例えばＶ３２ビス標準に
関する１２８個のような各シンボルは予め定められた位
相及び振幅を有する信号に相当する。この変換を表すた
めに、シンボルは、各シンボルがシンボルを表す変調信
号の位相及び振幅に相当する点に表記されている図１に
示すような配列で表すことができる。そして、図２に示
すように、各シンボルは例えば２４００Ｈｚのような伝
送率に相当するビットインターバル中に例えば１８００
Ｈｚの伝送周波数で正弦波部分として伝送される。その
正弦波はボ一速度より高くその倍数であるサンプリング
周波数、例えば９６００Ｈｚ、から構成され、デコード
される。
データは予め定められた数のシンボルからディジタル的
に符号化され、そして位相及び振幅が変調される正弦波
信号の部分として伝送される。例えばＶ３２ビス標準に
関する１２８個のような各シンボルは予め定められた位
相及び振幅を有する信号に相当する。この変換を表すた
めに、シンボルは、各シンボルがシンボルを表す変調信
号の位相及び振幅に相当する点に表記されている図１に
示すような配列で表すことができる。そして、図２に示
すように、各シンボルは例えば２４００Ｈｚのような伝
送率に相当するビットインターバル中に例えば１８００
Ｈｚの伝送周波数で正弦波部分として伝送される。その
正弦波はボ一速度より高くその倍数であるサンプリング
周波数、例えば９６００Ｈｚ、から構成され、デコード
される。
【０００３】デコードの後に各到達されたシンボルは伝
送されたワードの実数値に相当する第１の部分ａとこの
ワードの虚数値に相当する第２の部分ｂを含むディジタ
ルワードＭの中で伝送される。よって、各ワードは
送されたワードの実数値に相当する第１の部分ａとこの
ワードの虚数値に相当する第２の部分ｂを含むディジタ
ルワードＭの中で伝送される。よって、各ワードは
【０００４】Ｍ＝ａ＋ｊｂ
【０００５】によって表すことができる。
【０００６】２つのモデムの間での大変高い伝送レート
により、電話接続の質は、２つのモデムの間のデータの
確実な伝送を提供するためにますます重要となる。周波
数オフセット、位相ジッタや雑音をもつ近く及び遠いエ
ンドエコー、スペクトラムの高い周波数の減衰のような
悪化は、最小エラーに対して最大ビット率の可能性に影
響を及ぼす。前述Ｖ３２ビス標準において、モデムによ
って受信されて復調された組み合わされた信号が振幅及
び位相で符号化され、図１に示す１つとして配列は２４
００Ｈｚのボー速度で１４，４００ビット／秒のデータ
速度で伝送されるように配列された１２８個の可能な値
を含む。前述の方法による悪化がより重要となるとき、
受信されたポイントと理想的な受信ポイントの間の差は
ますます大きくなり、受信メカニズムは２又はそれ以上
の隣接する点を混同し、耐えることのできない誤りの原
因となる。
により、電話接続の質は、２つのモデムの間のデータの
確実な伝送を提供するためにますます重要となる。周波
数オフセット、位相ジッタや雑音をもつ近く及び遠いエ
ンドエコー、スペクトラムの高い周波数の減衰のような
悪化は、最小エラーに対して最大ビット率の可能性に影
響を及ぼす。前述Ｖ３２ビス標準において、モデムによ
って受信されて復調された組み合わされた信号が振幅及
び位相で符号化され、図１に示す１つとして配列は２４
００Ｈｚのボー速度で１４，４００ビット／秒のデータ
速度で伝送されるように配列された１２８個の可能な値
を含む。前述の方法による悪化がより重要となるとき、
受信されたポイントと理想的な受信ポイントの間の差は
ますます大きくなり、受信メカニズムは２又はそれ以上
の隣接する点を混同し、耐えることのできない誤りの原
因となる。
【０００７】これに比べて、７，２００ビット／秒のよ
うな遅いデータ伝送速度では、図３に示すような１６個
のシンボルのみを含む配列を使用し、回線悪化に大きな
耐久力をする。これらの悪化は、通信中に変わり、その
場合初期の伝送速度は最適な値を見つけるために増加又
は減少しなければならない。通常、マイクロコントロー
ラがモデムに接続され、受信された信号の質を算出し、
この値は平均受信エラーの逆数に対応する。このエラー
が大変重要なとき、ＣＣＩＴＴ勧告は２つのモデムの間
の往復遅延を加えた２８８ボー（１２０ｍｓ）の大変短
い時間の間データ伝送を割り込みする間短い速度交渉処
理を具備する。
うな遅いデータ伝送速度では、図３に示すような１６個
のシンボルのみを含む配列を使用し、回線悪化に大きな
耐久力をする。これらの悪化は、通信中に変わり、その
場合初期の伝送速度は最適な値を見つけるために増加又
は減少しなければならない。通常、マイクロコントロー
ラがモデムに接続され、受信された信号の質を算出し、
この値は平均受信エラーの逆数に対応する。このエラー
が大変重要なとき、ＣＣＩＴＴ勧告は２つのモデムの間
の往復遅延を加えた２８８ボー（１２０ｍｓ）の大変短
い時間の間データ伝送を割り込みする間短い速度交渉処
理を具備する。
【０００８】速度交渉信号は特に予め定めた信号のシー
ケンスによって構成されたプリアンブルを含み、シーケ
ンスは時間の予め定められた数だけ繰り返される。通
常、このシーケンスは発呼側のモデムにおける信号ＡＡ
の連続に相当し、受信側のモデムにおける信号ＡＣの連
続に相当する。このシーケンスはプリアンブルにおいて
５６回繰り返される。伝送される信号が正弦波の部分の
連続とすると、信号ＡＡのシーケンスは１８００Ｈｚ周
波数で理想的な正弦波に相当し、信号ＡＣのシーケンス
は各々６００又は３０００Ｈｚの周波数を有する２つの
要素を有する。
ケンスによって構成されたプリアンブルを含み、シーケ
ンスは時間の予め定められた数だけ繰り返される。通
常、このシーケンスは発呼側のモデムにおける信号ＡＡ
の連続に相当し、受信側のモデムにおける信号ＡＣの連
続に相当する。このシーケンスはプリアンブルにおいて
５６回繰り返される。伝送される信号が正弦波の部分の
連続とすると、信号ＡＡのシーケンスは１８００Ｈｚ周
波数で理想的な正弦波に相当し、信号ＡＣのシーケンス
は各々６００又は３０００Ｈｚの周波数を有する２つの
要素を有する。
【０００９】
【発明が解決しようとする課題】信号ＡＡ又はＡＣの前
述の連続を検出する従来のプロセスはモデムの受信ブロ
ックの前端でディジタルフィルタの２つのバンクを使用
する。図４に表されているように、低いバンクは、６０
０から１８００Ｈｚへ通過する周波数レンジのみを通過
する前フィルタＦを含み、エネルギー算出器（信号の絶
対値を算出する）と第１の値の低域通過フィルタＬＰＦ
１を実現する。上部のバンクは他のエネルギー算出器に
かつ低域通過フィルタＬＰＦ２に続いて６００又は１８
００Ｈｚの中間である高い選択される帯域通過フィルタ
ＢＰＦを含む。低域通過フィルタＬＰＦ１及びＬＰＦ２
の出力はコンパレータ１０に供給される。信号ＡＡ又は
ＡＣのシーケンスが現れ、かつ帯域通過フィルタＢＰＦ
が６００又は１８００Ｈｚを通過させるとき、各々上部
バンクでのエネルギーは低いバンクのエネルギーと比較
される。データ信号が現れるとき、上部バンクは低いバ
ンクよりかなり低いレベルを具備する。この従来の処理
は、分析期間が比較的長い初期ハンドシェーク又は再ト
レーニング処理中にシーケンスＡＡ及びＡＣの検出に対
して満足されるものである。しかしながら、レート交渉
動作のような迅速に実行される動作に対して、この処理
は満足されるものではなく、特に比較的に長い応答時間
を伴う比較的狭い帯域通過フィルタを必要とする。もし
この応答時間を減少することが望まれるときは選択度が
減少し、誤った検出のより高いリスクが生じることとな
る。
述の連続を検出する従来のプロセスはモデムの受信ブロ
ックの前端でディジタルフィルタの２つのバンクを使用
する。図４に表されているように、低いバンクは、６０
０から１８００Ｈｚへ通過する周波数レンジのみを通過
する前フィルタＦを含み、エネルギー算出器（信号の絶
対値を算出する）と第１の値の低域通過フィルタＬＰＦ
１を実現する。上部のバンクは他のエネルギー算出器に
かつ低域通過フィルタＬＰＦ２に続いて６００又は１８
００Ｈｚの中間である高い選択される帯域通過フィルタ
ＢＰＦを含む。低域通過フィルタＬＰＦ１及びＬＰＦ２
の出力はコンパレータ１０に供給される。信号ＡＡ又は
ＡＣのシーケンスが現れ、かつ帯域通過フィルタＢＰＦ
が６００又は１８００Ｈｚを通過させるとき、各々上部
バンクでのエネルギーは低いバンクのエネルギーと比較
される。データ信号が現れるとき、上部バンクは低いバ
ンクよりかなり低いレベルを具備する。この従来の処理
は、分析期間が比較的長い初期ハンドシェーク又は再ト
レーニング処理中にシーケンスＡＡ及びＡＣの検出に対
して満足されるものである。しかしながら、レート交渉
動作のような迅速に実行される動作に対して、この処理
は満足されるものではなく、特に比較的に長い応答時間
を伴う比較的狭い帯域通過フィルタを必要とする。もし
この応答時間を減少することが望まれるときは選択度が
減少し、誤った検出のより高いリスクが生じることとな
る。
【００１０】本発明の目的は比較的短い応答時間を有す
る予め定めた信号のシーケンスを検出する検出回路を提
供することである。
る予め定めた信号のシーケンスを検出する検出回路を提
供することである。
【００１１】本発明の更なる目的はフィルタ回路を使用
しない検出回路を提供することである。
しない検出回路を提供することである。
【００１２】
【課題を解決するための手段及び作用】これらの目的は
本発明の一実施例で達成され、実数値に相当する第１の
部分と虚数値に相当する第２の部分を有するワードとし
てディジタル化される各信号を、モデムに到達する予め
設定された信号の所定の繰り返しシーケンスを検出する
方法において、その方法は、ワードが同時に現れるため
にシーケンスの各ワードを遅延し、ヌルの実数値及びヌ
ルの虚数値を有する組み合わされたワードを提供するた
めにワードを一次的に組み合わせ、各組み合わされたワ
ードの絶対値を決定し、絶対値を閾値と比較し、組み合
わされたワードの絶対値が閾値より低くなるとワードの
伝送速度に相当するクロックパルスをカウントし、クロ
ック信号の予め定めた数がカウントされたとき検出信号
を供給することに特徴がある。
本発明の一実施例で達成され、実数値に相当する第１の
部分と虚数値に相当する第２の部分を有するワードとし
てディジタル化される各信号を、モデムに到達する予め
設定された信号の所定の繰り返しシーケンスを検出する
方法において、その方法は、ワードが同時に現れるため
にシーケンスの各ワードを遅延し、ヌルの実数値及びヌ
ルの虚数値を有する組み合わされたワードを提供するた
めにワードを一次的に組み合わせ、各組み合わされたワ
ードの絶対値を決定し、絶対値を閾値と比較し、組み合
わされたワードの絶対値が閾値より低くなるとワードの
伝送速度に相当するクロックパルスをカウントし、クロ
ック信号の予め定めた数がカウントされたとき検出信号
を供給することに特徴がある。
【００１３】本発明の他の実施例として、各シーケンス
は２つのワードを含み、２つの内一方は他方の反対であ
り、一次的な組合せは加算である。
は２つのワードを含み、２つの内一方は他方の反対であ
り、一次的な組合せは加算である。
【００１４】本発明の更なる他の実施例として、各シー
ケンスは２つの同一のワードを含み、一次的な組合せは
減算である。
ケンスは２つの同一のワードを含み、一次的な組合せは
減算である。
【００１５】本発明の他の実施例として、シーケンスの
ワード全ては予め定められた絶対値を有し、各入力され
たワードの絶対値を決定し、絶対値が予め定められた閾
値より大きいときカウントを禁止する。
ワード全ては予め定められた絶対値を有し、各入力され
たワードの絶対値を決定し、絶対値が予め定められた閾
値より大きいときカウントを禁止する。
【００１６】本発明の他の実施例は、実数値に相当する
第１の部分と虚数値に相当する第２の部分を有するワー
ドとしてディジタル化される各信号を、モデムに到達す
る予め定められた信号の所定の繰り返されるシーケンス
を検出する装置を提供する。その装置は、各ワードが同
時に現れるようにシーケンスの各ワードを適切に遅延す
る手段と、ヌルの実数値及びヌルの虚数値を有する組み
合わされたワードを提供するためにワードを一次的に組
み合わせる手段と、各組み合わされたワードの絶対値を
算出する手段と、絶対値を閾値と比較する手段と、ワー
ドの伝送速度に相当するクロックパルスをカウントする
手段と、組み合わされたワードの絶対値が閾値より低く
なるとカウント手段を禁止する手段と、クロック信号の
予め定めた数がカウントされたとき検出信号を供給する
手段とを含む。
第１の部分と虚数値に相当する第２の部分を有するワー
ドとしてディジタル化される各信号を、モデムに到達す
る予め定められた信号の所定の繰り返されるシーケンス
を検出する装置を提供する。その装置は、各ワードが同
時に現れるようにシーケンスの各ワードを適切に遅延す
る手段と、ヌルの実数値及びヌルの虚数値を有する組み
合わされたワードを提供するためにワードを一次的に組
み合わせる手段と、各組み合わされたワードの絶対値を
算出する手段と、絶対値を閾値と比較する手段と、ワー
ドの伝送速度に相当するクロックパルスをカウントする
手段と、組み合わされたワードの絶対値が閾値より低く
なるとカウント手段を禁止する手段と、クロック信号の
予め定めた数がカウントされたとき検出信号を供給する
手段とを含む。
【００１７】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図５に示された本発明に係る回路は、受信動作中
入力１１でディジタル化された信号を受信するモデムの
一部である。これらの信号はボークロック又はシンボル
クロックの速度で、受信されたシンボルの実数部及び虚
数部のそれぞれに相当する２つの有効な１６ビットの部
分によって形成されるワードによって構成される。入力
ワードは加算器１４に供給する出力を有する１つのワー
ド（実数部及び虚数部）のメモリ１３を含む組合せ論理
回路１２に伝送される。加算器１４の他方の入力には乗
算器１５を介した後入力信号１１が入力される。そし
て、２つの連続的なワードの一次的組合せが実行され
る。検知されるシーケンスが例えばＡＡＡ・・・のよう
に同一のワードの連続によって構成されるときは、乗算
器１５は−１によって乗算され、もしこのシーケンスが
受信されるならば加算器１４の出力は通常０である。も
し期待されるシーケンスがシーケンスＡＣＡＣ・・・
（図１及び図３を参照して）のように、１つの信号が次
の１つの補数のときは（本説明において「補数」が
「負」として解釈される）、乗算器１５は＋１によって
乗算され、もしシーケンスＡＣＡＣ・・・が受信される
ならば加算器１４の出力は通常０である。更に一般に
は、これらの信号が受信される時出力に０の値を供給す
るように所定の値を有する連続な信号を組合せる組合せ
論理回路１２を提供することが必要である。
する。図５に示された本発明に係る回路は、受信動作中
入力１１でディジタル化された信号を受信するモデムの
一部である。これらの信号はボークロック又はシンボル
クロックの速度で、受信されたシンボルの実数部及び虚
数部のそれぞれに相当する２つの有効な１６ビットの部
分によって形成されるワードによって構成される。入力
ワードは加算器１４に供給する出力を有する１つのワー
ド（実数部及び虚数部）のメモリ１３を含む組合せ論理
回路１２に伝送される。加算器１４の他方の入力には乗
算器１５を介した後入力信号１１が入力される。そし
て、２つの連続的なワードの一次的組合せが実行され
る。検知されるシーケンスが例えばＡＡＡ・・・のよう
に同一のワードの連続によって構成されるときは、乗算
器１５は−１によって乗算され、もしこのシーケンスが
受信されるならば加算器１４の出力は通常０である。も
し期待されるシーケンスがシーケンスＡＣＡＣ・・・
（図１及び図３を参照して）のように、１つの信号が次
の１つの補数のときは（本説明において「補数」が
「負」として解釈される）、乗算器１５は＋１によって
乗算され、もしシーケンスＡＣＡＣ・・・が受信される
ならば加算器１４の出力は通常０である。更に一般に
は、これらの信号が受信される時出力に０の値を供給す
るように所定の値を有する連続な信号を組合せる組合せ
論理回路１２を提供することが必要である。
【００１８】実際には、回線は常に雑音を有しており、
加算器１４の出力は入力される信号が期待された信号で
ある時全く０ではない。従って、加算器１４の後に、一
方では加算器１４の出力が直接に入力され、他方では共
役複素を提供する回路１８を介して接続される乗算器１
７を含むエネルギー計算回路が設けられる。乗算器１７
の出力信号２０は閾値ＴＨ１とこの信号を比較するコン
パレータ２１の第１の入力に供給される。出力２０での
信号が閾値より高い時コンパレータ２１は高いレベルで
の出力を有し、信号が閾値より低いとき低いレベルでの
出力を有する。コンパレータ２１の出力はカウンタ２３
のリセット入力ＲＳに０Ｒゲート２２を介して供給され
る。カウンタ２３は入力１１と同じ伝送率で到達する信
号（つまりボークロックの信号）を入力２４で受信す
る。従って、コンパレータ２１の出力が低いレベルであ
れば、カウンタ２３はカウントし、出力２１が高いレベ
ルに達すると、カウンタはリセットされて次のカウント
は０から始まる。カウンタ２３の出力は例えば３２のよ
うな基準値Ｎとこの出力を比較するコンパレータ２６の
入力２５に供給される。そして、３２に等しいカウント
値が生じると信号がコンパレータ２６の出力端２８に現
れる。コンパレータ２１の出力がローレベルで３２個の
連続期間を有しているので出力端２８でのこの信号は同
一と認められる検出信号であり、つまり、その入力は閾
値ＴＨ１より低い３２個の連続期間となる。これはシー
ケンスＡＣＡＣ・・・に相当する信号が３２個の連続期
間（乗算器１５が＋１によっての乗算であるとき）又は
シーケンスＡＡＡ・・・（乗算器１５が−１によっての
乗算であるとき）が受信されることを意味する。
加算器１４の出力は入力される信号が期待された信号で
ある時全く０ではない。従って、加算器１４の後に、一
方では加算器１４の出力が直接に入力され、他方では共
役複素を提供する回路１８を介して接続される乗算器１
７を含むエネルギー計算回路が設けられる。乗算器１７
の出力信号２０は閾値ＴＨ１とこの信号を比較するコン
パレータ２１の第１の入力に供給される。出力２０での
信号が閾値より高い時コンパレータ２１は高いレベルで
の出力を有し、信号が閾値より低いとき低いレベルでの
出力を有する。コンパレータ２１の出力はカウンタ２３
のリセット入力ＲＳに０Ｒゲート２２を介して供給され
る。カウンタ２３は入力１１と同じ伝送率で到達する信
号（つまりボークロックの信号）を入力２４で受信す
る。従って、コンパレータ２１の出力が低いレベルであ
れば、カウンタ２３はカウントし、出力２１が高いレベ
ルに達すると、カウンタはリセットされて次のカウント
は０から始まる。カウンタ２３の出力は例えば３２のよ
うな基準値Ｎとこの出力を比較するコンパレータ２６の
入力２５に供給される。そして、３２に等しいカウント
値が生じると信号がコンパレータ２６の出力端２８に現
れる。コンパレータ２１の出力がローレベルで３２個の
連続期間を有しているので出力端２８でのこの信号は同
一と認められる検出信号であり、つまり、その入力は閾
値ＴＨ１より低い３２個の連続期間となる。これはシー
ケンスＡＣＡＣ・・・に相当する信号が３２個の連続期
間（乗算器１５が＋１によっての乗算であるとき）又は
シーケンスＡＡＡ・・・（乗算器１５が−１によっての
乗算であるとき）が受信されることを意味する。
【００１９】実際には、組合せ回路１２が予め定められ
る関係（同一又は逆）を示す連続信号が提供される毎に
低レベルの出力を提供するので、シーケンスを確実に検
出するためには低レベルの信号２０が予め定めた数だけ
通過するまで待つ必要がある。このことは図１及び図３
の配列から特別な信号の信号伝送中に生じることがわか
る。
る関係（同一又は逆）を示す連続信号が提供される毎に
低レベルの出力を提供するので、シーケンスを確実に検
出するためには低レベルの信号２０が予め定めた数だけ
通過するまで待つ必要がある。このことは図１及び図３
の配列から特別な信号の信号伝送中に生じることがわか
る。
【００２０】しかしながら、ＡＣＡＣ・・・のようなシ
ーケンスの検出の誤りが発生するときがあり、例えば、
信号が端子１１に達しない時、又は特に雑音のみが電話
リンクの一時の故障によって到達する時に誤りが発生す
る。図５の回路の下側の分岐はこの問題を解決し、かつ
他の不明確さを回避する。
ーケンスの検出の誤りが発生するときがあり、例えば、
信号が端子１１に達しない時、又は特に雑音のみが電話
リンクの一時の故障によって到達する時に誤りが発生す
る。図５の回路の下側の分岐はこの問題を解決し、かつ
他の不明確さを回避する。
【００２１】この下側の分岐は入力信号のエネルギーを
検出するための回路を含む。回路は第１の入力に端子１
１の信号が直接に入力されて第２の入力に回路３２を介
してその共役複素数が入力される乗算器３１を含む。信
号Ａ又は信号Ｃの平均エネルギーＡ２はこのエネルギー
から減じられる（これらの信号は同じ絶対値をもつもの
とする）。この動作は加算器３３において実行され、そ
の出力は絶対値算出器３４に供給される。回路３４の出
力はコンパレータ３５の第１の入力に供給され、その第
２の入力には閾値信号ＴＨ２が供給される。コンパレー
タ３５の出力はＯＲゲート２２の第２の入力に供給され
る。従って、端子１１での信号が信号Ａ又はＣと同じ絶
対値を有する信号であるならば回路３４の出力は実質的
に０となり、かつコンパレータ３５の出力は０となる。
よって、この信号はＯＲゲート２２の出力に影響しな
い。逆に、端子１１での信号が信号Ａの絶対値と異なる
絶対値を有するならば、例えば、信号が異なる値のシン
ボルであったり単なるノイズのときは、コンパレータ３
５の出力はハイレベルとなり、従ってカウンタ２３がリ
セットされる。
検出するための回路を含む。回路は第１の入力に端子１
１の信号が直接に入力されて第２の入力に回路３２を介
してその共役複素数が入力される乗算器３１を含む。信
号Ａ又は信号Ｃの平均エネルギーＡ２はこのエネルギー
から減じられる（これらの信号は同じ絶対値をもつもの
とする）。この動作は加算器３３において実行され、そ
の出力は絶対値算出器３４に供給される。回路３４の出
力はコンパレータ３５の第１の入力に供給され、その第
２の入力には閾値信号ＴＨ２が供給される。コンパレー
タ３５の出力はＯＲゲート２２の第２の入力に供給され
る。従って、端子１１での信号が信号Ａ又はＣと同じ絶
対値を有する信号であるならば回路３４の出力は実質的
に０となり、かつコンパレータ３５の出力は０となる。
よって、この信号はＯＲゲート２２の出力に影響しな
い。逆に、端子１１での信号が信号Ａの絶対値と異なる
絶対値を有するならば、例えば、信号が異なる値のシン
ボルであったり単なるノイズのときは、コンパレータ３
５の出力はハイレベルとなり、従ってカウンタ２３がリ
セットされる。
【００２２】多種の他の安全回路が当業者によって創作
できる。
できる。
【００２３】簡略化するために前述の説明はアナログシ
ステムに相当する構成を使用してなされているが当業者
であれば本発明に係る回路のすべての構成要素をディジ
タル信号で処理することやハードウェアとして示された
回路の構成がソフトウェアとして実施できることは明ら
かである。
ステムに相当する構成を使用してなされているが当業者
であれば本発明に係る回路のすべての構成要素をディジ
タル信号で処理することやハードウェアとして示された
回路の構成がソフトウェアとして実施できることは明ら
かである。
【００２４】多種の改良、変形や改造は本発明の実施例
から当業者であれば簡単に行うことができる。そのよう
な改良、変形や改造はこの明細書の一部に含まれ、本発
明の技術思想と見地内に含まれる。従って、この明細書
は一実施例のみによるものであり、これに限定されるも
のではない。本発明は特許請求の範囲及びこれに均等な
ものに定義されたものだけに限定される。
から当業者であれば簡単に行うことができる。そのよう
な改良、変形や改造はこの明細書の一部に含まれ、本発
明の技術思想と見地内に含まれる。従って、この明細書
は一実施例のみによるものであり、これに限定されるも
のではない。本発明は特許請求の範囲及びこれに均等な
ものに定義されたものだけに限定される。
【図１】Ｖ．３２ビス標準による１２８個のシンボルの
配列を示す図である。
配列を示す図である。
【図２】電話回線で伝送される各シンボルの一例を示す
波形図である。
波形図である。
【図３】Ｖ．３２ビス標準による１６個のシンボルの配
列を示す図である。
列を示す図である。
【図４】従来例における信号ＡＡ又はＡＣのシーケンス
を検出するための回路を示すブロック図である。
を検出するための回路を示すブロック図である。
【図５】本発明に係る信号ＡＡ又はＡＣのシーケンスを
検出するための回路を示す図である。
検出するための回路を示す図である。
１１ 入力端 １２ 組合せ論理回路 １３ メモリ １４ 加算器 １５，１７ 乗算器 ２１，２６，３５ コンパレータ ２２ ＯＲゲート ２３ カウンタ ３４ 絶対値算出器
フロントページの続き (56)参考文献 特開 昭58−116848（ＪＰ，Ａ) 特開 平４−115726（ＪＰ，Ａ) 特開 平３−151726（ＪＰ，Ａ) 特開 平３−151725（ＪＰ，Ａ) 特公 昭64−8937（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 27/00 - 27/38
Claims (4)
- 【請求項１】 実数値に相当する第１の部分と虚数値に
相当する第２の部分を有するワードとしてディジタル化
される各信号の、モデムに到達する予め定められた信号
の所定の繰り返しシーケンスを検出する方法において、 ワードが同時に発生するように一連の各ワードを遅延
し、 前記ワードをヌル実数値及びヌル虚数値を有する組み合
わされたワードを提供するように一次的に組み合わせ、 各組み合わされたワードの絶対値を決定し、 前記絶対値を閾値と比較し、 組み合わされたワードの絶対値が閾値より低いときに前
記ワードの伝送速度に相当するクロックパルスをカウン
トし、 クロック信号の予め定めた数がカウントされたとき検出
信号を供給し、 シーケンスのワードは全て予め定められた絶対値を有
し、 各入力するワードの絶対値を決定し、 前記絶対値と予め定められた値との差が予め定められた
閾値より大きな値だけ変動するとカウントを禁止するこ
とを特徴とするモデムにおけるワードシーケンス検出方
法。 - 【請求項２】 各シーケンスは２つのワード（ＡＣ）を
含み、２つワードの一方は他方の逆であり、一次的な組
み合わせが加算である請求項１に記載の方法。 - 【請求項３】 各シーケンスは２つの同一のワード（Ａ
Ａ）を含み、一次的な結合が減算である請求項１に記載
の方法。 - 【請求項４】 実数値に相当する第１の部分と虚数値に
相当する第２の部分を有するワードとしてディジタル化
される各信号を、モデムに到達する予め定められた信号
の所定の繰り返しシーケンスを検出する装置において、 ワード全てが同時に生じさせるためにシーケンスの各ワ
ードを適切に遅延する手段（１３）と、 ヌル実数値及びヌル虚数値を有する組み合わされたワー
ドを提供するように前記ワードを一次組み合わせる手段
（１４，１５）と、 各組み合わされたワードの絶対値を計算する手段（１
７，１８）と、 前記絶対値を閾値（ＴＨ１）と比較する手段（２１）
と、 前記ワードの伝送速度に相当するクロックパルス（２
４）をカウントする手段（２３）と、 組み合わされたワードの絶対値が閾値より低くなると、
前記カウント手段を禁止する手段（２２，ＲＳ）と、 クロック信号の予め定めた数（Ｎ）がカウントされる
と、検出信号（２８）を供給する手段（２６）と、 シーケンスのワードは全て同じ予め定められた絶対値を
有し、更に、 各入力されたワードの絶対値を設定する手段（３１）
と、 前記絶対値と予め定められた値との差が予め定められた
閾値（ＴＨ２）より大きな値だけ変動するときカウント
禁止手段（２２，ＲＳ）を動作させる手段（３３〜３
５）とを含むことを特徴とするモデムにおけるワードシ
ーケンス検出装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9315942 | 1993-12-23 | ||
| FR9315942A FR2714558B1 (fr) | 1993-12-23 | 1993-12-23 | Circuit de reconnaissance d'une séquence de mots dans un modem. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07212343A JPH07212343A (ja) | 1995-08-11 |
| JP3112236B2 true JP3112236B2 (ja) | 2000-11-27 |
Family
ID=9454628
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06335110A Expired - Fee Related JP3112236B2 (ja) | 1993-12-23 | 1994-12-21 | モデムにおけるワードシーケンス検出方法及び装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5661752A (ja) |
| EP (1) | EP0660561B1 (ja) |
| JP (1) | JP3112236B2 (ja) |
| DE (1) | DE69433773T2 (ja) |
| FR (1) | FR2714558B1 (ja) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58116848A (ja) * | 1981-12-29 | 1983-07-12 | Fujitsu Ltd | デ−タモデム用トレ−ニング検出方式 |
| US4606045A (en) * | 1982-08-02 | 1986-08-12 | Trw Inc. | Method and apparatus for detecting an equalizer training period in a receiving-end modem |
| JPS59208948A (ja) * | 1983-05-13 | 1984-11-27 | Ricoh Co Ltd | デ−タ伝送同期検出方式 |
| EP0238100A3 (en) * | 1983-09-21 | 1987-12-09 | Trw Inc. | Improved modem signal acquisition technique |
| JPS60121827A (ja) * | 1983-12-05 | 1985-06-29 | Fujitsu Ltd | トレ−ニング信号検出方式 |
| JPS648937A (en) * | 1987-06-30 | 1989-01-12 | Matsushita Electric Ind Co Ltd | Floor nozzle for electric cleaner |
| JP2708768B2 (ja) * | 1988-03-22 | 1998-02-04 | 富士通株式会社 | トレーニング信号検出装置 |
| JP2754489B2 (ja) * | 1988-09-05 | 1998-05-20 | 富士通株式会社 | 複合モデム判別回路 |
| JPH03151726A (ja) * | 1989-11-09 | 1991-06-27 | Canon Inc | トレーニング信号検出装置 |
| JPH03151725A (ja) * | 1989-11-09 | 1991-06-27 | Canon Inc | トレーニング信号検出装置 |
| CA2029749C (en) * | 1989-11-16 | 1994-09-06 | Keizo Sakamoto | Modem signal detecting system for adaptive differential pcm codec |
| JPH04115726A (ja) * | 1990-09-06 | 1992-04-16 | Canon Inc | トレーニング信号検出装置 |
| JPH0537511A (ja) * | 1991-07-30 | 1993-02-12 | Nec Corp | ユニークワード検出回路 |
-
1993
- 1993-12-23 FR FR9315942A patent/FR2714558B1/fr not_active Expired - Fee Related
-
1994
- 1994-12-20 US US08/359,470 patent/US5661752A/en not_active Ceased
- 1994-12-21 DE DE69433773T patent/DE69433773T2/de not_active Expired - Lifetime
- 1994-12-21 EP EP94410109A patent/EP0660561B1/fr not_active Expired - Lifetime
- 1994-12-21 JP JP06335110A patent/JP3112236B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2714558B1 (fr) | 1996-03-15 |
| FR2714558A1 (fr) | 1995-06-30 |
| US5661752A (en) | 1997-08-26 |
| EP0660561B1 (fr) | 2004-05-12 |
| JPH07212343A (ja) | 1995-08-11 |
| EP0660561A1 (fr) | 1995-06-28 |
| DE69433773T2 (de) | 2005-04-14 |
| DE69433773D1 (de) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093848A (en) | Method of controlling the frequency of a coherent radio receiver and apparatus for carrying out the method | |
| US5247546A (en) | Method and apparatus for automatic functional speed setting of a data circuit terminating equipment | |
| US6782095B1 (en) | Method and apparatus for performing spectral processing in tone detection | |
| US5317215A (en) | Method and apparatus for frequency discriminating computer network signals | |
| JP2927220B2 (ja) | モデムから来るｆｓｋ変調信号の系列の存在の検出器 | |
| EP0532696A1 (en) | METHOD AND ARRANGEMENT FOR CLOCK RECOVERY IN A DATA TRANSMISSION SYSTEM. | |
| CA1142279A (en) | Ringing decoder circuit | |
| JP3112236B2 (ja) | モデムにおけるワードシーケンス検出方法及び装置 | |
| US4989169A (en) | Digital tone detector using a ratio of two demodulators of differing frequency | |
| US5263054A (en) | Method and system for interpolating baud rate timing recovery for asynchronous start stop protocol | |
| US5850438A (en) | Transmission system with improved tone detection | |
| US6111922A (en) | Circuit for detecting word sequences in a modem | |
| US5991348A (en) | Method and apparatus for regenerating symbol timing from a probing signal in a system having non-linear network and codec distortion | |
| USRE38391E1 (en) | Circuit for detecting word sequences in a modem | |
| US6256353B1 (en) | Method and apparatus for generating a probing signal for a system having non-linear network and codec distortion | |
| WO2000030325A1 (en) | Method and apparatus for detecting signalling tones | |
| Stroh | An experimental microprocessor-implemented 4800 bit/s limited distance voice band PSK modem | |
| JPH0630450A (ja) | トーンの広帯域検出を改良する方法および装置 | |
| JP3829703B2 (ja) | 多値ｑａｍ信号の同期検出方法、復号判定閾値設定方法および同期検出装置 | |
| JPS6232731A (ja) | 信号エネルギ低下検出装置 | |
| KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
| WO1999029085A2 (en) | Method and apparatus for detecting tones | |
| JP2905310B2 (ja) | Ｄｔｍｆ信号受信装置 | |
| US5982874A (en) | Transmission system with improved tone detection | |
| JP2003512744A (ja) | バースト的に生じる妨害を伴う伝送チャネルを介してディジタルデータを伝送する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990302 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |