JP3110790B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP3110790B2 JP3110790B2 JP03113295A JP11329591A JP3110790B2 JP 3110790 B2 JP3110790 B2 JP 3110790B2 JP 03113295 A JP03113295 A JP 03113295A JP 11329591 A JP11329591 A JP 11329591A JP 3110790 B2 JP3110790 B2 JP 3110790B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bus
- noise
- circuit
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、データ処理装置に関
し、特に、バスと該バスに接続され、該バスから脱着可
能な複数の回路板を有するデータ処理装置において、装
置の電源を入れたままで、回路板の挿入あるいは抜き取
りを行った時の誤動作を防ぐように構成されたデータ処
理装置に関するものである。
し、特に、バスと該バスに接続され、該バスから脱着可
能な複数の回路板を有するデータ処理装置において、装
置の電源を入れたままで、回路板の挿入あるいは抜き取
りを行った時の誤動作を防ぐように構成されたデータ処
理装置に関するものである。
【０００２】
【従来の技術】従来、バスと該バスに接続され、該バス
から脱着可能な複数の回路板を有するデータ処理装置に
おいては、装置の電源を入れたままで、回路板を挿抜す
ると、挿抜の際に発生するノイズにより、挿抜しない他
の回路板が誤動作する。これに対して、例えば、特開昭
６１−２５９３１６号公報に記載の「活線挿抜を行うア
ダプタ装置」によれば、挿入する回路板を予じめ給電し
ておいて、バスの出力端に設けた出力抑止ゲート回路を
動作させることにより、ノイズの発生を防止することが
提案されている。ここでは、活線挿抜を行うアダプタ装
置のそれぞれに、コネクタの他に電源電圧および自己装
置内のゲート回路の禁止電圧レベルをデータバス装置よ
り供給するための活線挿抜用供電コネクタを設けてい
る。
から脱着可能な複数の回路板を有するデータ処理装置に
おいては、装置の電源を入れたままで、回路板を挿抜す
ると、挿抜の際に発生するノイズにより、挿抜しない他
の回路板が誤動作する。これに対して、例えば、特開昭
６１−２５９３１６号公報に記載の「活線挿抜を行うア
ダプタ装置」によれば、挿入する回路板を予じめ給電し
ておいて、バスの出力端に設けた出力抑止ゲート回路を
動作させることにより、ノイズの発生を防止することが
提案されている。ここでは、活線挿抜を行うアダプタ装
置のそれぞれに、コネクタの他に電源電圧および自己装
置内のゲート回路の禁止電圧レベルをデータバス装置よ
り供給するための活線挿抜用供電コネクタを設けてい
る。
【０００３】
【発明が解決しようとする課題】しかし、上記の従来の
技術では、挿入時にバス上で発生するノイズは、動作状
態でのバスの電圧レベルと挿入する回路板の信号線の電
圧レベルに差があると、ノイズが発生するという点につ
いての配慮がなされていない。このため、予じめ給電さ
れたバスの出力を抑止するゲート回路であっても、ノイ
ズの発生を防止することができず、その他の動作中の回
路が誤動作するという問題がある。
技術では、挿入時にバス上で発生するノイズは、動作状
態でのバスの電圧レベルと挿入する回路板の信号線の電
圧レベルに差があると、ノイズが発生するという点につ
いての配慮がなされていない。このため、予じめ給電さ
れたバスの出力を抑止するゲート回路であっても、ノイ
ズの発生を防止することができず、その他の動作中の回
路が誤動作するという問題がある。
【０００４】本発明の目的は、電源投入の状態で回路板
の挿抜を行っても、その他の動作中の回路板が誤動作す
ることを防止するデータ処理装置を提供することにあ
る。
の挿抜を行っても、その他の動作中の回路板が誤動作す
ることを防止するデータ処理装置を提供することにあ
る。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
め、本発明のデータ処理装置は、バスと該バスに接続さ
れ、該バスから脱着可能な複数の回路板を有するデータ
処理装置において、該回路板のバス入力端に、ノイズ除
去回路を設けたことを特徴とする。
め、本発明のデータ処理装置は、バスと該バスに接続さ
れ、該バスから脱着可能な複数の回路板を有するデータ
処理装置において、該回路板のバス入力端に、ノイズ除
去回路を設けたことを特徴とする。
【０００６】
【作用】上記の構成によれば、バスと該バスに接続さ
れ、該バスから脱着可能な複数の回路板を有するデータ
処理装置において、該回路板のバス入力端に、ノイズ除
去回路が設けられる。例えば、ノイズ除去回路は、入力
信号を多段階に遅延させるためのディレイステージと、
該ディレイステージからの多段階に遅延された複数の出
力信号の多数決をとる多数決論理とから構成される。こ
のため、回路板の活栓挿抜により、発生したノイズはデ
ィレイステージにより多段階に遅延され、多段階に遅延
された信号を多数決論理により多数決が取られる。ノイ
ズのパルス幅よりも、ディレイステージの値を大きくし
ておくことにより、多数決論理の出力にはノイズは出力
されない。したがって、回路基板の活線挿抜により発生
するノイズにより他の動作中の回路板が誤動作すること
はない。
れ、該バスから脱着可能な複数の回路板を有するデータ
処理装置において、該回路板のバス入力端に、ノイズ除
去回路が設けられる。例えば、ノイズ除去回路は、入力
信号を多段階に遅延させるためのディレイステージと、
該ディレイステージからの多段階に遅延された複数の出
力信号の多数決をとる多数決論理とから構成される。こ
のため、回路板の活栓挿抜により、発生したノイズはデ
ィレイステージにより多段階に遅延され、多段階に遅延
された信号を多数決論理により多数決が取られる。ノイ
ズのパルス幅よりも、ディレイステージの値を大きくし
ておくことにより、多数決論理の出力にはノイズは出力
されない。したがって、回路基板の活線挿抜により発生
するノイズにより他の動作中の回路板が誤動作すること
はない。
【０００７】また、ノイズ除去回路には、バス上にノイ
ズが発生する可能性がない状態においては、ディレイス
テージによる信号線の遅延を防止するため、外部からの
信号により、入力信号をバイパスする論理を設ける。こ
れにより、このようなディレイステージによるノイズ除
去回路を設ける場合においても、ディレイステージによ
る信号線の遅延を防止することができる。
ズが発生する可能性がない状態においては、ディレイス
テージによる信号線の遅延を防止するため、外部からの
信号により、入力信号をバイパスする論理を設ける。こ
れにより、このようなディレイステージによるノイズ除
去回路を設ける場合においても、ディレイステージによ
る信号線の遅延を防止することができる。
【０００８】
【実施例】以下、本発明の一実施例を図面を用いて説明
する。図１は、本発明の一実施例にかかるデータ処理装
置の構成を示すブロック図である。図１において、１は
バス信号線、２は回路板を活栓挿抜するときにアサート
されるビジー信号線、３は入力バッファ、４は出力バッ
ファ、５はノイズ除去回路である。また、６はディレイ
ステージ、７は多数決論理、８はセレクタである。１
１，１２，１３はバス接続される回路板であり、バス信
号線１に対して脱着可能に接続される回路板となってい
る。
する。図１は、本発明の一実施例にかかるデータ処理装
置の構成を示すブロック図である。図１において、１は
バス信号線、２は回路板を活栓挿抜するときにアサート
されるビジー信号線、３は入力バッファ、４は出力バッ
ファ、５はノイズ除去回路である。また、６はディレイ
ステージ、７は多数決論理、８はセレクタである。１
１，１２，１３はバス接続される回路板であり、バス信
号線１に対して脱着可能に接続される回路板となってい
る。
【０００９】この実施例のデータ処理装置は、回路板１
１〜１３の複数個がバス信号線１により相互接続されて
システムを構成している。ここでの回路板１１〜１３
は、データ処理装置に電源が投入された状態において脱
着する（活栓挿抜する）ことが可能となっており、この
時のノイズ除去のために、各々の回路板は、バス入力端
にノイズ除去回路５が設けられている。
１〜１３の複数個がバス信号線１により相互接続されて
システムを構成している。ここでの回路板１１〜１３
は、データ処理装置に電源が投入された状態において脱
着する（活栓挿抜する）ことが可能となっており、この
時のノイズ除去のために、各々の回路板は、バス入力端
にノイズ除去回路５が設けられている。
【００１０】各々の回路板１１〜１３におけるノイズ除
去回路５は、図示するように、バス信号線１からの信号
を多段階に遅延させるためのディレイステージ６と、バ
ス信号線１およびディレイステージ６から信号の多数決
をとる多数決論理７と、バス信号線１の信号と多数決論
理７からの信号とを選択するセレクタ８とから構成され
ている。ノイズ除去回路５のセレクタ８はビジー信号線
２の信号により制御される。セレクタ８は、ビジー信号
線２の信号がアサートされていない時に、バス信号線１
の信号をそのまま入力バッファ３に出力し、ビジー信号
線２の信号がアサートされている時には、多数決論理７
からの信号を入力バッファ３に出力するような選択動作
を行う。多数決論理７から出力される信号は、バス信号
線１の信号がディレイステージ６により多段階で遅延さ
れて多数決の論理処理が行なわれた信号である。
去回路５は、図示するように、バス信号線１からの信号
を多段階に遅延させるためのディレイステージ６と、バ
ス信号線１およびディレイステージ６から信号の多数決
をとる多数決論理７と、バス信号線１の信号と多数決論
理７からの信号とを選択するセレクタ８とから構成され
ている。ノイズ除去回路５のセレクタ８はビジー信号線
２の信号により制御される。セレクタ８は、ビジー信号
線２の信号がアサートされていない時に、バス信号線１
の信号をそのまま入力バッファ３に出力し、ビジー信号
線２の信号がアサートされている時には、多数決論理７
からの信号を入力バッファ３に出力するような選択動作
を行う。多数決論理７から出力される信号は、バス信号
線１の信号がディレイステージ６により多段階で遅延さ
れて多数決の論理処理が行なわれた信号である。
【００１１】すなわち、回路板１１〜１３の活栓挿抜を
行なわないとき、ビジー信号線２の信号はアサートされ
ず、ノイズ除去回路５では、バス信号線１からの信号が
セレクタ８を介して、そのまま入力バッファ３にバイパ
スする。また、活線挿抜を行うときは、ビジー信号線２
の信号がアサートされるので、ノイズ除去回路５では、
バス信号線１からの信号がディレイステージ６により多
段階で遅延され、更に多数決論理７により多数決がとら
れた信号がセレクタ８を介して出力され、この信号が入
力バッファ３に供給される。このノイズ除去回路５によ
り、バス信号線１の信号にのっているノイズの除去が行
なわれる。
行なわないとき、ビジー信号線２の信号はアサートされ
ず、ノイズ除去回路５では、バス信号線１からの信号が
セレクタ８を介して、そのまま入力バッファ３にバイパ
スする。また、活線挿抜を行うときは、ビジー信号線２
の信号がアサートされるので、ノイズ除去回路５では、
バス信号線１からの信号がディレイステージ６により多
段階で遅延され、更に多数決論理７により多数決がとら
れた信号がセレクタ８を介して出力され、この信号が入
力バッファ３に供給される。このノイズ除去回路５によ
り、バス信号線１の信号にのっているノイズの除去が行
なわれる。
【００１２】したがって、回路板１１〜１３を活栓挿抜
したときに、バス信号線１にノイズが発生しても、ノイ
ズ除去回路５により、入力バッファ３に入力される信号
はノイズの影響を受けない。また、通常時には、ノイズ
除去回路５は、バス信号線１からの信号をディレイステ
ージ６および多数決論理７を介さずにバイパスして出力
する構成をとっているため、ノイズ除去のための生じる
信号線の遅延を防止することができる。
したときに、バス信号線１にノイズが発生しても、ノイ
ズ除去回路５により、入力バッファ３に入力される信号
はノイズの影響を受けない。また、通常時には、ノイズ
除去回路５は、バス信号線１からの信号をディレイステ
ージ６および多数決論理７を介さずにバイパスして出力
する構成をとっているため、ノイズ除去のための生じる
信号線の遅延を防止することができる。
【００１３】次に、ノイズ除去回路の動作を詳細に説明
する。図２はノイズ除去回路の構成を示したブロック図
であり、図３はノイズ除去回路の各部の信号の変化を示
すタイムチャートである。図２において、６はディレイ
ステージ、７は多数決論理、８はセレクタである。ディ
レイステージ６は、２つのディレイゲート２１，２２が
直列に接続されて構成されている。多数決論理７はアン
ドゲート２３，２４，２５とオアゲート２６により多数
決の論理を取るようにゲート構成されている。また、セ
レクタ８は、アンドゲート２８，２９と、オアゲート３
０と、インバータゲート２７とから構成されている。
する。図２はノイズ除去回路の構成を示したブロック図
であり、図３はノイズ除去回路の各部の信号の変化を示
すタイムチャートである。図２において、６はディレイ
ステージ、７は多数決論理、８はセレクタである。ディ
レイステージ６は、２つのディレイゲート２１，２２が
直列に接続されて構成されている。多数決論理７はアン
ドゲート２３，２４，２５とオアゲート２６により多数
決の論理を取るようにゲート構成されている。また、セ
レクタ８は、アンドゲート２８，２９と、オアゲート３
０と、インバータゲート２７とから構成されている。
【００１４】図３において、信号Ａはノイズがのってい
ない時のバス信号線１の信号を示している。バス信号線
１にノイズがのった時の信号を信号ａとして示してい
る。信号ｂはディレイゲート２１を通過したときの信号
を示している。信号ｃは更にディレイゲート２２を通過
したときの信号を示している。また、信号ｄは多数決論
理７からの出力信号である。
ない時のバス信号線１の信号を示している。バス信号線
１にノイズがのった時の信号を信号ａとして示してい
る。信号ｂはディレイゲート２１を通過したときの信号
を示している。信号ｃは更にディレイゲート２２を通過
したときの信号を示している。また、信号ｄは多数決論
理７からの出力信号である。
【００１５】ノイズののったバス信号線１からの信号ａ
は、ディレイステージ６に入力されて、２つのディレイ
ゲート２１およびディレイゲート２２により遅延され
て、信号ｂおよび信号ｃとして出力される。この信号ｂ
および信号ｃは、多数決論理７に入力される。多数決論
理７にはバス信号線１からの直接の信号ａと、ディレイ
ゲート２１からの信号ｂと、ディレイゲート２２からの
信号ｃとの３入力が入力される。多数決論理は３入力の
うち２つ以上が“１”でないと、出力される信号ｄは
“１”にならない。また、３入力のうち２つ以上が
“０”でないと、出力される信号ｄは“０”にならな
い。したがって、図３に示すように、ノイズのパルス幅
ＴＮよりも、各々のディレイゲート２１，２２のディレ
イ値を大きくしておけば、各々の多数決論理の出力にノ
イズが表われることなく、ノイズが除去される。また、
ディレイステージ６におけるディレイ段数を更に増加
し、多数決論理の入力数を増加させると、複雑なノイズ
も除去できる。
は、ディレイステージ６に入力されて、２つのディレイ
ゲート２１およびディレイゲート２２により遅延され
て、信号ｂおよび信号ｃとして出力される。この信号ｂ
および信号ｃは、多数決論理７に入力される。多数決論
理７にはバス信号線１からの直接の信号ａと、ディレイ
ゲート２１からの信号ｂと、ディレイゲート２２からの
信号ｃとの３入力が入力される。多数決論理は３入力の
うち２つ以上が“１”でないと、出力される信号ｄは
“１”にならない。また、３入力のうち２つ以上が
“０”でないと、出力される信号ｄは“０”にならな
い。したがって、図３に示すように、ノイズのパルス幅
ＴＮよりも、各々のディレイゲート２１，２２のディレ
イ値を大きくしておけば、各々の多数決論理の出力にノ
イズが表われることなく、ノイズが除去される。また、
ディレイステージ６におけるディレイ段数を更に増加
し、多数決論理の入力数を増加させると、複雑なノイズ
も除去できる。
【００１６】以上に説明したように本実施例のデータ処
理装置によれば、バスと該バスに接続され、該バスから
脱着可能な複数の回路板を有するデータ処理装置におい
て、該回路板のバス入力端に、ノイズ除去回路が設けら
れ、バス信号線ののったノイズが除去される。このノイ
ズ除去回路は、入力信号を多階階に遅延させるためのデ
ィレイステージと、該ディレイステージからの多段階に
遅延させた複数の出力信号の多数決をとる多数決論理で
構成されており、更に、このようなノイズ除去回路は、
外部からの信号指示により、該ディレイステージおよび
該多数決論理を介さずにバイパスすることが可能なよう
に接続される。また、このように構成されるノイズ除去
回路は、論理ゲートのみで構成されるので、バスバッフ
ァを集積回路で構成する時に内蔵され組込まれることに
より実現される。
理装置によれば、バスと該バスに接続され、該バスから
脱着可能な複数の回路板を有するデータ処理装置におい
て、該回路板のバス入力端に、ノイズ除去回路が設けら
れ、バス信号線ののったノイズが除去される。このノイ
ズ除去回路は、入力信号を多階階に遅延させるためのデ
ィレイステージと、該ディレイステージからの多段階に
遅延させた複数の出力信号の多数決をとる多数決論理で
構成されており、更に、このようなノイズ除去回路は、
外部からの信号指示により、該ディレイステージおよび
該多数決論理を介さずにバイパスすることが可能なよう
に接続される。また、このように構成されるノイズ除去
回路は、論理ゲートのみで構成されるので、バスバッフ
ァを集積回路で構成する時に内蔵され組込まれることに
より実現される。
【００１７】
【発明の効果】以上説明したように、本発明によれば、
バスと該バスに接続され、該バスから脱着可能な複数の
回路板を有するデータ処理装置において、該回路板のバ
ス入力端にノイズ除去回路が設けられるので、回路板の
活栓挿抜によるノイズが発生しても、バスからのノイズ
は除去されて、バス信号が入力されるので、データ処理
装置は誤動作することはない。また、ノイズが発生する
可能性がないときには、ノイズ除去回路のディレイステ
ージは、バイパスするように構成されているため、不必
要な信号の遅延を防止できる。
バスと該バスに接続され、該バスから脱着可能な複数の
回路板を有するデータ処理装置において、該回路板のバ
ス入力端にノイズ除去回路が設けられるので、回路板の
活栓挿抜によるノイズが発生しても、バスからのノイズ
は除去されて、バス信号が入力されるので、データ処理
装置は誤動作することはない。また、ノイズが発生する
可能性がないときには、ノイズ除去回路のディレイステ
ージは、バイパスするように構成されているため、不必
要な信号の遅延を防止できる。
【図１】図１は、本発明の一実施例にかかるデータ処理
装置の構成を示すブロック図、
装置の構成を示すブロック図、
【図２】図２はノイズ除去回路の構成を示したブロック
図、
図、
【図３】図３はノイズ除去回路の各部の信号の変化を示
すタイムチャートである。
すタイムチャートである。
１ バス信号線 ２ ビジー信号線 ３ 入力バッファ ４ 出力バッファ ５ ノイズ除去回路 ６ ディレイステージ ７ 多数決論理 ８ セレクタ １１，１２，１３ 回路板 ２１，２２ ディレイゲート ２３，２４，２５，２８，２９ アンドゲート ２６，３０ オアゲート ２７ インバータゲート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 倉本 雅之 神奈川県秦野市堀山下１番地 株式会社 日立製作所 神奈川工場内 (72)発明者 川合 卓司 神奈川県秦野市堀山下１番地 株式会社 日立製作所 神奈川工場内 (56)参考文献 特開 平１−268219（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/00
Claims (1)
- 【請求項１】 バスから脱着可能な複数の回路板を有す
るデータ処理装置において、入力信号を多段階に遅延させるディレイステージと、該
ディレイステージから多段階に遅延された複数の出力信
号の多数決をとる多数決論理と、当該回路板に活栓挿抜
時に前記多数決論理の出力信号を前記回路板のバス入力
端に入力し、活栓挿抜を行なわない状態において前記入
力信号を前記バス入力端に入力するセレクタから成るノ
イズ除去回路を備える ことを特徴とするデータ処理装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03113295A JP3110790B2 (ja) | 1991-05-17 | 1991-05-17 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03113295A JP3110790B2 (ja) | 1991-05-17 | 1991-05-17 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04340615A JPH04340615A (ja) | 1992-11-27 |
| JP3110790B2 true JP3110790B2 (ja) | 2000-11-20 |
Family
ID=14608581
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03113295A Expired - Fee Related JP3110790B2 (ja) | 1991-05-17 | 1991-05-17 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110790B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1889377B1 (en) | 2005-06-06 | 2012-11-07 | Lutron Electronics Co., Inc. | Power line communication system |
-
1991
- 1991-05-17 JP JP03113295A patent/JP3110790B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04340615A (ja) | 1992-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1271285B1 (en) | Low latency clock distribution | |
| JP2003008438A (ja) | ワンチップマイクロコンピュータ | |
| JP3110790B2 (ja) | データ処理装置 | |
| US6564279B1 (en) | Method and apparatus facilitating insertion and removal of modules in a computer system | |
| US4809207A (en) | Recursive first order digital video signal filter | |
| JP3380329B2 (ja) | ディジタルデータ調停装置 | |
| JP3404723B2 (ja) | 突入電流防止装置と方法 | |
| JP3777562B2 (ja) | 伝送装置 | |
| JP2630520B2 (ja) | 基板活線挿抜方式 | |
| JP3483594B2 (ja) | 半導体装置 | |
| JPH0793067A (ja) | 活性挿抜時の同期制御方式 | |
| JP3335171B2 (ja) | 電子装置 | |
| JP2697660B2 (ja) | 活線挿抜時のシステム動作保証回路 | |
| JP2002169634A (ja) | 活線挿抜装置 | |
| JP3270392B2 (ja) | 活線挿抜保護方式 | |
| JP2778444B2 (ja) | 初期値設定装置 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| JPS58155433A (ja) | 個別入出力ユニツトの接続方式 | |
| JPH0478914A (ja) | 活線挿抜用基板 | |
| KR950004201B1 (ko) | 고장방지 시스템의 시스템 안전장치 및 그 방법 | |
| US6229738B1 (en) | Resettable memory structure | |
| JPH0582209A (ja) | 複数ケーブル接続時のシステム誤動作防止方式 | |
| JP2893876B2 (ja) | デジタル信号処理回路 | |
| KR20020012359A (ko) | 병렬버스 시스템의 오류 방지장치 | |
| JPH06195305A (ja) | バスフローティング防止回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |