JP3108578B2 - 映像信号処理回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ビデオテープレコーダ
（以下、ＶＴＲという）等に使用され、時間軸変動を含
む信号を処理する映像信号処理回路に関する。

【０００２】

【従来の技術】一般にＶＴＲは、映像信号を回転ヘッド
により磁気テープに記録し、また再生しているが、その
映像信号は、その回転ヘッドドラムの回転ムラや、ビデ
オテープの伸び・振動に起因する時間軸の変動を含んで
いる。家庭用ＶＴＲにおいては、輝度信号ＦＭ変調波と
低域変換搬送色信号とを重畳して記録している。再生過
程においては、低域変換搬送波色信号を元の搬送波色信
号に変換する時に、副搬送波のみ時間軸が安定化され、
輝度信号やその色ベースバンド信号（搬送色信号のエン
ベローブ信号）は時間軸変動を含んでいる。

【０００３】本発明の基本概要は、時間軸変動を含む映
像信号を、時間軸変動を含む映像信号に変換することで
ある。詳しくは、時間軸変動を含む−ｎライン映像信号
をｎ水平ライン遅延した映像信号を得ることであり、か
つ時間軸変動を含むゼロライン映像信号との画素を一致
させることである。

【０００４】従来この時間軸変動を含む−ｎライン映像
信号をｎ水平ライン遅延された映像信号を得、かつ時間
軸変動を含むゼロライン映像信号との画素を一致させる
映像信号処理回路を、家庭用ＶＴＲの再生ノイズリダク
ションに採用した例を、図６に基づいて説明する。

【０００５】入力映像信号（101 ）は、同期分離回路10
2 に供給される。同期分離回路102は、入力映像信号（1
01 ）から水平同期信号Ｈ（103 ）を抽出し、Ｈ−ＰＬ
Ｌ（Horizontal-Phase Locked Loop）104 に供給する。
Ｈ−ＰＬＬ104 は、入力の水平同期信号周波数に位相同
期した第１のクロックＣＫ１（105 ）を発生する。ま
た、入力映像信号（101 ）は、アナログ−ディジタル変
換器ＡＤ106 にて、ディジタル映像信号ＤＶＳ（113 ）
に変化される。このディジタル映像信号ＤＶＳ（113 ）
は、映像信号処理回路107 を経、更にディジタル−アナ
ログ変換器ＤＡ108 にてアナログ信号となり出力映像信
号（109 ）となる。

【０００６】映像信号処理回路107 にあるディジタル・
メモリ110 は、先入れ先出し方式によってデータを書き
込み・読み出しを行うようにメモリ制御回路111 にて制
御される。ここで、ＡＤ106 、映像信号処理回路107 、
ＤＡ108 は第１のクロックＣＫ１（105 ）にて動作す
る。メモリ制御回路111 から発生されるメモリ・アドレ
ス（112 ）をある一定数で巡回すると、メモリ110 から
の読み出し信号は、その一定数に相当するクロック数分
の遅れを生じることができ、例えば１フレーム遅延を得
ることができる。図６の例では、この遅延した映像信号
と現在入力されているディジタル映像信号ＤＶＳ（113
）との差を、第１の引き算器114 で減算する。これに
より、フレーム非相関成分を得て、雑音抽出回路115 に
供給する。雑音抽出回路115 は、雑音と動きの成分を分
離して、第２の引き算器116 に雑音を供給する。第２の
引き算器116 は、ディジタル映像信号ＤＶＳ（113 ）か
ら雑音を減算し、ディジタル映像信号ＤＶＳ（113 ）の
雑音成分を除去する。

【０００７】図７は、家庭用ＶＴＲで再生された搬送色
信号に対するノイズリダクションの従来例である。図６
は同一の機能は同一名称及び番号で示す。前述したよう
に、家庭用ＶＴＲの再生搬送色信号は、副搬送波のみ時
間軸が安定化され、色ベースバンド信号（搬送色信号の
エンベローブ信号）は時間軸変動を含んでいる。ノイズ
リダクションは、色ベースバンド信号（搬送色信号のエ
ンベロープ信号と等価）のフレーム非相関を得て雑音抽
出を行う必要があるので、一度色ベースバンド信号に変
換した後に行う。

【０００８】入力映像信号（101 ）は、同期分離回路10
2 に供給される。同期分離回路102は、入力映像信号（1
01 ）から水平同期信号Ｈ（103 ）を抽出し、Ｈ−ＰＬ
Ｌ104 に供給する。Ｈ−ＰＬＬ104 は、入力の水平同期
信号周波数に位相同期した第１のクロックＣＫ１（105
）を発生する。また、搬送色信号（122 ）のバースト
位相に位相ロックした第２のクロックＣＫ２（133 ）を
発生するため、同期分離回路102 からのバースト抜き取
り信号ＢＧ（120 ）とその入力搬送色信号（122）とを
入力するＢ−ＰＬＬ（ Burst−ＰＬＬ）121 を備えてい
る。入力搬送色信号(122 )は、アナログ−ディジタル変
換器ＡＤ123 にてディジタル信号に変換された後、色復
調回路ＤＥＣ124 、第１のサンプルレート変換器ＳＲＣ
125 、ノイズリダクション回路134 、第２のサンプルレ
ート変換器ＳＲＣ129 、色変調器ＥＮＣ130 を経、ディ
ジタル−アナログ変換器ＤＡ131 にて雑音低減された搬
送色信号（132 ）を出力している。

【０００９】ノイズリダクション回路１３４は、巡回型
のフィルターを構成しており、構成要素の各機能は、図
６と同様であるので説明は省略する。ここで、ＡＤ123
、ＤＥＣ124 、ＳＲＣ125 の一部、ＳＲＣ129 の一
部、ＥＮＣ130 及びＤＡ131 を駆動するクロックは、バ
ースト位相に位相ロックした第２のクロックＣＫ２（13
3）を用いている。また、ＳＲＣ125 の一部、ノイズリ
ダクション回路134 及びＳＲＣ129 の一部を駆動するク
ロックは、水平同期信号周波数に位相同期した第１のク
ロックＣＫ１（105 ）を用いている。このように２つの
クロックを用いる理由は、前述したように搬送色信号
（122 ）の副搬送波の時間軸は安定しており、ＤＥＣ12
4 は、第２のクロックＣＫ２（133 ）がバースト位相に
クロックしているので、回路構成が簡単で済み、特に第
２のクロックＣＫ２（133 ）の周波数がバースト周波数
の４倍で、位相クロックしているとＤＥＣ124 及びＥＮ
Ｃ130 は回路構成が簡単なゲートで組め、そしてノイズ
リダクションを、色ベースバンドで行う為である。第１
と第２のクロックＣＫ１（105 ）とクロックＣＫ２（13
3）は、非同期関係にあるのでデータ処理レートの変換
器が必要で、第１のＳＲＣ125 は、第２のクロックＣＫ
２（133 ）のレートから第１のクロックＣＫ１（105 ）
のレートに変換し、第２のＳＲＣ129 は逆に、第１のク
ロックＣＫ１（105）から第２のクロックＣＫ２（133
）のレートに変換している。

【００１０】図６及び図７でのメモリ制御は、水平サン
プル数を910 、垂直ライン数を525とすると、メモリ・
アドレスの１巡のクロック数は、910 ×525 ＝477750と
なるようにメモリ制御回路111 を組めば良い。これによ
り１フレーム遅延の映像信号が得られ、それは書き込み
の（現在の）映像信号の時間軸に一致している。

【００１１】図６及び図７に示す方法により、時間軸変
動を含む−ｎライン映像信号のｎ水平ライン遅延した信
号を得ることができるとともに、時間軸変動を含むゼロ
ライン映像信号との画素を一致させることができるが、
これら従来例では、次に述べる欠点を有する。

【００１２】まず、第１に同期分離回路及び水平同期信
号に位相ロックしたクロックを発生するＨ−ＰＬＬが必
要である。第２に色信号処理では、色復調・変調の為
に、バースト位相に位相同期したクロックを発生するＰ
ＬＬが必要である。第３に、信号の伝送レートを変換す
る２つのサンプルレート変換器が必要である。第４に、
色信号処理の他の方法は、水平同期信号に位相ロックし
たクロックで色復調・変調を行う事であるが、サンプル
レート変換器が不要の長所を持つ代わりに、正弦波・余
弦波の発生器や乗算器が必要となり、ディジタル回路規
模が大きくなる短所を持っている。

【００１３】本発明の基本概要は、１つの安定した固定
クロックを用いて、時間軸変動を含む−ｎライン映像信
号をｎ水平ライン遅延した信号を得ることであり、かつ
時間軸変動を含むゼロライン映像信号との画素を一致さ
せることである。メモリを用いて、時間軸変動を補正す
ることは、時間軸補正装置（タイムベースコレクタ（以
下ＴＢＣと略記））と呼ばれ、目的に応じて色々な方法
が発明されている。

【００１４】例えば、公告特許昭60-51317では時間軸変
動を有する映像信号を、同じ時間変動を有するクロック
にて書き込み、安定した固定クロックにて読みだしを行
い時間変動を吸収する主メモリ装置と、主メモリ装置と
同じように書き込み・読み出し制御を行い、速度誤差を
同様に記憶する速度誤差メモリ装置を持ち、読み出され
た速度誤差に従って主メモリ装置の読みだしクロックの
位相を制御する方法が提示されている。

【００１５】また、公開特許平4-47783 では、時間変動
を持つ映像信号の水平ブランキング期間に、速度誤差デ
ータを付加して、映像信号と速度誤差を書き込み・読み
だしを行い映像信号の時間変動を吸収するメモリ装置
と、そのメモリ装置から読みだしたデータから速度誤差
データを抜き取り、映像信号の速度補正を行う方法が提
示されている。

【００１６】また、公開特許平3-273782では、安定した
固定クロックを用いて書き込み・安定した固定クロック
を用いて読みだしを行い時間変動を吸収するメモリ装置
に対して、そのメモリ装置に書き込みを行う映像信号の
同期信号毎に、そのメモリ装置のアドレスを確定させ、
１クロックまでの時間軸補正をそのメモリ装置にて行
い、１クロック以内の時間軸誤差、映像信号補間にて時
間軸の補正が行えるように、速度誤差検出を含む方法が
提示されている。

【００１７】また、公開特許平2-33295 では、安定した
固定周波数信号を位相シフト回路により１クロック以内
の時間精度を得て、同期信号によりそのクロック位相を
決定し輝度信号の書き込みクロックとしている。色信号
は色副搬送波の２倍の周波数を持つクロックに同期した
色信号用のリセットパルスのタイミングで、時間軸補正
のメモリに書き込みを行っている。

【００１８】また、公開特許平4-61485 では、時間軸補
正精度で規定された（高い周波数の）クロックによりＡ
Ｄ変換された映像信号から、１Ｈ毎の時間軸誤差及び速
度誤差を検出して、それら両誤差に対応する映像信号
を、再度サンプリング（レートは映像信号帯域を伝送可
能な速度）を行って（このとき映像信号補間と同等の結
果が得られる）、メモリ装置に書き込み・読みだしを行
い、時間軸の安定化を図っている。

【００１９】上記ＴＢＣの基本概念は、時間軸変動を含
む映像信号を、時間軸変動を含まない映像信号に変換し
ている。そして時間軸変動の補正誤差を如何に測定し、
操作するかにある。

【００２０】図８は、家庭用ＶＴＲから再生された映像
信号の概要を示す。図８（ａ）は、バーストに位相同期
したバースト周波数（ｆsc）の４倍の周波数（４ｆsc）
のクロックを水平に910 個ずつ並べたフレームであり、
標準のＴＶ信号のフレームを示す。図８（ｂ）は再生さ
れた映像信号のフレームであり、搬送色信号の色ベース
バンド信号のフレームを示す。再生搬送色信号の副搬送
波は、図８（ａ）となる。前述したように副搬送波のみ
時間軸が安定され、輝度信号やその色ベースバンド信号
（搬送色信号のエンベロープ信号）は時間軸変動を含ん
でいることを示す。図６及び図７で示した従来例が、水
平同期信号に位相同期したクロックを用いて処理を行っ
ているのは、図８（ｂ）のフレームの概念で処理してい
るためである。ＴＢＣの目的は、図８（ｂ）の映像信号
を図８（ａ）の映像信号に変換することである。

【００２１】前述した本発明の概要を図８で説明する
と、図８（ａ）のクロックを用いて、図８（ｂ）の信号
をｎ水平ライン遅延させて信号処理を行うことである。

【００２２】ここで第１の問題がある。それは、図８
（ａ）に示す水平周期Ｔｈ１と、図８（ｂ）に示す水平
周期Ｔｈ２の時間が一致せず、水平周期Ｔｈ２をバース
ト位相と同期した４ｆscのクロックで計測した場合、各
水平ライン毎にサンプル数が異ってくる。すなわち、各
水平ライン毎に１水平ライン分の映像信号データ量が異
なる可変長となる。公開特許平3-273782では、複数のラ
インメモリ装置に書き込みを行う映像信号の同期信号毎
に、その各ラインメモリ装置のアドレスを確定させて、
可変長データに対処している。１フレーム等のライン数
が大きい場合には、汎用の大容量ＲＡＭ、あるいは大容
量ＦＩＦＯ（First In First Out）メモリを利用した方
が、価格が安いが、この場合メモリアドレスが連続であ
り各水平ラインのこの公開特許の例のようにアドレスを
確定させることはできなくなる。

【００２３】また第２の問題がある。前述したように図
８（ａ）のバースト位相同期した４ｆscのクロックを用
いる事で色復調・変調の回路構成が簡単になり、サンプ
ルレート変換器が不要になるが、図８（ｃ）、（ｄ）及
び（ｅ）に示すように色ベースバンド信号の不一致が発
生する。図８（ｃ）はクロック４ｆscと色復調したＤＥ
Ｃ・ＯＵＴの時系列を示す。簡単な復調回路の復調出力
は、Ｒ−Ｙ信号とＢ−Ｙ信号の時間多重として出力され
る。図８（ｄ）は、映像信号のある水平同期信号部のメ
モリの書き込み・読み出しを示す。水平同期信号Ｈ−Ｓ
ync の次の４ｆscクロックの色差信号は、Ｒ−Ｙ信号で
ある。図８（ｅ）は、ｎ水平ライン時間後の水平同期信
号部のメモリの書き込み・読み出しを示す。水平同期信
号Ｈ−Ｓync の次の４ｆscクロックの色差信号は、Ｂ−
Ｙ信号でありメモリに書き込むと同時に読み出した信号
との処理を行うが、読みだした色差信号は、Ｒ−Ｙ信号
であり演算処理ができない。

【００２４】

【発明が解決しようとする課題】以上述べたように、時
間軸変動を含む映像信号を、バースト位相に位相同期し
た固定クロックを用いて、色信号復調を行い、時間軸変
動を含む−ｎライン映像信号をｎ水平ライン遅延した信
号を得、時間軸変動を含むゼロライン映像信号との画素
を一致させようとすると、各水平ライン毎に１水平ライ
ン分の映像信号データ量が異なる可変長となる。また、
搬送色信号の復調軸が一致しない。

【００２５】本発明は、安定した固定クロックを用い、
かつ汎用の大容量ＲＡＭ、あるいは大容量ＦＩＦＯ（Fi
rst In First Out）メモリを利用して、時間軸変動を含
む−ｎライン映像信号をｎ水平ライン遅延した信号を
得、時間軸変動を含むゼロライン映像信号との画素を一
致させる映像信号処理回路を提供することを目的とす
る。

【００２６】本発明は、また色信号復調を行い、時間軸
変動を含む−ｎラインの色差信号をｎ水平ライン遅延し
た信号を得て、時間軸変動を含むゼロライン色差信号と
の画素を一致させる映像信号処理回路を提供することを
目的とする。

【００２７】

【課題を解決するための手段】

（第１の構成例）入力の映像信号から水平同期信号を得
る同期分離手段と、安定した周波数のクロックを発生す
るクロック発生手段と、前記映像信号をディジタル映像
信号に変換するアナログ−ディジタル変換手段と、前記
クロック発生手段からのクロックに基づいて、前記ディ
ジタル映像信号を書き込み並びに読み出すことにより、
前記ディジタル映像信号を遅延させるディジタル・メモ
リ手段と、前記同期分離手段からの前記水平同期信号と
各々一定の時間関係にある書き込み水平ブランキング信
号と読み出し水平ブランキング信号を発生するブランキ
ング信号発生手段と、前記書き込み水平ブランキング信
号の終了時点から次の開始時点までの間前記ディジタル
・メモリ手段に前記ディジタル映像信号を書き込ませ、
前記読み出し水平ブランキング信号の終了時点から次の
開始時点までの間前記ディジタル・メモリ手段から前記
ディジタル映像信号を読み出させるメモリ制御手段とを
具備する。

【００２８】（第２の構成例）色副搬送波のみ時間軸が
安定し、輝度信号及びその色ベースバンド信号が時間軸
変動を含んでいる入力映像信号と、この映像信号よりｎ
ライン遅延（ｎは１以上の整数）した信号との画素を一
致させる映像信号処理回路において、入力の前記映像信
号から水平同期信号を得る同期分離手段と、安定した周
波数のクロックを発生するクロック発生手段と、前記映
像信号をディジタル映像信号に変換するアナログ−ディ
ジタル変換手段と、前記クロック発生手段からのクロッ
クに基づいて、前記ディジタル映像信号を書き込み並び
に読み出すことにより、前記ディジタル映像信号を遅延
させるディジタル・メモリ手段と、前記同期分離手段か
らの前記水平同期信号と各々一定の時間関係にある書き
込み水平ブランキング信号と読み出し水平ブランキング
信号を発生するブランキング信号発生手段と、前記書き
込み水平ブランキング信号の終了時点から次の開始時点
までの間前記ディジタル・メモリ手段に前記ディジタル
映像信号を書き込ませ、前記読み出し水平ブランキング
信号の終了時点から次の開始時点までの間前記ディジタ
ル・メモリ手段から前記ディジタル映像信号を読み出さ
せるメモリ制御手段とを具備する。

【００２９】（第３の構成例）色副搬送波のみ時間軸が
安定、輝度信号及びその色ベースバンド信号が時間軸変
動を含んでいる入力映像信号と、この映像信号よりｎラ
イン遅延（ｎは１以上の整数）した信号との画素を一致
させる映像信号処理回路において、入力の前記映像信号
から水平同期信号を得る同期分離手段と、前記色副搬送
波の４ｍ倍（ｍは１以上の正整数）のクロックを発生す
るクロック発生手段と、入力の搬送色信号をディジタル
信号に変換するアナログ−ディジタル変換手段と、前記
変換されたディジタル搬送色信号を復調し、色差信号を
時間多重で出力する色復調手段と、前記クロック発生手
段からのクロックに基づいて、前記色復調手段からの前
記色差信号を書き込み並びに読み出すことにより、前記
色差信号を遅延させるディジタル・メモリ手段と、前記
同期分離手段からの前記水平同期信号と各々一定の時間
関係にある書き込み水平ブランキング信号と読み出し水
平ブランキング信号を発生するブランキング信号発生手
段と、前記書き込み水平ブランキング信号の終了時点か
ら次の開始時点までの間前記ディジタル・メモリ手段に
前記色差信号を書き込ませ、前記読み出し水平ブランキ
ング信号の終了時点から次の開始時点までの間前記ディ
ジタル・メモリ手段から前記色差信号を読み出させるメ
モリ制御手段と、前記ディジタル・メモリ手段の出力で
ある色差信号を内挿する内挿手段とを具備し、前記ディ
ジタル・メモリ手段に書き込む色差信号と、前記内挿手
段の出力である色差信号との画素を一致させるようにし
たことを特徴とする。

【００３０】

【作用】

（第１及び第２の構成例）前記クロック発生手段からク
ロックに基づいて、前記ディジタル・メモリ手段は、前
記ディジタル映像信号を書き込み並びに読み出す。

【００３１】この時、前記メモリ制御手段は、前記書き
込み水平ブランキング信号の終了時点からの次の開始時
点までの間、前記ディジタル・メモリ手段に前記ディジ
タル映像信号が書き込まれる様制御する。

【００３２】そして、前記メモリ制御手段は、前記読み
出し水平ブランキング信号の終了時点から次の開始時点
の間までの間、前記ディジタル・メモリ手段から前記デ
ィジタル映像信号が読み出される様制御する。

【００３３】これにより、前記ディジタル・メモリに書
き込むディジタル映像信号と、読み出される映像信号と
の画素が一致する。

【００３４】（第３の構成例）前記復調手段により、前
記ディジタル搬送色信号を復調して、時間多重の色差信
号を生成する。前記クロック発生手段からのクロックに
基づいて、前記ディジタル・メモリは、前記色差信号を
書き込み並びに読み出す。

【００３５】この時、前記メモリ制御手段は、前記書き
込み水平ブランキング信号の終了時点から次の開始時点
までの間、前記ディジタル・メモリ手段に前記色差信号
が書き込まれる様制御する。

【００３６】そして、前記メモリ制御手段は、前記読み
出し水平ブランキング信号の終了時点から次の開始時点
までの間、前記ディジタル・メモリ手段から前記色差信
号が読み出される様制御する。

【００３７】更に、前記内挿手段により、前記ディジタ
ル・メモリ手段の出力である色差信号を内挿し、書き込
む色差信号順と一致するよう選択する。以上により、前
記ディジタル・メモリ手段に書き込む色差信号と前記内
挿手段の出力である色差信号の画素が一致する。

【００３８】

【実施例】本発明の映像信号処理回路の第１の実施例を
図１に示す。入力映像信号（10）は、アナログ・ディジ
タル変換器ＡＤ１に供給され、４ｆscＣＫ（クロック）
（14）に従ってディジタル映像信号（18）に変換され
る。また映像信号（10）は、同期分離回路２に供給さ
れ、水平同期信号Ｈ−Ｓync （13）、垂直同期信号Ｖ−
Ｓync （23）及びバースト抜き取り信号ＢＧ（21）が生
成される。Ｂ−ＰＬＬ（Burst −ＰＬＬ）３は、バース
ト抜き取り信号ＢＧ（21）と搬送色信号（22）から４ｆ
scＣＫ（クロック）（14）を生成する。尚、Ｂ−ＰＬＬ
３の代りに、安定した４ｆscＣＫ（クロック）を発生す
る水晶発振器でもよい。

【００３９】ディジタル映像信号（18）は、ＦＩＦＯメ
モリ（例えばテキサス・インストルメント社製ＴＭＳ４
Ｃ1050ＮＬ）４のデータ入力ＤＩに供給される。書き込
み制御回路ＷＳＱ６は、書き込み水平ブランキングパル
スＨＷＢＬ（15）と４ｆscＣＫ（14）及びフレームパル
ス（24）が供給され、書き込みクロックＷＣＫ（16）と
１フレームに１回のメモリ・リセットライトＲＳＴＷ信
号（25）をメモリ４に供給する。

【００４０】読み出し制御回路ＲＳＱ７は、読み出し水
平ブランキングパルスＨＲＢＬ（17）と４ｆscＣＫ（1
4）とフレームパルス（24）及び書き込み制御回路ＷＳ
Ｑ６からのリセット信号（26）が供給され、読み出しク
ロックＲＣＫ（20）と１フレームに１回のメモリ・リセ
ットリードＲＳＴＲ信号（27）をメモリ４に供給する。
これにより、ディジタル映像信号（18）は、１フレーム
遅延後、読み出しデータ（19）となってメモリ４の出力
端ＤＯに読み出される。

【００４１】ここで、ブランキング信号発生回路５は、
前述の同期分離回路２からのＨ−Ｓync （13）と垂直同
期信号Ｖ−Ｓync （23）を受けて、上述の書き込み水平
ブランキングパルスＨＷＢＬ（15）、読み出し水平ブラ
ンキングパルスＨＲＳＬ（17）及びフレームパルス（2
4）を生成する。この書き込み並びに読み出し水平ブラ
ンキング信号ＨＷＢＬ（15）、ＨＲＢＬ（17）は、書き
込みクロックＷＣＫ（16）並びに読み出しクロックＲＣ
Ｋ（20）の１水平ライン当りのクロック数（絵柄部分の
書き込み画素数）を一定数となるようにしている。ま
た、フレームパルス（24）は、基本的に、入力された垂
直同期信号Ｖ−Ｓync （23）をクロックとして１／２分
周した信号である。

【００４２】更に、図２のタイムチャートを使用して、
図１の映像信号処理回路の動作を説明する。映像信号
（10）の１水平周期の時間内での４ｆscＣＫ（14）のク
ロック数は、ライン毎の画素数（11）として表すことが
できる。図２上では、909 、910 、911 画素と変化して
いることを示す。連続するメモリアドレス（12）は、あ
る水平同期信号時刻でのアドレスをｘとすると、次の水
平同期信号時刻でｘ＋900 、次はｘ＋1800、次はｘ＋27
00となる。ここで900 は、１水平ライン当たりの書き込
み画素数であるが、特に限定するものではない。

【００４３】水平同期信号部分を拡大して説明する。水
平同期信号Ｈ−Ｓync （13）を、４ｆscＣＫ（14）にて
同期化し、一定の４ｆscＣＫ（14）のクロック数後に、
書き込み水平ブランキングパルスＨＷＢＬ（15）をＬ
（ロー）レベルにし、その後４ｆscＣＫ（14）の900 ク
ロック数後にＨ（ハイ）レベルにする。この書き込み水
平ブランキングパルスＧＷＢＬ（15）のＬ（ロー）レベ
ル区間のみ、書き込みクロック（16）が発生され、ディ
ジタル映像信号（18）を、メモリ４に書き込む。同様
に、水平同期信号Ｈ−Ｓync （13）を、４ｆscＣＫ（1
4）のクロックに同期化し、一定の４ｆscＣＫ（14）の
クロック数後に、読み出し水平ブランキングパルスＨＲ
ＢＬ（17）をＬ（ロー）レベルにし、その後４ｆscＣＫ
（14）の900クロック数後にＨ（ハイ）レベルにする。
この読み出し水平ブランキングパルスＨＲＢＬ（17）の
Ｌ（ロー）レベル期間のみ、読み出しパルス（20）が発
生され、メモリ４から読み出しデータ（19）を読み出
す。尚、自明のことではあるが、書き込み水平ブランキ
ングパルスＨＷＢＬ（15）と読み出し水平ブランキング
パルスＨＲＢＬ（17）とは同一パルスではない。

【００４４】以上の動作により、ディジタル映像信号
（18）と読み出しデータ（19）の時間を合わせる事がで
きる。尚、図１中のフレームパルス（24）は、メモリ４
へのメモリ・リセットライトＲＳＴＷ信号（25）及びメ
モリ・リセットリードＲＳＴＲ信号（27）をフレーム単
位で発生させる為の制御信号であり、詳細な説明は省略
する。

【００４５】図３は、搬送色信号に対しての映像信号処
理回路の構成を示す。図４は、図３の内挿フィルター53
を拡大して示す。図５は、図３の映像信号処理回路の動
作を説明するタイム・チャートである。図１と同様な機
能の回路や同様な信号は、同一番号を付しており、詳細
な説明は省略する。そして、図５も参照しながら説明す
る。

【００４６】水平同期信号Ｈ−Ｓync （13）と４ｆscＣ
Ｋ（クロック）（14）は、図１の同期分離回路２とＢ−
ＰＬＬ３により生成する。

【００４７】搬送色信号（22）は、アナログ−ディジタ
ル変換器ＡＤ１でディジタル搬送色信号に変換する。色
復調回路ＤＥＣ29は、このディジタル搬送色信号をｆsc
ＣＫ（クロック）（42）のタイミングで復調し、色差信
号（35）を時間多重で出力する。このｆscＣＫ（クロッ
ク）（42）は、分周回路33において、４ｆscＣＫ（クロ
ック）（14）を分周して生成する。また分周回路33は、
２ｆscＣＫ（クロック）（41）を生成する。

【００４８】ディジタル搬送色信号（35）は、途中で最
上位桁ＭＳＢから７ビットまでの信号と、最下位桁ＬＳ
Ｂの１ビットの信号に枝分かれする。そして、最下位桁
ＬＳＢの１ビットは、第１のスイッチＳＷ31の一方の入
力信号となる。第１のスイッチＳＷ31の他方の入力信号
は２ｆscＣＫ（クロック）（41）である。第１のスイッ
チＳＷ31の制御信号は、書き込み制御回路ＷＳＱ６から
のＷＳパルス（43）である。このＷＳパルス（43）を受
けて、第１のスイッチ31は、１水平期間毎にＦＩＦＯメ
モリ４への書き込むデータ（40）の最初のデータの最下
位桁ＬＳＢの１ビットとして２ｆscＣＫ（クロック）
（41）を挿入する。そのＷＳパルス（43）が発生してい
ない間、第１のスイッチＳＷ31は、書き込みデータ（4
0）の最下位桁ＬＳＢの１ビットとして、前述した枝分
かれた最下位桁ＬＳＢの１ビットを挿入する。

【００４９】書き込み制御回路ＷＳＱ６には、書き込み
水平ブランキングパルスＨＷＢＬ（15）、４ｆscＣＫ
（クロック）（14）及びフレームパルス（24）が供給さ
れており、これにより書き込み制御回路ＷＳＱ６は、書
き込みクロックＷＣＫ（16）と１フレームに１回のメモ
リ・リセットライトＲＳＴＷ信号（25）をＦＩＦＯメモ
リ４に供給する。そして、また書きみ制御回路ＷＤＳＱ
６は、上述のＷＳパルス（43）を発生する。

【００５０】読み出し制御回路ＲＳＱ７は、読み出し水
平ブランキングパルスＨＲＢＬ（17）、４ｆscＣＫ（ク
ロック）（14）及びフレームパルス（24）が供給されて
おり、これにより読み出し制御回路ＲＳＱ７は、読み出
しクロックＲＣＫ（20）と１フレームに１回のメモリ・
リセットリードＲＳＴＲ信号（27）をＦＩＦＯメモリ４
に供給する。そして、また読み出し制御回路ＲＳＱ７
は、後述するＲＳパルス（45）を発生する。

【００５１】読み出しデータ（19）は、色差信号であり
これが第１のレジスタ51に供給されている。そして、こ
のレジスタ51は、ＲＳパルス（45）により１水平期間毎
に読み出しデータ（19）の最初のデータの最下位桁ＬＳ
Ｂの１ビットを抜き出し、ＲＳＳパルス（57）を出力す
る。このＲＳＳパルス（57）により、１フレーム前に最
初に書き込まれた色差信号がＲ−ＹかＢ−Ｙを判定でき
る。そしてＲＳＳパルス（57）は、エクスクルーシブ
（exclusive ）ＯＲ回路55の一方の入力端に供給され
る。

【００５２】更に、読み出しデータ（19）は、次段の内
挿フィルタ53に供給される。この内挿フィルタ53の構成
を図４で拡大し、かつその動作を図５に基づいて説明す
る。時間多重された色差信号（19）は、第２、第３、第
４のレジスタ61、62、63及び加算器64に順次伝送され
る。第２のレジスタ61の出力は、第４のレジスタ63の出
力と加算され、第２のスイッチＳＷ65の一方の入力とな
る。第２のスイッチＳＷ65の他方の入力は、第３のレジ
スタ62の出力である。第２のスイッチＳＷ65の出力は、
第５のレジスタ66に供給される。第２乃至４のレジスタ
61、62、63の動作タイミング、及び第２のスイッチＳＷ
65の切り換えタイミングは、２ｆscＣＫ（クロック）
（41）である。第５のレジスタ66の動作タイミングは、
４ｆscＣＫ（クロック）（14）である。第２のレジスタ
61の出力が、図５の第１分離データ（81）であり、第５
のレジスタ66の出力が、図５の第１内挿データ（83）で
ある。また、時間多重した色差信号（19）は、第６、第
７、第８のレジスタ70、71、72及び加算器73に順次伝送
される。第６のレジスタ70の出力は、第８のレジスタ72
の出力と加算され、第３のスイッチＳＷ74の一方の入力
となる。第３のスイッチＳＷ74の他方の入力は、第７の
レジスタ71の出力である。第３のスイッチＳＷ74の出力
は、第９のレジスタ75に供給される。第６乃至第８のレ
ジスタ70、71、72の動作タイミング、及び第３のスイッ
チＳＷ74の切り換えタイミングは、２ｆscＣＫ（クロッ
ク）（41）をインバータ76で反転したクロックである。
第９のレジスタ75の動作タイミングは、４ｆscＣＫ（ク
ロック）（14）である。第６のレジスタ70の出力が、図
５の第２分離データ（82）であり、第９のレジスタ75の
出力が、図５の第２内挿データ（84）である。

【００５３】第１及び第２の内挿データ（83）、（84）
は、第４のスイッチＳＷ77の両入力となる。前述のエク
スクルーシブＯＲ回路55は、ＲＳＳパルス（57）の他
に、２ｆscＣＫ（41）の供給を受けて、これら両者をエ
クスクルーシブＯＲする。このエクスクルーシブＯＲ回
路55の出力により、第４のスイッチＳＷ77が切り換わ
り、図５の出力（85）となる。

【００５４】以上により、色復調された色差信号（35）
と内挿フィルタ53の出力色差信号（85）との時間合わせ
をすることができる。

【００５５】

【発明の効果】以上述べた様に、水平同期信号と一定の
時間関係にある書き込み水平ブランキングパルスＨＷＢ
Ｌ（15）の終了時点から次の開始時点までの間、ディジ
タル映像信号（18）をＦＩＦＯメモリ４に書き込み、水
平同期信号と一定の時間関係にある読み出し水平ブラン
キングパルスＨＲＢＬ（17）の終了時点から次の開始時
点までの間、ＦＩＦＯメモリ４からディジタル映像信号
（19）を読み出している。これにより、ＦＩＦＯメモリ
４に書き込むディジタル映像信号と、読み出す映像信号
との画素が一致する。この結果、汎用の大容量ＦＩＦＯ
メモリ或いは大容量ＲＡＭを利用して、時間軸変動を含
む−ｎライン映像信号のｎ水平ライン遅延信号を得て、
時間軸変動を含むゼロライン映像信号との画素を一致さ
せる事ができる。

【００５６】また、時間軸変動を含む搬送色信号を、バ
ースト位相に位相同期した１つの固定クロックを用い
て、色信号復調を行い、時間軸変動を含む−ｎライン色
差信号をｎ水平ライン遅延した信号を得、時間軸変動を
含むゼロラインの色差信号との画素を一致させることが
できる。

【００５７】更に、従来必要であったサンプルレート変
換器、或いは乗算器を用いた色復調・変調器は不要とな
り、ディジタル回路の規模を小さくすることができる。

【図面の簡単な説明】

【図１】本発明の映像信号処理回路の第１の実施例を示
す図である。

【図２】図１の映像信号処理回路の動作を説明するタイ
ム・チャートである。

【図３】本発明の映像信号処理回路の他の構成を示す図
である。

【図４】図３の映像信号処理回路の内挿フィルターを拡
大した図である。

【図５】図３の映像信号処理回路の動作を説明するタイ
ム・チャートである。

【図６】従来の映像信号処理回路であるノズルリダクシ
ョン回路の構成図である。

【図７】従来の映像信号処理回路であるノズルリダクシ
ョン回路の他の構成図である。

【図８】映像信号処理回路の動作を示す概念図である。

【符号の説明】

１…アナログ−ディジタル変換器、２…同期分離回路、
３…Ｂ（Burst ）−ＰＬＬ、４…ＦＩＦＯメモリ、５…
ブランキング信号発生回路、６…書き込み制御回路ＷＳ
Ｑ、７…読み出し制御回路ＲＳＱ、29…色復調回路ＤＥ
Ｃ、31…第１のスイッチＳＷ、33…分周回路、51…第１
のレジスタ、53…内挿フィルター、55…エクスクルーシ
ブ（exclusive ）ＯＲ回路。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 古賀 隆史 神奈川県横浜市磯子区新杉田町８番地 株式会社東芝 マルチメディア技術研究 所内 (56)参考文献 特開 昭60−100893（ＪＰ，Ａ) 特開 平３−186090（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/79 - 9/898 H04N 5/76 - 5/907 H04N 5/91 - 5/956

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】 入力の映像信号から水平同期信号を得る
   同期分離手段と、 安定した周波数のクロックを発生するクロック発生手段
   と、 前記映像信号をディジタル映像信号に変換するアナログ
   −ディジタル変換手段と、 前記クロック発生手段からのクロックに基づいて、前記
   ディジタル映像信号を書き込み並びに読み出すことによ
   り、前記ディジタル映像信号を遅延させるディジタル・
   メモリ手段と、 前記同期分離手段からの前記水平同期信号と各々一定の
   時間関係にある書き込み水平ブランキング信号と読み出
   し水平ブランキング信号を発生するブランキング信号発
   生手段と、 前記書き込み水平ブランキング信号の終了時点から次の
   開始時点までの間前記ディジタル・メモリ手段に前記デ
   ィジタル映像信号を書き込ませ、前記読み出し水平ブラ
   ンキング信号の終了時点から次の開始時点までの間前記
   ディジタル・メモリ手段から前記ディジタル映像信号を
   読み出させるメモリ制御手段とを具備したことを特徴と
   した映像信号処理回路。
2. 【請求項２】 色副搬送波のみ時間軸が安定し、輝度信
   号及びその色ベースバンド信号が時間軸変動を含んでい
   る入力映像信号と、この映像信号よりｎライン遅延（ｎ
   は１以上の整数）した信号との画素を一致させる映像信
   号処理回路において、 入力の前記映像信号から水平同期信号を得る同期分離手
   段と、 安定した周波数のクロックを発生するクロック発生手段
   と、 前記映像信号をディジタル映像信号に変換するアナログ
   −ディジタル変換手段と、 前記クロック発生手段からのクロックに基づいて、前記
   ディジタル映像信号を書き込み並びに読み出すことによ
   り、前記ディジタル映像信号を遅延させるディジタル・
   メモリ手段と、 前記同期分離手段からの前記水平同期信号と各々一定の
   時間関係にある書き込み水平ブランキング信号と読み出
   し水平ブランキング信号を発生するブランキング信号発
   生手段と、 前記書き込み水平ブランキング信号の終了時点から次の
   開始時点までの間前記ディジタル・メモリ手段に前記デ
   ィジタル映像信号を書き込ませ、前記読み出し水平ブラ
   ンキング信号の終了時点から次の開始時点までの間前記
   ディジタル・メモリ手段から前記ディジタル映像信号を
   読み出させるメモリ制御手段とを具備したことを特徴と
   する映像信号処理回路。
3. 【請求項３】 色副搬送波のみ時間軸が安定し、輝度信
   号及びその色ベースバンド信号が時間軸変動を含んでい
   る入力映像信号と、この映像信号よりｎライン遅延（ｎ
   は１以上の整数）した信号との画素を一致させる映像信
   号処理回路において、 入力の前記映像信号から水平同期信号を得る同期分離手
   段と、 前記色副搬送波の４ｍ倍（ｍは１以上の正整数）のクロ
   ックを発生するクロック発生手段と、 入力の搬送色信号をディジタル信号に変換するアナログ
   −ディジタル変換手段と、 前記変換されたディジタル搬送色信号を復調し、色差信
   号を時間多重で出力する色復調手段と、 前記クロック発生手段からのクロックに基づいて、前記
   色復調手段からの前記色差信号を書き込み並びに読み出
   すことにより、前記色差信号を遅延させるディジタル・
   メモリ手段と、 前記同期分離手段からの前記水平同期信号と各々一定の
   時間関係にある書き込み水平ブランキング信号と読み出
   し水平ブランキング信号を発生するブランキング信号発
   生手段と、 前記書き込み水平ブランキング信号の終了時点から次の
   開始時点までの間前記ディジタル・メモリ手段に前記色
   差信号を書き込ませ、前記読み出し水平ブランキング信
   号の終了時点から次の開始時点までの間前記ディジタル
   ・メモリ手段から前記色差信号を読み出させるメモリ制
   御手段と、 前記ディジタル・メモリ手段の出力である色差信号を内
   挿する内挿手段とを具備し、 前記ディジタル・メモリ手段に書き込む色差信号と、前
   記内挿手段の出力である色差信号との画素を一致させる
   ようにしたことを特徴とする映像信号処理回路。