KR0141121B1

KR0141121B1 - 디지탈 영상기록재생장치

Info

Publication number: KR0141121B1
Application number: KR1019920020503A
Authority: KR
Inventors: 유재천
Original assignee: 윤종용; 삼성전자주식회사
Priority date: 1992-11-03
Filing date: 1992-11-03
Publication date: 1998-07-15
Also published as: KR940012370A

Abstract

본 발명은 디지탈 영상기록재생장치에 관한 것으로, 세그먼트방식에 의해 화면을 구성하는 고선명 비디오 카세트 레코더에 있어서 TCI (Time Compression Integration)메모리를 이용하여 각 채널의 신호를 시간압축시켜 기록하고 세그먼트의 시작 또는 끝부분에 어셈블리신호를 기록하여 재생시에 어셈블리신호를 검출하게 되면 헤드스위칭동작이 일어날 것을 인지하여 새로운 세그먼트의 영상신호를 헤드스위칭동작에 따른 절환 지연시간없이 원래의 대역신호로 시간팽창하여 세그먼트의 경계부분에 의한 잡음을 제거하게 된다.

Description

디지탈 영상기록재생장치

제1도는 4헤드를 갖는 비디오 헤드를 설명하기 위한 도면.

제2a도 내지 제2c도는 전송측에서 전송되는 휘도신호 및 색차신호의 기본 주파수대역을 설명하기 위한 도면.

제3a도 및 제3b도는 본 발명에 의한 디지탈 영상기록재생장치를 위한 테이프의 기록포맷을 설명하기 위한 도면.

제4a도 내지 제4d도는 제3도에 도시된 테이프에 기록 또는 테이프로부터 재생되는 각채널 신호들의 주파수 대역을 설명하기 위한 도면.

제5도는 본 발명에 의한 디지탈 영상기록장치의 일 실시예에 따른 블럭도.

제6도는 제1도에 도시된 시간압축부의 상세블럭도.

제7a도 내지 제7j도는 제6도에 도시된 시간압축부에 대한 동작타이밍도.

제8도는 본 발명에 의한 디지탈 영상재생장치의 일 실시예에 따른 블럭도.

제9도는 제8도에 도시된 시간팽창부의 상세블럭도.

제10a도 내지 제10n도는 제9도에 도시된 시간 팽창부에 대한 동작파형도.

*도면의 주요 부분에 대한 부호의 설명

10,140:A/D 변환부 20:시간압축부

30,160:동기신호발생부 40,170:기입클럭발생부

50,180:독출클럭발생부 60:어셈블리 및 ID신호발생부

70,200:제어신호발생부 80:버스트신호 발생부

90:혼합부 100,200:D/A변환부

110:FM변조부 120:재생증폭부

130:복조부 150:시간팽창부

190:어셈블리 및 ID 신호검출부

본 발명은 디지탈 영상기록재생장치에 관한 것으로, 특히 세그먼트방식에 의해 화면을 구성하는 영상장치에 있어서 재생시 세그먼트 화면을 조합할 때 발생되는 헤드스위칭에 의한 잡음을 감소시키는 디지탈 영상기록재생장치에 관한 것이다.

일반적으로 고선명 텔레비젼(HDTV), 고선명 비디오카세트 레코더(HD-VCR)와 같은 차세대 영상기기에서는 고화질 향상에 역점을 두고 있다.

이러한 4헤드를 사용하는 HD-VCR에 있어서 예를 들어 1프레임(1화면단위)을 8트랙으로 나누어 세그먼트방식으로 기록재생했을 때에는 플리커현상과 얼룩이 생기는 현상이 발생하며 특히 헤드 절환시 한 세그먼트가 끝나는 부분과 세그먼트가 시작되는 부분에 대응하는 화면에 경계가 발생하여 화질이 저하되는 문제점이 발생된다.

종래에는 이러한 문제점을 해소하기 위하여 한 화면단위로 데이타를 뒤섞어 기록하는 셔플링처리와 재생시 원래의 화면으로 조합하는 디셔플링처리르 행하였다. 그러나, 셔플링과 디셔플링을 행하기 위해서는 하드웨어적으로 구현하기가 복잡하고 화면분의 메모리를 사용하기 때문에 메모리의 용량이 커지는 문제점이 있었다.

상술한 문제점을 극복하기 위하여, 본 발명의 목적은 세그먼트방식에 의해 화면을 구성하는 디지탈 영상장치에 있어서 세그먼트가 시작 또는 끝부분에 세그먼트의 시작부분을 나타내는 어셈블리신호를 기록하여 헤드절환시 발생되는 잡음을 제거하여 S/N비를 개선하는 디지탈 영상기록장치를 제공하는 데 있다.

본 발명의 다른 목적은 세그먼트방식에 의해 복수의 트랙의 영상신호와 세그먼트의 시작을 나타내는 어셈블리신호가 기록된 기록매체를 재생하는 디지탈 영상장치에 있어서, 어셈블리신호가 검출되면 새로운 세그먼트의 시작부분임을 인식하여 영상신호의 독출속도를 제어하여 헤드절환시 발생되는 잡음을 제거하여 S/N비를 개선하는 디지탈 영상재생장치를 제공하는 데 있다.

상술한 목적을 달성하기 위하여, 본 발명에 의한 디지탈 영상기록장치는 유입되는 영상신호를 복수의 세그먼트로 분할하여 기록매체에 기록하는 장치에 있어서, 상기 유입되는 영상신호를 디지탈 휘도 및 색차신호로 변환하는 변환수단; 상기 유입되는 신호로부터 동기신호를 발생하는 동기신호발생수단; 상기 변환수단으로부터의 출력을 시간압축하는 시간압축수단; 상기 동기신호발생수단에서 발생되는 수평동기신호에 맞추어 트랙번호를 나타내는 인텍스(ID)신호와 새로운 세그먼트가 시작됨을 나타내는 어셈블리신호, 버스트신호를 발생하는 신호발생수단; 상기 시간압축수단의 출력과 상기 신호발생수단으로부터 출력되는 트랙번호 및 어셈블리신호, 버스트신호를 혼합하는 혼합수단; 상기 시간압축수단의 데이타 기입과 독출에 따른 타이밍을 제어하는 제어수단; 상기 혼합수단의 출력이 기록매체에 기록되도록 제어하는 기록제어수단을 포함함을 특징으로 하고 있다.

본 발명에 의한 디지탈 영상재생장치는 기록매체에 복수의 세그먼트로 시간압축되어 기록된 휘도신호 및 색차신호, 세그먼트의 처음 또는 마지막 부분에 새로운 세그먼트의 시작임을 나타내는 어셈블리신호를 재생하는 재생장치에 있어서, 상기 기록매체에 기록된 신호를 재생하는 재생수단; 상기 재생수단으로부터 재생되는 신호를 디지탈신호형태로 변환하는 변환수단; 상기 재생수단으로부터 재생되는 신호로부터 동기신호를 검출하는 동기신호발생수단; 상기 변환수단의 출력을 원래의 주파수대역을 갖는 신호로 시간팽창하는 시간팽창수단; 상기 재생수단으로부터 재생되는 신호로부터 상기 어셈블리신호가 검출되면 상기 시간팽창수단의 데이타 기입 및 독출 타이밍을 제어하는 제어수단; 상기 시간팽창수단의 출력으로부터 아날로그신호로 출력하는 신호형성수단을 포함함을 특징으로 하고 있다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 디지탈 영상기록재생장치의 바람직한 실시예를 설명하기로 한다.

제1도는 일반적인 4헤드를 설명하기 위한 도면이다.

1필드는 4트랙, 1프레임은 8트랙으로 구성되고 제1채널의 2헤드(HA, HB)로 부터 2트랙분에 해당하는 신호를 기록 또는 재생하고, 제2채널의 2헤드(HA', HB')로 부터 2트랙분에 해당하는 신호를 기록 또는 재생하면 1필드를 구성한다. 여기서, 1트랙을 1세그먼트(segment)로 한다.

제2a도 내지 제2c도는 송신측(방송국)에서 송신되는 휘도신호 및 색차신호의 기본 주파수대역을 설명하고 있다.

제2a도에 도시된 바와 같이 송신측에서 공중을 통해 전송되는 1수평기간(29.6usec)을 휘4도신호의 샘플링주파수 44.55MHz로 샘플링하면 1라인당 1320샘플이 발생되고 이 중 휘도신호가 차지하는 기간은 1152샘플동안이다.

제2b도 및 제2c도에 도시된 바와 같이 송신측에서 공중을 통해 으로 전송되는 B-Y, R-Y 색차신호(PB, PR)의 기본대역은 1수평기간(29.6usec)을 색신호 샘플링주파수(여기서는 11.1375MHz)로 샘플링하면 1라인당 330샘플이 발생하며 색신호가 실리는 기간은 288샘플동안이다.

제3a도 및 제3b도는 본 발명에 의한 디지탈 영상기록재생장치를 위한 테이프의 기록포맷을 설명하기 위한 도면이다.

제3a도는 세그먼트형식으로 테이프에는 1프레임에 해당하는 1125라인 중 유효라인 17번째에서 1120번째라인을 1트랙당 137라인분의 휘도신호(Y)가 기록된다. 여기서는 예로서 휘도신호에 대해서만 도시되어 있지만 색차신호(PB, PR)도 휘도신호와 마찬가지로 1트랙당 137라인분의 색차신호가 기록된다.

이때, 세그먼트가 시작 또는 끝부분에서 즉, 헤드스위칭이 일어나는 시점에 어셈블리신호(Ass1-Ass8)를 기록하게 된다.

제3b도는 제3a도에 도시된 테이프의 기록 포맷과는 달리 세그먼트가 시작 또는 끝부분에서 바로 전 세그먼트의 소정수(n)의 끝라인을 중복하여 기록한 후 어셈블리신호(ASS1-ASS8)를 기록하게 된다. 제3b도는 헤드가 트랙을 주행할 때 트랙이 시작되는 부분은 기록매체에 따라 파손되기 쉬운 부분이므로 이를 보상하게 되어 제3a도에 도시된 방식보다는 영상신호의 경계부분에 대한 보상효과가 뛰어나다.

제4a도 내지 제4d도는 제3도에 도시된 테이프에 기록 또는 테이프로부터 재생되는 신호들의 주파수대역을 설명하기 위한 것이다.

1수평주기는 49.75usec이며, 샘플링주파수는 30.75314MHz이고, 1라인당 총 샘플수는 1530샘플이다.

제4a도 및 제4b도는 제1채널의 2헤드 (HA, HB)에 의해 기록 또는 재생되는 신호이고, 제4c도 및 제4d도는 제2채널의 2헤드(HA', HB')에 의해 기록 또는 재생되는 신호이다.

즉, 각채널별로 전송되는 신호는 20샘플동안의 버스트신호, 10샘플동안의 ID신호, 288샘플동안의 색차신호, 1152샘플동안의 샘플로 전송된다. 여기서, 제4a도 내지 제4d도는 제3a도에 도시된 테이프의 기록포맷에 따라 기록 또는 재생되는 신호를 보이고 있다.

따라서, 제2a도 및 제2c도에 도시된 바와 같은 신호를 제4a도 내지 제4d도에 도시된 바와 같은 각 채널의 신호를 시간압축시켜 기록하고 제3a도 및 제3b도에 도시된 바와 같이 세그먼트의 시작 또는 끝부분에 어셈블리신호를 기록하여 재생시에 어셈블리신호를 검출하게 되면 헤드스위칭동작이 일어날 것을 인지하여 새로운 세그먼트의 영상신호를 헤드스위칭동작에 따른 절환시간없이 원래의 대역신호로 시간팽창하여 세그먼트의 경계부분에 의한 잡음을 제거하게 된다. 이를 제5도 내지 제10n도를 결부시켜 상세히 설명하기로 한다.

제5도는 본 발명에 의한 디지탈 영상기록장치의 일 실시예에 따른 블럭도이다.

제5도에 의하면, 송신측으로부터 전송되는 휘도신호(Y)와 색차신호(PB, PR)를 디지탈신호형태로 변환하는 제1내지 제3A/D변환기(11-13)로 구성된 A/D변환부(10)와, A/D 변환부(10)의 디지탈 휘도신호(Y') 및 색차신호(PB', PR')를 메모리에 기입하는 시간과 독출하는 시간을 제어하여 시간압축하는 시간압축부(20)와, 입력되는 휘도신호(Y)로 부터 수평 및 수직동기신호(HD, VD)를 발생하는 동기신호발생부(30)와, 동기신호발생부(30)로부터 출력되는 수평동기신호(HD)에 해당하는 주파수의 소정배로 체배하기 위한 위상동기루프(Phase Locked Loop:PLL)회로로 구성된 기입클럭발생부(40)와, 동기신호발생부(30)로부터 출력되는 수직동기신호(VD)에 해당하는 주파수의 제1소정수로 체배하기 위한 PLL회로로 구성된 제1주파수체배기(51), 제1주파수체배기(51)의 출력을 제2소정수로 체배하기 위한 PLL회로로 구성된 제2주파수체배기(52)로 되어 있는 독출클럭발생부(50)와, 동기신호발생부(30)로부터 출력되는 수평동기신호(HD)를 입력하여 어셈블리 및 ID(index) 신호를 발생하는 어셈블리 및 ID신호발생부(60)와, 동기신호발생부(30)로부터 발생되는 수평동기신호를 입력하여 시간압축부(20)에 내장된 메모리의 출력을 선택하기 위한 출력인에이블신호(OE), 기입 및 독출제어신호(W/R), 어드레스신호(ADDRESS)를 발생하는 제어신호발생부(70)와, 색동기신호인 버스트신호를 발생하는 버스트신호발생부(80)와, 시간압축부(20)로부터 출력되는 제1 또는 제2채널의 제1헤드(HA, HA')의 출력과 어셈블리 및 ID신호발생부(60)로부터 발생되는 어셈블리신호 및 ID신호를 혼합하는 제1가산기(91), 제1가산기(91)의 출력과 버스트신호를 혼합하는 제2가산기(92), 시간압축부(20)로부터 출력되는 제1 또는 제2채널의 제2헤드(HB, HB')의 출력과 어셈블리 및 ID신호발생부(60)로 부터 발생되는 어셈블리신호 및 ID신호를 혼합하는 제3가산기(93), 제3가산기(93)의 출려고가 버스트신호를 혼합하는 제4가산기(94)로 되어 있는 혼합부(90)와, 제2 및 제4가산기(92,94)의 출력을 각각 디지탈신호형태로 변환하는 제1 및 제2 D/A변환기(101, 102)로 구성된 D/A변환부(100)와, D/A 변환부(100)의 출력을 주파수 변조(Frequency Modulation: FM)하는 주파수변조부(110)로 되어 있다.

여기서, 시간압축부(20)는 제6도에 도시된 바와 같이 일명 TCI (Time Compression Integration)메모리라고 하며, 제1 및 제2라인 메모리(21, 22)의 데이타 입력단자는 제1A/D변환기(11)의 출력단자에, 제3라인메모리(23)의 데이타입력단자는 제2 A/D변환기(12)의 출력단자에, 제4라인메모리(24)의 데이타 입력단자는 제3A/D변환기(13)의 출력단자에 각각 접속되고, 제1 내지 제4라인메모리(21-24)의 각각의 기입/독출제어신호 입력단자, 출력인에이블신호입력단자, 어드레스입력단자는 제어신호발생부(70)의 기입/독출제어신호출력단자, 출력인에이블신호출력단자에 접속되며, 각각의 출력단자는 가산기(25)의 제1 내지 제4입력단자에 각각 접속된다.

제1 내지 제4제어용스위치(SW1-SW4)의 제1선택접점은 기입클럭발생부(40)의 출력단자에 접속되고, 제2선택접점은 독축클럭발생부(50)의 출력단자에 접속되며, 제어접점은 제어신호발생부(70)의 기입/독출제어신호출력단자에 접속되며, 고정접점은 제1 내지 제4라인 메모리(21-24)의 클럭입력단자에 접속된다.

제1 및 제2 메모리(26, 27)의 입력단자는 가산기(25)의 출력단자에 접속되고, 각각의 제1 및 제2출력단자는 멀티플렉서(28)의 제1 내지 제4 입력단자에 접속되며, 멀티플렉서(28)의 제1 및 제2출력단자는 제1 및 제2 D/A변환기(101, 102)의 입력단자에 접속된다.

이어서, 제5도 및 제6도의 동작을 설명하기로 한다.

제5도에 의하면, 제1 내지 제3 A/D변환기(11-13)에서는 유입되는 제2a도에 도시된 바와 같은 휘도신호(Y)와 제2b도 및 제2c도에 도시된 바와 같은 색차신호(PR, PB)를 디지탈 휘도신호(Y')와 디지탈 색차신호(PR', PB')로 변환한다.

기입클럭발생부(40)는 동기신호발생부(30)로부터 발생되는 수평동기신호(HD)의 주파수 (1/29.6usec)를 1320배로 체배하여 기입클럭신호(Write Colck:WC)를 발생한다.

제1주파수체배기(51)는 동기신호발생부(30)로부터 발생되는 수직동기신호의 주파수(60Hz)에 325배로 체배하고, 제2주파수체배기(52)에서는 제1주파수체배기(51)의 출력을 1530배로 체배한다. 제2주파수체배기(52)에서 발생되는 신호를 제1내지 제4라인메모리(21-24)의 독출클럭신호(Read Colck:RC)로 공급한다.

어셈블리 및 ID신호발생부(60)에서는 동기신호발생부(30)로부터 수평동기신호를 입력하여 제4a도 내지 제4d도에 도시된 ID위치에 ID신호를 발생하고 어셈블리신호는 제4a도 내지 제4d도에 도시된 I바와 같이 새로운 세그먼트가 시작되기전 어셈블리신호를 발생하여 제1 및 제3가산기(91, 93)에 출력한다.

이때, ID신호는 트랙번호를 나타내며, 1필드는 4트랙으로 구성되므로 2비트가 필요하며, 0는 제1트랙, 1는 제2트랙, 10는 제3트랙, 11는 제4트랙을 나타내고 잇따.

그리고, 어셈블리신호는 8비트로 구성되며, 가령 제1트랙의 어셈블리신호(ASS1)는 0010 0000이고 제2트랙의 어셈블리신호(ASS2)는 0010 0001이며, 제3트랙의 어셈블리신호(ASS3)는 0010 0010이고 제4트랙의 어셈블리신호(ASS4)는 0010 0011이다.

제어신호발생부(70)에서는 제1 내지 제4라인 메모리(21-24)의 출력인에이블신호(OE)와 기입/독출제어신호(W/R)와 어드레스신호(ADDRESS)를 발생한다.

버스트신호발생부(80)에서는 동기신호발생부(30)로 부터 출력되는 수평동기신호를 입력하여 제4a도 내지 제4d도에 도시된 버스트신호가 실리는 위치에 버스트신호를 발생하여 제2 및 제4가산기(92, 94)에 출력한다.

제6도에 도시된 시간압축부(20)의 제1라인메모리(21)에는 제7a도에 도시된 바와 같은 제1A/D변환기(11)로부터 출력되는 디지탈 휘도신호(Y')를 제1제어용스위치(SW1)에 의해 절환된 기입클럭발생부(40)로 부터 발생되는 기입클럭신호(WC)에 따라 1라인분씩 제7i도에 도시된 바와 같은 기입/독출제어신호(W/R)의 하이인 기간동안 저장한다.

제2라인메모리(22)에는 제7a도에 도시된 바와 같은 제1A/D변환기(11)로부터 출력되는 디지탈 휘도신호(Y')를 제2제어용 스위치(SW2)에 의해 절환된 기입클럭신호(WC)에 따라 1라인분씩 기입/독출제어신호(W/R)의 로우인 기간동안 저장한다.

이때, 제1라인메모리(21)에는 제7d도에 도시된 바와 같이 기수번째라인의 휘도신호가 저장되고, 제2라인메모리(22)에는 제7e도에 도시된 바와 같은 우수번째 라인의 휘도신호가 저장된다.

제3 라인메모리(23)에는 제2A/D변환기(12)로 부터 출력되는 제7b도에 도시된 바와 같은 B-Y색차신호(PB')를 제3제어용스위치(SW3)에 의해 절환된 기입클럭신호(WC)에 맞추어 제7i도에 도시된 기입/독출 제어신호(W/R)의 하이인 기간동안 저장한다.

제4라인메모리(24)에서는 제3 A/D변환기(13)로 부터 출력되는 제7c도에 도시된 바와 같은 R-Y색차신호(PR')를 제4제어용스위치(SW4)에 의해 절환된 기입클럭신호(WC)에 맞추어 제7i도에 도시된 기입/독출제어신호(W/R)의 로우인 기간동안 저장한다.

제3라인메모리(23)에는 제7f도에 도시된 바와 같은 기수번째의 B-Y색차신호(RB')가 저장되며, 제4라인메모리(24)에는 제7g도에 도시된 바와 같으 우수번째 라인의 R-Y색차신호(PR')가 저장된다.

한편, 제1내지 제4라인메모리(21-24)에 저장된 출력을 독출할 때는 제1 내지 제4제어용스위치(SW1-SW4)에 의해 절환된 제2주파수체배기(52)로부터 출력되는 독출클럭신호(RC)에 따라 독출하며 제7j도에 도시된 출력인에이블신호(OE)가 로우인 구간에서는 제1 또는 제2라인메모리(21, 22)의 출력을, 하이인 구간에서는 제3 또는 제4라인 메모리(23, 24)의 출력을 번갈아가며 독출한다.

이때, 제1 내지 제4라인 메모리(21-24)에 저장된 출력을 독출하여 혼합기(25)에 입력되는 파형은 제7h도에 도시된 바와 같다.

가산기(25)에서는 제1 내지 제4 라인메모리(21-24)의 출력을 가산하여 제1 및 제2 메모리(26, 27)에 저장한다.

제1메모리(26)에는 제1 채널의 제1 및 제2트랙신호의 1/2필드분이 저장되며, 제1메모리(26)에 저장된 출력이 멀티플랙서(28)에 입력되는 동안 제2메모리(27)에는 제2채널의 제1 및 제2트랙신호의 1/2 필드분이 저장된다.

멀티플렉서(28)에서는 제1 또는 제2메모리(26, 27)의 출력을 선택해서 제1, 제3가산기(91, 93)의 제1입력단자에 입력한다.

제1가산기(91)에서는 제1 또는 제2채널의 제1트랙의 휘도신호와 색차신호에 ID신호 및 어셈블리신호를 가산하여 제2가산기(92)에 출력하고 제3가신기(93)에서는 제1 또는 제2채널의 제2트랙의 휘도신호와 색차신호에 ID신호 및 어셈블리신호를 가산하여 제4가산기(94)에 출력한다.

제2가산기(92)에서는 제1가산기(91)의 출력에 버스트신호를 가산하여 제1D/A 변환기(101)에 출력하고 제4가산기(94)에서는 제3가산기(93)의 출력에 버스트신호를 가산하여 제2 D/A변환기(102)에 출력한다.

제1 D/A변환기(101)의 출력은 제1FM변조기(111)에서 주파수변조되어 기록헤드(HA, HA')에 의해 테이프에 기록되고, 제2 D/A 변환기(102)의 출력은 제2FM변조기(112)에 주파수변조되어 기록헤드(HB, HB')에 의해 테이프에 기록된다.

제8도는 본 발명에 의한 디지탈 영상재생장치의 일 실시예에 따른 블럭도이다.

제8도에 의하면, 재생헤드(HA, HB)에서 재생되는 신호를 증폭하는 제1 및 제2재생증폭기(121, 122)로 되어 있는 재생증폭부(120)와, 제1 및 제2재생증폭기(121, 122)의 출력을 주파수 복조하는 제1 및 제2 복조기(131, 132)로 되어 있는 복조부(130)와, 제1 및 제2복조기(131, 132)의 출력을 디지탈신호로 변환하는 제1 및 제2 A/D변환기(141, 142)로 되어 있는 A/D변환부(140)와, 제1 및 제2 A/D변환기(141, 142)의 출력으로부터 원래의 기본주파수대역을 갖는 신호로 시간팽창하는 시간팽창부(150)와 복조부(130)의 출력으로부터 수평 및 수직동기신호를 발생하는 동기신호발생부(160)와, 동기신호발생부(160)로부터 수평동기신호( HD)를 입력하여 소정수로 주파수체배하는 PLL회로로 구성되는 기입클럭발생부(170)와, 동기신호발생부(160)로부터 출력되는 수직동기신호(VD)를 입력하여 제1소정수로 주파수체배하는 PLL회로로 구성된 제1주파수체배기(181)와, 제1주파수체배기(181)의 출력을 제2소정수로 주파수체배하는 PLL회로로 구성된 제2주파수체배기(182)로 되어 있는 독출클럭발생부(180)와, 동기신호발생부(160)로부터 발생되는 수평동기신호(HD)를 입력하여 복조부(130)의 출력으로부터 어셈블리 및 ID신호를 검출하는 어셈블리 및 ID신호검출부(190)와, 상기 어셈블리 및 ID신호검출부(190)에서 검출된 2트랙의 어셈블리신호(Assemble1, Assemble2)를 입력하여 시간팽창부(150)의 데이타 독출타이밍을 제어하기 위하여 출력인에이블신호(OE), 기입/독출제어신호(W/R1-W/R4), 스위칭제어신호(CON), 어드레스신호(ADDRESS)를 발생하여 시간팽창부(150)에 공급하는 제어신호발생부 (200)와, 시간팽창부(150)의 출력을 아날로그신호로 변환하는 제1 내지 제3 D/A변환기(211-213)로 되어 있는 D/A변환부(210)로 구성되어 있다.

여기서, 시간팽창부 (150)의 구성은 제9도에 도시된 바와 같이 제1 및 제2메모리(151, 152)의 제1 및 제2입력단자는 제1 및 제2 A/D변환기(141, 142)의 출력단자에 접속되고, 출력단자는 각각 제1 내지 제4라인 메모리(153-156), 제5내지 제8라인메모리(157-159,161)의 입력단자에 접속된다.

제1 내지 제8라인 메모리(153-159, 161)의 기입/독출제어신호단자, 출력인에이블신호단자, 어드레스단자는 제어신호발생부(200)의 기입/독출제어신호출력단자, 출력인에이블신호출력단자, 어드레스 출력단자에 접속된다.

제1내지 제8제어용 스위치(SW11-SW18)의 각각의 제1선택접점은 기입클럭발생부(170)의 출력단자에 접속되고, 각각의 제2선택접점은 독출클럭발생부(180)의 출력단자에 접속되며, 제어접점은 각각 제어신호발생부(200)의 기입/독출제어신호출력단자에 접속되며, 고정접점은 제1 내지 제8라인 메모리(153-159, 161)의 클럭단자에 접속된다.

제9 및 제10제어용 스위치(SW9, SW10)의 제1선택접점은 각각 제1 및 제5라인 메모리(153, 157)의 출력단자에 접속되고, 제2선택접점은 제2 및 제6라인 메모리(154, 158)의 출력단자에 접속되고, 제어접점은 제어신호발생부(210)의 스위칭제어신호출력단자에 접속된다.

멀티플렉서(162)의 제1 선택단자는 제9제어용스위치(SW9)의 출력단자에, 제2 및 제3 선택단자는 제3 및 제4라인 메모리(155, 156)의 출력단자에, 제4선택단자는 제10제어용스위치(SW10)의 고정단자에, 제5 및 제6선택단자는 제7 및 제8라인 메모리(159, 161)의 출력단자에 각각 접속되며, 제1 내지 제3 출력단자는 제1 내지 제3 D/A변환기(211-213)의 입력단자에 접속된다.

이어서, 제8도 및 제9도의 동작을 설명하기로 한다.

제8도에 의하면, 재생헤드(HA, HA' HB, HB')로부터 재생되는 제4a도 내지 제4d도에 도시된 바와 같은 재생신호를 제1 및 제2 증폭기(121, 122)에서 증폭한다.

제1 및 제2복조기(131, 132)에서는 증폭된 재생신호를 FM 복조하고, 제1 및 제2 A./D변환기(141, 142)에서는 이 복조된 신호를 디지탈신호형태로 변환한다.

동기신호발생부(160)에서는 제2복조기(152)로부터 출력되는 신호로부터 수평 및 수직동기신호를 검출한다.

기입클럭발생부(170)에서는 동기신호발생부(160)로 부터 발생되는 49.751usec주기를 갖는 수평동기신호를 유입하여 1530배 주파수체배하여 시간팽창부(150)의 제1 내지 제8 라인메모리(153-159, 161)의 기입클럭신호(WC)로 공급한다.

제1주파수체배기(181)에서는 동기신호발생부(160)에서 발생되는 60Hz의 수직동기신호를 입력ㅎ사여 이 수직동기신호의 335배로 주파수체배하여 기록시 유입되는 영상신호에 실린 1/29.6usec를 갖는 송신측에서 전송된 원래의 수평동기신호의 주파수(fh)를 발생한다.

제2주파수체배기(182)에서는 제1주파수체배기(181)의 수평동기신호에 해당하는 주파수(fh')의 1320배 주파수체배하여 독출클럭신호(RC)를 발생한다.

동기신호발생부(160)로부터 발생되는 동기신호에 맞추어 제2복조기(132)에서 출력되는 제4a도 내지 제4d도에 도시된 바와 같은 신호로부터 어셈블리 및 ID신호를 검출하여 2트랙의 어셈블리신호(Assemble 1, Assemble2)를 발생하여 제어신호발생부(200)에 출력한다.

제어신호발생부(200)에서는 어셈블리신호(Assemble 1, Assemble 2)가 입력되면 새로운 세그먼트가 시작됨을 인식하여 출력인에이블신호(OE), 기입/독출제어신호(W/R1-W/R4), 어드레스 신호(ADDRESS), 스위칭제어신호(CON)에 출력한다.

시간팽창부(150)는 제9도에 도시된 바와 같이 제1메모리(151)는 제1 및 제2 A/D 변환기( 141, 142)의 출력인 제1채널의 2헤드 (HA, HB)로부터 재생되는 1/2필드분의 신호를 저장하고, 제2필드 메모리(152)는 제1 및 제2 A/D변환기(141, 142)의 출력인 제2채널의 2헤드(HA', HB')로부터 재생되는 1/2필드분의 신호를 저장한다.

제1라인메모리(153)는 제10a도에 도시된 바와 같은 제1 메모리(151)의 출력으로부터 제10d도에 도시된 기입/독축제어신호(W/R1)에 따라 제10b도에 도시된 바와 같은 기수라인의 휘도신호를 저장한다.

제2라인메모리(154)는 제10a도에 도시된 바와 같은 제1 메모리(151)의 출력으로부터 제10e도에 도시된 바와 같은 기입/.독출제어신호(W/R2)에 따라 제10c도에 도시된 바와 같은 우수라인의 휘도신호를 저장한다.

제3라인 메모리(155)는 제1메모리(151)로 부터 제10h도에 도시된 바와 같은 기수번째의 B-Y색차신호를 제10f도에 도시된 기입/독출제어신호(W/R3)에 따라 저장하고, 제4라인메모리(156)는 제10i도에 도시된 바와 같은 우수번째의 B-Y색차신호를 제10g도에 도시된 기입/독출제어신호(W/R4)에 따라 저장한다.

제어신호발생부(200)로부터 제1내지 제4라인메모리(153-156)에 출력되는 출력인에이블신호(OE)는 제10j도에 도시된 바와 같으며, 이 출력인에이블신호에 따라 제1 내지 제4라인메모리(153-156)의 출력을 독출하며, 즉 출력인에이블신호가 하이인 구간에는 제1 및 제3라인 메모리(153, 155)의 출력이 로우인 구간에는 제2 및 제4라인 메모리(154, 156)의 출력이 독출된다.

특히, 제9 및 제10제어용스위치(SW19, SW20)는 제어신호발생부(200)로부터 출력되는 제10k도에 도시된 바와 같은 스위칭제어신호(CON)의 로우인 구간에서 제1 및 제5라인메모리(151, 157)의 기수번째 라인의 휘도신호를, 스위칭제어신호(제10K도)의 하이인 구간에서 제2 및 제6 라인 메모리(152, 158)의 우수번째 라인의 휘도신호를 선택한다.

제5 및 제6 라인 메모리(157, 158)에는 상술한 제1 및 제2라인 메모리(153, 154)의 동작과 같이 제2메모리(151)의 제2채널의 2트랙에 실린 휘도신호를 라인분으로 저장한다.

제7라인 메모리(159)에는 상술한 제3라인메모리(155)와 같이 제1 메모리(151)의 출력으로부터 B-Y 색차신호(PB')를 저장하고 제8 라인 메모리(161)는 상술한 제4라인메모리(156)와 같이 R-Y색차신호(PR')를 저장한다.

멀티플렉서(162)에서는 제1채널의 휘도신호와 색차신호(Y1, PB1, PR1), 제2채널의 휘도신호와 색차신호(Y2, PB2, PR2)를 헤드스위칭신호(Head S/W)로 선택적으로 출력한다.

멀티플렉서(162)로부터 발생되는 제2a도 내지 제2c도에 도시된 바와 같은 원래의 주파수대역을 갖는 휘도신호(제10L도)와 B-Y, R-Y 색차신호(제10M도, 제10N)도)를 제1내지 제3 D/A변환기 (201-203)에 입력하여 아날로그 휘도신호와 아날로그 색차신호로 출력한다.

이상으로 상술한 바와 같이 본 발명에 의한 디지탈 영상기록재생장치는 세그먼트방식에 의해 화면을 구성하는 디지탈 영상기록재생장치에 있어서 세그먼트가 시작 또는 마지막 부분에 어셈블리신호를 기록한 후 재생시 어셈블리신호가 검출되면 데이타 기입 및 독출속도를 제어하여 헤드스위칭에 따른 스위칭시간의 지연없이 세그먼트 화면을 조합시 헤드스위칭에 의한 잡음을 감소시키는 효과가 있다.

또한 본 발명은 한화면단위(프레임)의 메모리를 사용하는 셔플링 및 디셔플링처리와는 달리 2개의 1/2필드분의 메모리를 사용하여 구현하므로 메모리의 용량을 줄일 수 있다.

Claims

유입되는 영상신호를 복수의 세그먼트로 분할하여 기록매체에 기록하는 장치에 있어서, 상기 유입되는 영상신호를 디지탈 휘도 및 색차신호로 변환하는 변환수단; 상기 유입되는 신호로부터 동기신호를 발생하는 동기신호발생수단; 상기 변환수단으로부터의 출력을 시간압축하는 시간압축수단; 상기 동기신호발생수단에서 발생되는 수평동기신호에 맞추어 트랙번호를 나타내는 인텍스(ID)신호와 새로운 세그먼트가 시작됨을 나타내는 어셈블리신호, 버스트신호를 발생하는 신호발생수단; 상기 시간압축수단의 출력과 상기 신호발생수단으로부터 출력되는 트랙번호 및 어셈블리신호, 버스트신호를 혼합하는 혼합수단; 상기 시간압축수단의 데이타 기입과 독출에 따른 타이밍을 제어하는 제어수단; 상기 혼합수단의 출력이 기록매체에 기록되도록 제어하는 기록제어수단을 포함함을 특징으로 하는 디지탈 영상기록장치.
제1항에 있어서, 상기 동기신호발생수단으로부터 출력되는 수평동기신호의 주파수의 제1소정수로 체배하기 위한 기입클럭발생수단; 상기 동기신호발생수단으로부터 출력되는 수직동기신호의 주파수의 제2소정수로 체배하여 기입클럭신호의 소정배의 독출클럭신호를 발생하는 독출클럭발생수단을 더 포함함을 특징으로 하는 디지탈 영상기록장치.
제2항에 있어서, 상기 시간압축수단은 상기 변환수단으로부터 출력되는 기수번째, 우수번째라인의 휘도신호를 번갈아가며 저장하는 제1 및 제2 라인 메모리; 상기 변환수단으로부터 출력되는 B-Y, R-Y 색차신호를 한라인 걸러 번갈아가며 저장하는 제3 및 제4라인 메모리; 상기 기입클럭발생수단의 기입클럭신호 또는 독출클럭발생수단의 독출클럭신호를 상기 제어수단의 제어하에 상기 제1 내지 제4라인 메모리에 공급하는 제1 내지 제4스위칭수단; 상기 제1 내지 제4라인 메모리의 출력을 가산하는 가산수단; 상기 가산수단의 출력을 채널별로 저장하는 제1 및 제2 메모리 ; 상기 제1 및 제2 메모리의 출력을 선택하여 상기 기록제어수단에 출력하는 선택수단을 포함함을 특징으로 하는 디지탈 영상기록장치.
제1항에 있어서, 상기 어셈블리신호는 각 세그먼트의 시작 또는 마지막 부분에 상기 기록매체에 기록됨을 특징으로 하는 디지탈 영상기록장치.
제1항에 있어서, 세그먼트가 시작 또는 끝부분에서 바로 전 세그먼트의 소정수(n)의 끝라인을 중복하여 기록한 후 상기 어셈블리신호는 상기 기록매체에 기록됨을 특징으로 하는 디지탈 영상기록장치.
기록매체에 복수의 세그먼트로 시간압축하여 기록된 휘도신호 및 색차신호, 세그먼트의 처음 또는 마지막 부분에 새로운 세그먼트의 시작임을 나타내는 어셈블리신호를 재생하는 재생장치에 있어서, 상기 기록매체에 기록된 신호를 재생하는 재생수단; 상기 재생수단으로부터 재생되는 신호를 디지탈신호형태로 변환하는 변환수단; 상기 재생수단으로부터 재생되는 신호로부터 동기신호를 검출하는 동기신호발생수단; 상기 변환수단의 출력을 원래의 주파수대역을 갖는 신호로 시간팽창하는 시간팽창수단; 상기 재생수단으로부터 재생되는 신호로부터 상기 어셈블리신호가 검출되면 상기 시간팽창수단의 데이타 기입 및 독출타이밍을 제어하는 제어수단; 상기 시간팽창수단의 출력으로부터 아날로그신호로 신호출력하는 신호형성수단을 포함함을 특징으로 하는 디지탈 영상재생장치.
제6항에 있어서, 상기 동기신호발생수단으로부터 출력되는 수평동기신호의 주파수의 제1소정수로 체배하여 기입클럭신호를 발생하는 기입클럭발생수단; 상기 동기신호발생수단으로부터 출력되는 수직동기신호의 주파수의 제2소정수로 체배하여 독출클럭신호를 발생하는 독출클럭발생수단을 더 포함하며, 상기 기입클럭속도는 독출클럭속도의 소정배임을 특징으로 하는 디지탈 영상재생장치.
제7항에 있어서, 상기 시간팽창수단은 각 채널의 신호를 저장하는 복수의 메모리; 상기 복수의 메모리의 출력으로부터 휘도신호 및 색차신호를 라인단위로 저장하는 복수의 라인메모리; 상기 기입클럭발생수단의 기입클럭신호 또는 상기 독출클럭발생수단의 독출클럭신호를 상기 제어수단의 제어하에 공급하는 복수의 스위칭수단; 상기 복수의 라인메모리의 출력을 상기 제어수단의 제어하에 원래의 주파수대역의 신호로 출력하는 출력수단을 포함함을 특징으로 하는 디지탈 영상재생장치.