JP3108437B2 - マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置 - Google Patents

マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置

Info

Publication number
JP3108437B2
JP3108437B2 JP06503776A JP50377694A JP3108437B2 JP 3108437 B2 JP3108437 B2 JP 3108437B2 JP 06503776 A JP06503776 A JP 06503776A JP 50377694 A JP50377694 A JP 50377694A JP 3108437 B2 JP3108437 B2 JP 3108437B2
Authority
JP
Japan
Prior art keywords
analog
value
converter
bit
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06503776A
Other languages
English (en)
Other versions
JPH07508150A (ja
Inventor
マンドル，ウィリアム・ジェイ
Original Assignee
マンドル，ウィリアム・ジェイ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マンドル，ウィリアム・ジェイ filed Critical マンドル，ウィリアム・ジェイ
Publication of JPH07508150A publication Critical patent/JPH07508150A/ja
Application granted granted Critical
Publication of JP3108437B2 publication Critical patent/JP3108437B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
    • H03M3/466—Multiplexed conversion systems
    • H03M3/472—Shared, i.e. using a single converter for multiple channels
    • H03M3/474—Shared, i.e. using a single converter for multiple channels using time-division multiplexing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/412—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution
    • H03M3/422—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only
    • H03M3/424—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the number of quantisers and their type and resolution having one quantiser only the quantiser being a multiple bit one
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation
    • H03M3/39—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators
    • H03M3/436—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type
    • H03M3/456—Structural details of delta-sigma modulators, e.g. incremental delta-sigma modulators characterised by the order of the loop filter, e.g. error feedback type the modulator having a first order loop filter in the feedforward path

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】 発明の分野 この発明は一般にアナログ−デジタル（A/D）変換に
関し、より特定的には、たとえば光学撮像装置における
アナログ入力のアレイを処理してデジタル出力を生成す
るのに適した、マルチプレクスされてオーバサンプリン
グされたアナログ−デジタル変調器に関する。
発明の背景 焦点面ビデオ撮像システムにおける現在のアプローチ
では、画像情報を読出すためにピクセルデータのアナロ
グマルチプレクシングのある形態を用いる。いわゆるビ
デオデータレートを規定するのはこのマルチプレクシン
グである。放送用テレビでは、たとえば、30ヘルツのピ
クセルデータレートが４メガヘルツビデオデータレート
にマルチプレクスされる。この同じ状況が、ピクセルレ
ートが通常３キロヘルツを下回りアナログマルチプレク
シングが結果として生じるメガヘルツビデオレートと用
いられる産業用および軍事用ビデオシステムにも存在す
る。
これらのマルチプレクシングのアプローチは、実際に
は焦点面センサと簡単には統合できない高速の回転を用
いるアナログ−デジタル変換処理の使用を必要とする。
さらに、これらのアプリケーションにおける典型的なA/
Dコンバータは、消費者用のアプリケーションで用いる
には高価すぎると一般に考えられている高速ビデオフラ
ッシュコンバータを含む。
ニューヨーク、IEEEプレス（IEEE Press）、1992年、
ジェームス・シー・キャンディおよびゲーバー・シー・
テムズ（James C.Candy and Gabor C.Temes）編集の
「オーバサンプリングデルタ−シグマデータコンバー
タ」（Oversampling Delta−Sigma Data Converters）
に議論されているように、より低いサンプリングレート
で増大した解像度を達成するために負のフィードバック
およびデジタルフィルタ処理と組合されて高いサンプリ
ングレートでの粗い量子化を用いる、オーバサンプリン
グされたアナログ−デジタル（A/D）コンバータが既知
である。このようなコンバータは、したがって最新の超
大規模集積回路（VLSI）の速度および密度の利点を用
い、同時に構成要素の精度に対する要件を低減すること
ができる。
一般にデルタ−シグマ変調器として知られる１種のオ
ーバサンプリングされるA/Dコンバータでは、アナログ
入力はナイキスト周波数をはるかに上回るレートでサン
プリングされ、積分器を介して量子化器に給される。量
子化された出力はフィードバックされ、入力から減じら
れる。このフィードバックによって、量子化された出力
の平均値が平均のアナログ入力値を追従することとな
る。
発明の概要 この発明は、ビデオカメラで用いれる光学撮像装置等
のエネルギ撮像装置から導出されたアナログ入力のアレ
イを処理するのに適した低コストアナログ−デジタル
（A/D）変換装置に向けられる。
より特定的には、この発明は、光学撮像装置の焦点面
センサ上に、またはそれに隣接して置かれることが可能
であり、かつタイムマルチプレクスされてオーバサンプ
リングされる変換技術の使用に特徴付けられるA/D変換
装置に向けられる。
好ましい実施例に従えば、アナログ入力のアレイはオ
ーバサンプリングされるA/D変調器にタイムマルチプレ
クスされ、これは各入力についてナイキストレート（ナ
イキストレートは対象の最高信号周波数の２倍である）
をはるかに上回るレートで入力の真の値のあたりで発振
する単一ビット出力を生成する。複数のアナログ記憶エ
レメントが設けられ、この各々が、アナログ入力のうち
の異なる１つの変調に関連するアナログ残余をストアす
る。各アナログ記憶エレメントは、フィードバックルー
プ内の変調のための変調器回路に周期的に接続されて、
更新された残余値を生成し、これがアナログ記憶エレメ
ントの１つにストアされる。
この変換装置はしたがってマルチプレクスされたアナ
ログ入力を表わすビットストリームをその出力で生成す
る。この出力は、結果的に、その粗い単一ビット値を平
均化し、データレートを低減してナイキストレートで高
解像度出力を生成するデジタルフィルタを介して処理さ
れ得る。
好ましいシステムの実施例では、アナログ入力は、像
の焦点がそこに合わされる撮像装置の焦点面と一致して
設けられる感光性（可視、赤外および紫外を含む）エレ
メント、たとえば電荷制御素子（CCD）のアレイによっ
て発生される。A/D変換装置は、アレイのエレメントに
よって受取られた光エネルギを表わすビットストリーム
出力を生成する。画像の再生に関連する他の入力信号
（たとえば音声、光強度制御）は、これもビットストリ
ームにマルチプレクスされる非感光性エレメントの関連
したアレイによって生成され得る。
さらなるシステムの実施例に従えば、オーバサンプリ
ングされる変調と関連する積分機能および各アナログ残
余をストアするためのアナログ記憶エレメントは、感光
性アレイと密な物理的関係で配置される積分エレメント
（たとえばCCDウェル）のアレイで実現される。
この発明の新規な特徴は、添付の請求の範囲に特定的
に述べられる。この発明は、添付の図面と関連して読ま
れれば以下の説明から最もよく理解されるであろう。
図面の簡単な説明 図１はアナログ信号とデシメータとの間に接続される
デルタ−シグマ変調器のブロック図である。
図2Aは、この発明に従うマルチプレクスされてオーバ
サンプリングされるアナログ−デジタル変調器の好まし
い実施例を示すブロック図である。
図2Bは、図2Aの変調器に関連するタイミング図であ
る。
図3Aは、この発明に従う好ましい光学撮像装置の実施
例のブロック図である。
図3Bは、図3Aの撮像装置の概略図である。
図3Cは、図3Bのスイッチの別の位置を示す。
図3Dは、図3A、3Bおよび3Cの変調器に関連するタイミ
ング図である。
図4Aは、別の好ましい光学撮像装置の実施例のブロッ
ク図である。
図4Bは、図4Aの撮像装置の概略図である。
図５は、別の好ましい光学撮像装置の実施例の概略図
である。
図６は、この発明に従う光学撮像装置およびモニタシ
ステムのブロック図である。
図７は、別の好ましいマルチ入力アナログ−デジタル
オーバサンプリング変調器の実施例のブロック図であ
る。
図８は、典型的な焦点面アナログ読出システムの概略
図である。
図９は、この発明に従うアナログ−デジタル変調器の
ブロック図である。
図10Aは、図９の変調器を組込むマルチプレクスされ
てオーバサンプリングされるアナログ−デジタル変換シ
ステムの概略図である。
図10Bは、図10Aのシステムのタイミング図である。
図11Aは、図９の変調器を組込む別のマルチプレクス
されてオーバサンプリングされるアナログ−デジタル変
換システムの概略図である。さらに 図11Bは、図11Aのセンサ回路のCCD構造の上面図であ
る。
好ましい実施例の説明 図１は、ニューヨーク、IEEEプレス、1992年、ジェー
ムス・シー・キャンディおよびゲーバー・シー・テムズ
編集の「オーバサンプリングデルタ−シグマデータコン
バータ」で説明されるタイプの先行技術のオーバサンプ
リングA/D変調器20のブロック図である。変調器20は信
号源22からのアナログ入力に応答してビットストリーム
出力24を生成する。変調器20は、それにアナログ入力が
与えられる＋入力端子を有する減算器28を含む。減算器
28の出力は、積分器30を介してＮビットA/Dコンバータ3
2に接続され、これが出力ビットストリーム24を生成す
る。コンバータ32の出力から減算器28の−入力端子への
フィードバックループ33は、ＮビットD/Aコンバータ34
を含む。単一ビットコンバータ32、34、すなわちＮ＝１
であるものを用いる変調器20の構成は、一般にデルタ−
シグマ変調器と称する。コンバータ32および34を含む変
調器20の部分は、量子化器26と称することが多い。
動作において、コンバータ32は積分器30の出力42に応
答してビットストリーム出力24を生成する。コンバータ
34は、出力42のいくぶん粗いアナログ推定を含むアナロ
グ出力40を生成する。出力40は減算器28でアナログ入力
22から減算され、量子化器誤差44を形成する。積分器30
はこの誤差44を積分してその出力42で時間的に積分され
た量子化器誤差を形成する。ループの負のフィードバッ
クは、変調器出力24での符号化された信号の表現の平均
値が源22からの平均アナログ入力を追従するように、時
間的に積分された量子化器誤差を最小にするように作用
する。
デシメータ／ローパスフィルタ50は、変調器の粗い量
子化によって生成されたノイズを除去し、ビットストリ
ーム24を処理してその出力52でより低いレート（たとえ
ばナイキストレート）での入力信号22のより細かい概算
を生成する。上述の引用文献で述べられているように、
オーバサンプリング変調器は、単純で比較的許容範囲の
広いアナログ構成要素を用いることができ、最新の超大
型集積回路（VLSI）技術でのその実現を容易にしてい
る。
この発明は、基本的なデルタ−シグマ変調器の原理が
アナログ信号入力のアレイを処理するためのタイムマル
チプレクスされるシステムで利用できるという認識に基
づいている。この認識は、コスト、信頼性およびサイズ
の多大な利点を有する最新の集積回路技術で実現できる
ビデオ撮像装置等の種々の装置の実現の改良につなが
る。
ここで、タイムマルチプレクスされるアナログ−デジ
タル変調器60におけるこの発明の最初の実施例を示す図
2Aに注目する。変調器60は、変調器20のフィードバック
ループ33に類似した構成で、ＮビットA/Dコンバータ6
2、ＮビットD/Aコンバータ64および減算器66を含む。し
かしながら、変調器60の積分器はアナログメモリ70、デ
マルチプレクサ72、マルチプレクサ74および加算器76を
含む２次フィードバックループ68を含み、これらが併わ
せてサンプリングデータ積分器を形成する。
複数のアナログ信号80は、チャネル選択およびタイミ
ング回路84のコマンドの下に入力マルチプレクサ82を介
して減算器66にタイムマルチプレクスされる。チャネル
選択およびタイミング84は、デマルチプレクサ72および
マルチプレクサ74に、各入力信号80についてメモリ70内
の対応する記憶位置（たとえば信号80aは対応する記憶
位置70aを有する）にアクセスするように命令できる。
変調器20に類似した態様で、変調器60の出力はデジメー
タ／ローパスフィルタ86を介して処理される。
変調器60の概念は、図2Aと図2Bの変調器タイミング図
とを参照して説明できる。図2Aに示されるチャネル選択
ライン90を介して、チャネル選択およびタイミング84
は、繰返す時間シーケンスで、入力マルチプレクサ82に
信号80a、80b…および80mを減算器66に送るように、か
つ対応する時間シーケンスでデマルチプレクサ72および
マルチプレクサ74にメモリ位置70a、70b…および70mに
アクセスするように命令できる。チャネル選択シーケン
スは、図2Bのハイのチャネル選択信号状況92a、92b…お
よび92mによって示される。
ハイの信号状況92aの第１の部分の間に、チャネル選
択およびタイミング84は、読出ライン94を介して、現在
メモリ位置70aにストアされているアナログ残余（図１
の変調器20の積分された量子化器誤差）がマルチプレク
サ74を介して加算器76およびA/Dコンバータ62に読出さ
れるように命令する。A/Dコンバータ62およびD/Aコンバ
ータ64は、この現在の残余の量子化された推定値を減算
器66に置き、デジタル的に符号化された表現をデシメー
タ86の入力95に置く。現在の推定値は、減算器66で入力
信号80aの現在の値からの差を求められて（減算され
て）、現在の誤差を形成し、これが加算器76で現在の残
余と加算されて新しいアナログ残余を形成する。
ハイの信号状況92aの残りの部分の間、チャネル選択
およびタイミング84は、書込ライン96を介してデマルチ
プレクサ72に新しいアナログ残余をメモリ位置70aに書
込むように命令する。図2Bのタイミング図において、ハ
イのチャネル選択信号状況92aの読出および書込時間部
分は、図2Aにおいて読出ライン94および書込ライン96に
現れる読出／書込選択信号のハイ97およびロー98状況に
よって示される。新しいアナログ残余を形成して書込む
ためのこのプロセスは、図１の変調器20の粗い推定減算
および積分に類似している。
メモリ70からの現在ストアされている残余の読出およ
び新しい残余のメモリ70への書込みを含むこの処理は、
他の入力信号80の各々についてその対応するハイチャネ
ル選択状況92b…92mの間に繰返され、その後シーケンス
が繰返される。したがって、各入力信号について、変調
は結果として現在のアナログ残余が新しいアナログ残余
に代えられ、量子化器誤差積分の履歴をそのまま維持す
る。これによって、複数のアナログ入力信号80のタイム
マルチプレクスされてオーバサンプリングされるアナロ
グ−デジタル変調が可能になる。
図2Bは図2Aの変調器60の一般的な残余読出／書込タイ
ミング関係を示し、変調器60によって各入力信号80に充
てられる持続時間または順序を、図示される特定のシー
ケンスに制限するように意図されるものではないことを
理解されたい。
上述の引用文献で述べられるように、オーバサンプリ
ングされる変調理論は、ＮビットA/Dコンバータ62およ
びD/Aコンバータ64の値Ｎを高い数で選択すると所与の
オーバサンプリングレートでの変調器60によって達成さ
れる信号対ノイズ比（つまり解像度のビット数）が増大
することを示す。逆に、この値を低い数（たとえば１）
に選択すると、変調器60の構造が簡略化される。
図3Aおよび3Bはそれぞれ、この発明に従う、ビデオカ
メラ等の光学撮像装置100の焦点面101と一致して設けら
れるように意図される別の好ましい実施例のブロック図
および概略図である。図2Aの変調器60とは対照的に、撮
像装置100は感光性（可視、赤外および紫外を含む）画
像コレクションアレイ102によって発生されたそのアナ
ログ入力信号を有する。インターライン転送アレイ104
は、これらの信号をマルチプレクスし、残余記憶アレイ
108のカラムと関連する変調器106に転送する（図示を明
瞭にするために、図3Bの変調器106は図3Aの単一変調器1
06′として図示されている）。
図3Bの実施例において、インターライン転送アレイ10
4は、図2Aのマルチプレクサ82m対１マルチプレクス機能
を実行するように機能する。残余記憶アレイ108も同様
にデマルチプレクサ72の１対ｍデマルチプレクス機能お
よびマルチプレクサ74のｍ対１マルチプレクス機能を実
行する。より特定的には、アレイ102、104および108は
各々１ないしｘカラム（アレイ102、104に関しては焦点
面101の上部に、およびアレイ108のカラムに沿って示さ
れる）と各カラム内のｍ要素、すなわちｍロウとが直交
した関係で配置される。変調器106は、転送アレイ104の
各カラムと残余記憶アレイ108の関連したカラムとの間
に配置される。
変調器106を介する電荷の流れを簡単にするために、
各変調器の加算器110および減算器112は、図2Aの変調器
60のそれらの対応する位置から移されている（数学的に
等価な動作）。さらに、メモリ108のカラムは変調器60
のように変調器フィードバックループのフィードフォワ
ードレッグではなくフィードバックレッグに配置され、
別個の記憶ウェル109が各変調器と関連付けられる。
アレイ102、104、および108ならびに記憶ウェル109
は、好ましくは電荷制御素子（CCD）構造に製造され
る。このような構造、およびそのCCDウェルに沿って電
荷を動かす方法は、撮像装置の分野では周知である。撮
像装置100において変調された信号は、コレクションア
レイ102によって焦点面101の画素（ピクセル）に関して
集められた電荷電位である。コレクションアレイ102
は、感光性コレクションウェル122（コレクションの文
字Ｃによっても示される）を含み、各々が異なるピクセ
ルと関連付けられる。各CCDコレクションウェル122のシ
リコンゲート表面に現れるフォトンは、ゲート下の半導
体基板におけるデプレションウェルで集められた信号電
荷を発生する。
これらの光誘起された電荷は予め定められた光学フレ
ーム時間期間（たとえば典型的なテレビシステムでは１
秒の1/30）にわたってコレクションウェル122に集めら
れ、その後電荷の各カラムは隣接する転送カラムの転送
ウェル128a、128b、…128mにパラレルシフトされる。各
転送カラムを形成するCCDレジスタは集められた電荷電
位をシリアルに下に変調器106へと転送する。インター
ライン転送アレイ104およびコレクションアレイ102のカ
ラムは、その間での電荷のパラレルな転送を容易にする
ように介挿された関係で配置される。ピクセル選択およ
びタイミング回路138は、変調器106における変調に要求
されるようにアレイ102、104および108のCCD構造に沿っ
た電荷の流れを制御し、焦点面101からのビットストリ
ームのエレメントのピクセル識別のためにデシメータ／
ローパスフィルタ140にタイミングを与える。
記憶ウェル109および関連する記憶アレイカラム156に
接続される変調器スイッチ135、136が図3Bの位置13
5′、136′にあるとき、転送アレイ104のカラム128から
の電荷電位は、残余記憶アレイ108の関連するカラム156
の出力記憶エレメント156mからの対応する現在の残余値
とともに加算器110にシーケンシャルに与えられ得る。
加算された電荷はA/Dコンバータ144およびD/Aコンバー
タ146によって形成されるアナログ量子化器において量
子化され、結果として生じる推定値は加算された電荷か
ら減算器112において差を求められて、新しい残余を形
成し、これは残余記憶アレイ108のカラム156の入力記憶
エレメント156aに移される。量子化が行なわれたとき、
A/Dコンバータ144は推定値をデジタル的に符号化し、焦
点面101からデシメータ140に転送されるようにそれをCC
Dレジスタ145に置いた。
転送アレイ104のカラム128からのｍ個の電荷電位すべ
てが対応する変調器106を介してシーケンシャルに処理
された後、新しい残余値は、そこから電荷が転送された
転送アレイカラム128のウェルに対応する残余記憶アレ
イカラム156のCCDウェルにあることが明らかである。最
も最近のフレーム期間の間にコレクションアレイ102に
おいて集められた電荷電位は、別の変調サイクルを始め
るように転送アレイ104を介して変調器106へともう転送
されていてもよい。
上述の変調サイクルの代替例として、転送アレイ104
のカラム128からの各電荷電位が、記憶アレイ108の対応
するカラム156から現在の残余とともに、対応する変調
器106に与えられた後、スイッチ135、136は図3C（変調
器106の１つおよび関連する残余記憶アレイカラムの概
略）の位置135″、136″に置かれ得る。各電荷電位が加
算器110に与えられたままである一方で、これは変調器
を介して複数回変調され得て、その度ごとに加算器110
に記憶ウェル109から現在の残余値を読出し、結果とし
て生じる新しい残余を減算器112から記憶ウェル109に書
込む。その後、この処理の最終残余が残余記憶アレイカ
ラム156に置かれ得て、その際スイッチは図3Aの位置13
5′、136′にあり、これは次の現在の残余を記憶アレイ
カラム156から加算器110にシフトする。同時に転送アレ
イ104からの次の電荷電位が変調器106に与えられ、スイ
ッチは位置135″、136″に戻り、プロセスを繰返す。
これは、転送アレイ104のカラム128からの各電荷電位
が複数回変調され、かつその最終残余が残余記憶アレイ
108のカラム156の対応するウェルにストアされるまで続
く。この態様で、より高いオーバサンプリングレートが
達成されて電荷電位のデジタル表現の解像度を増す。
変調をコレクションアレイ102のフレーム期間に依存
せずにピクセル電荷電位に関連することを可能にする上
述のプロセスは、図3Dのタイミング図で簡単に視覚化す
ることができ、これは図3B、図3Cとともに特定の電荷電
位変調例を示す。図3Dにおいて、ピクセル選択ハイ信号
状況150m、150m−１、…150aは、フレーム期間の終わり
に転送アレイウェル128m、128m−１、…128aにコレクシ
ョンアレイ102からパラレルシフトされた電荷電位の各
々が加算器110に与えられる時間を示す。
スイッチ135、136のコマンド信号の信号状態152、153
はそれぞれ、図3Cのスイッチの位置135″、136″および
図3Bのスイッチの位置135′、136′が確立される時間を
示している。さらに、読取／書込コマンドのハイの信号
状態154およびローの信号状態155はそれぞれ、（記憶ウ
ェル109または関連する記憶アレイカラム156からの）ス
イッチ136を介する加算器110への現在の残余の読取り、
および減算器112からのスイッチ135を介する（記憶ウェ
ル109または関連するカラム156への）新しい残余の書込
みを示している。
最初は転送ウェル128mにあった電荷電位が加算器110
に与えられ（ハイの信号状態150m）、残余記憶アレイの
ウェル156mにストアされた残余が加算器110に書込まれ
ると（読取信号154）、スイッチ135、136はそれぞれ位
置135′、136′から位置135″、136″に移動し、新しい
残余が記憶セル109に書込まれる（書込信号155）。
この例では、その後に残余の読取りおよび書込みのサ
イクルがさらに３回続く。これらのサイクルの最後の書
込コマンド（書込信号155′）の前に、スイッチコマン
ドは、最後の残余が記憶ウェル156aにストアされるよう
に、スイッチを図3Bの135′、136′の位置に配置する状
態153に移る。読取コマンド154′が終了し、これにより
今述べたような変調サイクルのために記憶カラム156の
その次の残余（最初はウェルｍ−１にあった）を加算器
110に配置するまで、スイッチコマンドは状態153のまま
である。
図3Dのハイの信号状態150のシーケンスが続くと、ハ
イのピクセル選択信号150aの終了時に、フレーム期間の
終わりにコレクションアレイカラムから転送アレイカラ
ム128にシフトされた電荷電位の各々は、残余記憶アレ
イカラム156からのその対応する残余から始まり最後の
残余が記憶アレイカラム156の対応するウェルに戻され
る４つの変調サイクルを循環することが明らかであるは
ずである。
変調器106がアレイ102、104の１つのカラムに当てら
れる図3Bの構成は本発明の一実施例であって、多数の均
等な構成を考案することができる（たとえば、いくつか
のCCDアレイカラムを１つの変調器に結合することがで
きる。）撮像装置100の回路を単純化するために、A/Dコ
ンバータ144およびD/Aコンバータ146を１ビットコンバ
ータとして構成してもよい。
焦点面161上に構成される別の好ましい光学撮像装置
の実施例160は、図4Aにブロック図で、図4Bに概略図で
示されている。撮像装置160は、インターライン積分ア
レイ162が撮像装置100のインターライン転送アレイ10
4、記憶アレイ108、記憶ウェル109および加算器110とそ
れぞれ関連する転送機能、記憶機能、および積分機能を
果たすという点において主に撮像装置100と異なってい
る。
撮像装置100と同様の態様で、インターライン積分ア
レイ162および感光性コレクションアレイ164は、ｘ個の
カラムの各々におけるｍ個のエレメントと直交して配列
される。しかしながら、撮像装置160では、積分ウェル1
66の電荷は別の位置に送られるのではなく、その電荷に
変調サイクルが行なわれ、結果として得られる新しい残
余が、関連する積分ウェルに戻される。
したがって、連続するフレーム期間が終わりごとに、
コレクションウェル168からの電荷は、空の転送ウェル
からシフトされるのではなく対応する積分ウェル166の
既存の電荷に加えられる。したがって、積分アレイ162
は、変調残余の記憶装置としてだけではなく変調積分器
としての役割をも果たす。
コレクションアレイ164および積分アレイ162のカラム
は変調サイクルを介する積分アレイ162の電荷の循環を
促進するために対によってインタリーブされる。したが
って、図4Bからわかるように、電荷は矢印170によって
示されるように２つの積分カラム169の頂部を横切り、
底部にある変調器の残りを介して送られることができ
る。したがって、撮像装置160では、積分カラム169の対
の各々と、ＮビットA/Dコンバータ174、ＮビットD/Aコ
ンバータ176および減算器178を含む関連する変調器部分
172とが、変調器の各々を形成する（明瞭に図示するた
めに図4Aのブロック図には変調部分172′１つしか示し
ていない）。
関連する対の積分アレイカラム169の積分された電荷
が変調器部分172を介して処理されると、その電荷はそ
れぞれＮビットA/Dコンバータ174およびＮビットD/Aコ
ンバータ176において量子化され、推定値が形成され、
この推定値と減算器178において最初の電荷との差が求
められ、新しい残余が形成され、この残余が関連する積
分ウェルに戻される。感光性CCDウェル168から集められ
た電荷がそれぞれ対応する積分ウェル166における残余
と加算される連続するフレーム期間の終わりごとにこの
処理は継続され、新しい残余を形成しかつそれをストア
するために変調が繰返される。１対の積分カラム169の
すべての残余の変調は、フレーム期間ごとに１回、また
はアナログ−デジタル変換プロセスの解像度を向上させ
るためにはフレーム期間ごとに複数回終了し得る。必要
なのは、電荷がコレクションアレイ164からシフトされ
る前に新しい残余がその対応する積分ウェル166に戻さ
れることだけである。
撮像装置100に関して上で述べたように、A/Dコンバー
タ174およびD/Aコンバータ176のビット数を所与のオー
バサンプリングレートに関する信号対ノイズ比を向上さ
せるために増加してもよく、または構造をより単純にす
るために減らしてもよい。ピクセル選択／タイミングエ
レクトロニクス180は、電荷をそのCCD構造に沿って移動
させるためのインターライン積分アレイ162にタイミン
グ信号を与え、かつ焦点面161からのビットストリーム
のエレメントを識別するためのデシメータ／ローパスフ
ィルタ182にタイミング信号を与える。A/Dコンバータ17
4からの変調されたビットストリームは、CCDレジスタ18
4によって焦点面161のエッジに送られる。
焦点面201における別の好ましい撮像装置の実施例200
は、図５に概略的に示されている。撮像装置200は、フ
レーム転送／積分アレイ202が、図4Bのインターライン
積分アレイ162の場合のようにコレクションアレイとイ
ンタリーブされるのではなく、コレクションアレイ204
から間隔が開けられているという点において撮像装置16
0と異なる。変調サイクルの間に電荷がカラム206にわた
って通過するのを促進するために、フレーム転送／積分
アレイ202のカラム206の各々は、その一方の端部が加算
器208を介して関連するコレクションカラム210に折り重
ねられ接続される。
フレーム／転送アレイ202のウェルの現在の残余は循
環され、フレーム期間の終わりごとにコレクションアレ
イ204から下方向にシフトされる対応する電荷と積分さ
れ、変調サイクルの間に、折り重ねられたカラムにわた
って通過するたびに新しい残余に変調される。アナログ
−デジタルコンバータ212からの符号化されたビットス
トリームは、CCDレジスタ214を介して焦点面201のエッ
ジに送られ、その後デシメータ／ローパスフィルタ216
に送られる。
撮像装置200の焦点面201はまた、アレイ204にフォー
カスされる画像に関連する他の信号入力を集めるための
非感光性CCDウェル222のカラム220を有する（たとえ
ば、マルチチャネルオーディオ、光強度制御）。これら
の信号は、変調され、コレクションアレイ204の感光性
ウェルからの変調とともに、CCD出力レジスタ214にマル
チプレクスされる。
これにより、焦点面201は、焦点面201に入射するエネ
ルギパターンに応答するアナログ信号収集装置の構造を
含み、撮像装置200によってエネルギパターンがそれを
表わすマルチプレクスされたビットストリームに変調さ
れる。エネルギ検出機構は、焦点面にフォーカスされる
画像を受取るための感光性装置と、画像に関連する信号
を受取るためのアナログ信号検出装置との組合せによっ
て規定される。
図６は、本発明に従った（たとえば、光学撮像装置の
実施例100、160、200）撮像装置264からのビットストリ
ーム262によって表わされる画像がディスプレイ266にお
いてモニタされる光学撮像装置／モニタシステム260を
ブロック図で示している。ディスプレイ266は、オンま
たはオフに駆動でき（たとえば、エレクトロ−イルミネ
ッセンス、液晶）かつ撮像装置264の焦点スクリーンの
画素に従って配列される可視ディスプレイエレメントを
有する如何なるディスプレイであってもよい。
ピクセルドライバ268はビットストリーム262をデコー
ドし（撮像装置264における符号化と反対のプロセスで
ある）、ディスプレイ266のディスプレイエレメントの
タイプに適切な対応する信号270を与える。クロック27
2、ロウ選択回路274およびカラム選択回路276は、撮像
装置264の焦点面の画素の電荷電位がビットストリーム2
62にマルチプレクスされた態様に従って、信号270をデ
ィスプレイ266のディスプレイエレメントにデマルチプ
レクスする。
各々のディスプレイエレメントの平均輝度は、ピクセ
ルの各々に関する撮像装置のデジタル出力信号のオンお
よびオフの持続時間の平均である。人間の目では60ヘル
ツを上回る速さで変化する如何なるものも完全なものと
して認識することができるため、（撮像装置264が60ヘ
ルツを上回る変調速度で動作していると考えると）変調
されたディスプレイエレメントは一定のレベルであるよ
うにみえる。ビットストリーム262は、撮像装置264の焦
点面の画素ごとの光の強度の独自のアナログスペクトル
を含む。ナイキストサンプル間隔にわたるディスプレイ
エレメントの平均パルス密度は、サンプリングの解像度
内の撮像装置264の焦点面の対応の画素における平均光
強度と同じである。同様の態様で、後にディスプレイモ
ニタに適用するためにビットストリーム262を磁気テー
プに記録することができるであろう。
所与のサンプリングレートに関して信号対ノイズ比を
向上させる（ビット数の解像度を向上させる）ために、
本発明の教示を上述の引用例に記載されるより高次の変
調フィードバックループに拡張してもよい。しかしなが
ら、より高次のループを用いると回路がより複雑とな
る。
これらのループの使用法を示している本発明の一実施
例は、図７のマルチプレクスされたアナログ−デジタル
変調器300のブロック図に示されている。図2Aおよび図2
Bの変調器60と比較すると、変調器300は、量子化器の推
定値がD/Aコンバータ304から減算器306にフィードバッ
クされる第２のフィードバックループ302を有する。デ
マルチプレクサ310、メモリ312およびマルチプレクサ31
4は、ローカルフィードバックを加算器316に結合するこ
の第２のループのフィードフォワードレッグに配置され
る。タイミングの目的のために、第１のフィードバック
ループのデマルチプレクサ、メモリおよびマルチプレク
サはフィードバックレッグに配置されている。
光学撮像装置100の実施例の上述の説明では、アレイ1
02、104、108および記憶ウェル109は好ましくは電荷制
御素子（CCD）構造で製造されると述べた。次に、他の
集積回路技術ではマルチプレクスされオーバサンプリン
グされたアナログ−デジタル変調の実施例が実現され得
ることを示す。
図８は、撮像技術において典型的には焦点面アナログ
読出として用いられるシステム400の概略図である。こ
のシステムでは、積分／ダンプ回路402aは、キャパシタ
406のバッファ処理されたソース404aからの光学信号を
蓄積する。キャパシタ406にわたって発生した電圧は、F
ETソースフォロワ408のゲートに与えられる。
ソースフォロワ408は、FETのゲート412に与えられる
サンプリング信号410およびバス414にマルチプレクスさ
れるサンプリングされた電圧に応答して周期的にサンプ
リングされる。その後キャパシタ406は、その次の電荷
およびサンプルサイクルのためにキャパシタ406をクリ
アするリセット信号415をFET416に与えることによって
放電される。キャパシタ406がその次の電荷を蓄積して
いる間に、他の信号源、たとえばソース404mがサンプリ
ングされかつバス414にマルチプレクスされる。したが
って、システム400は焦点面からマルチプレクスされた
アナログ出力418を生成する。
図８の焦点面読出装置等のマルチプレクスされたアナ
ログサンプリング回路を、本発明に従って、図９のブロ
ック図に示されるマルチプレクスされオーバサンプリン
グされたアナログ−デジタル変調器450と置換えること
が可能である。変調器450では、アナログ信号452aは、
加算器456においてそれ自身と加算されるべき遅延454を
介して信号をフィードバックすることによって積分され
る。積分された信号（現在の残余）は、読取信号465に
応答してゲート464を介してバス462にその積分された信
号を配置することによって周期的にＮビットA/D460にマ
ルチプレクスされる。ＮビットA/D460は、積分された信
号を表わすデジタルビットストリーム出力468を生成
し、ＮビットD/A470はビットストリーム468に応答して
その量子化された推定値をバス472に置く。
量子化された推定値は、減算器482で、現在の残余か
ら減算されるべき書込信号480によってゲート478を介し
てクロック処理され、アナログ信号452aの現在の値と加
算され、加算器456の出力において新しいアナログ残余
を形成する。積分、減算およびゲーティング機能は、他
のアナログ信号の各々のために設けられる回路490、た
とえばアナログ信号452mのための回路490mを含む。これ
らの回路490の各々は、回路490aに関して上で述べたよ
うにバス462、427にタイムマルチプレクスされる。
したがって、アナログ信号452の各々に関して、回路4
90は、ＮビットA/Dの出力においてそれを表わすビット
ストリーム468を生成しかつ加算器456からの更新された
残余値を生成する変調のために、ＮビットA/D460および
ＮビットD/A470を含むフィードバックループに周期的に
接続される。
図９のマルチプレクスされオーバサンプリングされた
アナログ−デジタル変調器は、たとえば、電荷変調装置
（CMD）、バルクチャージ変調装置（BCMD）、ベース記
憶画像センサ（BASIS）、静電誘導トランジスタ（SI
T）、横（lateral）APS、縦（vertical）APS、ダブルゲ
ートフローティングサーフィストランジスタ等の種々の
集積回路技術において実現され得る。相補型金属酸化物
半導体（CMOS）技術およびCCD/トランジスタ混合技術に
おいて実現するための特定の実施例は図10および図11に
それぞれ示されている。
図10Aは、ＮビットA/D504およびＮビットD/A506を含
むフィードバックループにマルチプレクスされる複数の
積分／減算／ゲーティング回路502a〜502mを有するマル
チプレクスされオーバサンプリングされたアナログ／デ
ジタル変換システム500を示している。図10Aに加えて、
システム500に関する以下の説明は図10Bのタイミング図
を参照している。回路502aにおいて、アナログ信号508a
は、ソースフォロワ512によってバッファ処理される積
分キャパシタ510に集められる。チャネル選択信号ａ〜
ｍは、回路502に連続的に与えられる。チャネルａ選択
期間の第１の部分の間、読取ａ信号514はハイになり、F
ET516を切換えて回路502aをバス518を介してＮビットA/
D504に接続する。
したがって、ＮビットA/D504は、キャパシタ510にお
ける電荷（現在のアナログ残余）を表わすビットストリ
ームを出力522に配置する。このビットストリームに応
答して、ＮビットA/D506は、電圧Vest（量子化された推
定値）をバス520に配置し、これにより減算キャパシタ5
24の下方の端部でこの電圧Vestが利用可能となる。減算
キャパシタ524は、FET525によって積分キャパシタ510に
接続される。
チャネルａ選択期間の最後の部分で、書込ａ信号526
はハイになり、これにより基準電圧VrefはFET525のゲー
トに配置される。その結果、量（Vest−Vref）/C（ここ
で、Ｃはキャパシタ524のキャパシタンスである）に等
しい電荷が積分キャパシタ510から減算される（ここ
で、FET525はゲートとソースとの間に電圧降下がない理
想的なトランジスタであると仮定する）。パルス526を
書込む前に、短く明瞭なパルス528が、減算キャパシタ5
24と並列であるゲート532に配置される。これにより、
減算キャパシタ524からすべての電荷が取除かれ、それ
を書込パルスのために準備する。
書込ａ信号526および読取ａ信号514がともにローであ
れば、アナログ信号508aは再びキャパシタ510において
積分される。これにより、現在のアナログ残余の量子化
された推定値が減算され、現在のアナログ信号が加えら
れ、キャパシタ510に新しいアナログ残余がストアされ
る。同様に、他のアナログ信号508の各々がＮビットA/D
504およびＮビットD/Aコンバータ506にマルチプレクス
される。図10A、図10Bにおいて、明瞭な信号528が書込
信号526の各々が発生する前にハイとなるように、この
明瞭な信号528は各々の回路502に共通であると仮定す
る。
図11Aは、マルチプレクスされオーバサンプリングさ
れるアナログ−デジタル変調モードにおいて複数のセン
サ回路602を組合せる活性ピクセルセンサ（APS）600を
示している。実施例600は、CCD積分および減算をCMOSサ
ンプリング、読取およびマルチプレクシングと組合せて
いる。
代表的なセンサ回路602aでは、画像光線604によって
生成されるアナログ信号は、充電サイクルの間にフォト
ゲート607および608の下のCCDウェル605および606にお
いて積分される。これらのウェルは、破線で示される電
位609によって規定される。これらの２つのウェルの積
分された電荷はその後転送ゲート610、611を介して送ら
れ、加算されてCCDウェル612に送られ、このCCDウェル6
12から、加算された電荷に比例する電圧が感知ゲート61
4およびソースフォロワ615を介して利用可能である（FE
T617のゲートを介して与えられるタイミングプリチャー
ジ616はウェル612を作り出すために必要である）。周期
的に、この電圧はマルチプレクスされ、FET620に与えら
れる読取コマンドによってバス618を介してＮビットA/D
619に送られる。
図10Aのシステム500と同様に、ＮビットA/D619は、加
算された電荷を表わすビットストリームを出力626に配
置する。ＮビットD/A622はデジタル出力626に応答し
て、電圧Vestをバス628上に置き、CCDウェル612におい
て加算された電荷からの量子化された推定値の減算を可
能にする。
この減算を行なうために、CCDウェル605、606は、セ
ンサ回路602aのCCD構造の平面図である図11Bに示される
ポテンシャル障壁630によって分割される。ポテンシャ
ル障壁630の高さは、電圧Vestに比例する。信号はまた
転送ゲート609に与えられ、この転送ゲート609はCCDウ
ェル612における加算された電荷をCCDウェル605に流れ
させ、ポテンシャル障壁にわたって流れる余分な電荷を
CCDウェル606に流れさせる。０でないデジタル出力の場
合、CCDウェル605はその後空にされ、ドレインゲート63
4に与えられる信号によって拡散部632に入る。したがっ
て、減算された（空になった）電荷は、ＮビットA/D622
の出力電圧に比例する。
したがって、量子化された推定値が減算され、その次
の積分サイクルの間に入力信号603Aが積分されてCCDウ
ェル605、606に送られ、新しい残余電荷が形成される。
上述のようなウェル605、606の形成およびそれらのウェ
ル間の電荷の移動はCCD技術分野において周知である。
上述の説明から、マルチプレクスされオーバサンプリ
ングされたアナログ／デジタル変換に関する実施例は、
ここでは、アナログ入力信号のアレイの各々（ここで用
いられるようなアレイは一般に複数のもののことを指
し、より特定的には、具体的にいうと、物理的な関係で
配列される複数のもの、たとえば図3Aのアレイ102、104
および108のような直交して配列される複数のもののこ
とを指す）のための変調積分の履歴をそのまま維持する
ための手段を用いるものとして開示されていることが認
識されるべきである。
本発明の教示によって、優れた画像品質かつ低コスト
であらゆるデジタルビデオカメラ／レコーダを製造する
ことができるようになる。この教示により、ビテオ／音
声検出において従来用いられてきたあらゆるアナログエ
レクトロニクスを、２進出力を有するモノリシックな焦
点面上の撮像装置と置換えることができるようになる。
好ましい実現例では、本質的にノイズを排除して記録
およびディスプレイするための画像、音声およびカメラ
制御を検出しかつそれとデジタル方式で処理するために
CCD（電荷結合素子）エレクトロニクスを用いることが
できる。２進出力は、変調されたフラットパネルディス
プレイを直接駆動するために用いることができ、または
ラスタスキャンアナログディスプレイをインタフェース
させるために従来のフィルタ処理とともに用いることが
できる。種々の集積回路技術で他の好ましい実施例を実
現することもできる。
ここに記載した本発明の好ましい実施例は例示的なも
のであって、均等な結果を生み出すために種々の変形例
および変更例が可能であり、これらはすべて添付の請求
の範囲の範囲内に含まれるものとする。
フロントページの続き (56)参考文献 特開 昭63−30025（ＪＰ，Ａ) 特開 昭62−45222（ＪＰ，Ａ) 特開 平３−190430（ＪＰ，Ａ) 米国特許4906997（ＵＳ，Ａ) 米国特許5150120（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 3/04

Claims (22)

    (57)【特許請求の範囲】
  1. 【請求項１】ｍ個のアナログ入力からなるアレイに応答
    してそれを表わすビットストリーム出力を生成する装置
    であって、 各々がアナログ値をストアすることができるｍ個の記憶
    エレメントと、 与えられたアナログ値に応答してそれを表わすビットス
    トリーム出力を生成する、ＮビットA/Dコンバータ手段
    と、 前記ｍ個の記憶エレメントの各々から前記A/Dコンバー
    タ手段に周期的に残余アナログ値を与えるためのマルチ
    プレクス手段とを含み、各残余アナログ値は前記ｍ個の
    アナログ入力のそれぞれ１つと関連しており、さらに 前記A/Dコンバータ手段のビットストリーム出力に応答
    して、各々が前記A/Dコンバータ手段に与えられた残余
    アナログ値を粗く表わす、量子化された値を生成する、
    ＮビットD/Aコンバータ手段と、 前記ｍ個のアナログ入力の各々とそれに関連の残余アナ
    ログ値とを加算して、それに関連する量子化された値と
    の差を求め、新しい残余アナログ値を形成するための手
    段と、 新しい残余アナログ値の各々を前記ｍ個の記憶エレメン
    トの１つにストアするためのデマルチプレクス手段とを
    含む、装置。
  2. 【請求項２】前記ＮビットA/Dコンバータ手段は単一ビ
    ットのA/Dコンバータを含み、前記ＮビットD/Aコンバー
    タ手段は単一ビットのD/Aコンバータを含む、請求項１
    に記載の装置。
  3. 【請求項３】前記ｍ個の記憶エレメントは各々電荷制御
    素子ウェルを含む、請求項１に記載の装置。
  4. 【請求項４】焦点面に入射するエネルギパターンに応答
    してそれを表わすビットストリームを生成する撮像装置
    であって、 前記焦点面上に配設されてｍ個のアナログ信号を生成す
    るエネルギ検出エレメントのアレイと、 各々がアナログ値をストアすることのできるｍ個の記憶
    エレメントと、 与えられたアナログ値に応答してそれを表わすビットス
    トリーム出力を生成する、ＮビットA/Dコンバータ手段
    と、 前記ｍ個の記憶エレメントの各々から前記A/Dコンバー
    タ手段に周期的に残余アナログ値を与えるためのマルチ
    プレクス手段とを含み、各残余アナログ値は前記ｍ個の
    アナログ信号のそれぞれ１つと関連しており、さらに 前記A/Dコンバータ手段のビットストリーム出力に応答
    して、各々が前記A/Dコンバータ手段に与えられた残余
    アナログ値を粗く表わす、量子化された値を生成する、
    ＮビットD/Aコンバータ手段と、 前記ｍ個のアナログ信号の各々とそれに関連の残余アナ
    ログ値とを加算して、それに関連する量子化された値と
    の差を求め、新しい残余アナログ値を形成するための手
    段と、 新しい残余アナログ値の各々を前記ｍ個の記憶エレメン
    トの１つにストアするためのデマルチプレクス手段とを
    含む、撮像装置。
  5. 【請求項５】前記エネルギ検出エレメントは、その上に
    焦点が当てられた光のエネルギに関する電荷電位を各々
    が発生するための感光性エレメントを含む、請求項４に
    記載の撮像装置。
  6. 【請求項６】前記エネルギ検出エレメントのアレイは、
    電荷制御素子の直交アレイを含む、請求項４に記載の撮
    像装置。
  7. 【請求項７】前記ＮビットA/Dコンバータ手段は単一ビ
    ットのA/Dコンバータを含み、前記ＮビットD/Aコンバー
    タ手段は単一ビットのD/Aコンバータを含む、請求項４
    に記載の撮像装置。
  8. 【請求項８】焦点面に入射するエネルギパターンに応答
    して前記パターンを表わす出力ビットストリームを生成
    する撮像装置であって、 各々がその上に入射するエネルギ量に関するアナログ信
    号を生成することができるｍ個のエネルギコレクション
    エレメントからなるアレイと、 前記ｍ個のエネルギコレクションエレメントの各々を、
    前記焦点面の異なった領域からエネルギを集めるために
    装着する手段と、 各々が前記コレクションエレメントのそれぞれ１つと関
    連する、ｍ個のアナログ残余をストアするための手段
    と、 前記ｍ個アナログ残余に順次的に応答して、前記アナロ
    グ残余の１つに各々が関連するビットからなる出力スト
    リームを生成する、A/Dコンバータ手段と、 前記出力ストリームビットに応答して、各々が前記アナ
    ログ残余の１つに関連するアナログの量子化された推定
    値をそれぞれ生成する、D/Aコンバータ手段と、 各アナログ残余のストアされた値を、関連のコレクショ
    ンエレメントによって生成されるアナログ信号および前
    記D/Aコンバータ手段によって生成されるアナログの量
    子化された推定値の関数として周期的に変更するための
    処理手段とを含む、撮像装置。
  9. 【請求項９】前記処理手段は、現在ストアされているア
    ナログ残余と関連のコレクションエレメントによって生
    成されるアナログ信号とを順次的に加算して、その量と
    関連の量子化された推定値との差を求め、現在ストアさ
    れているアナログ残余を変更して新しいアナログ残余を
    生成する手段を含む、請求項８に記載の撮像装置。
  10. 【請求項１０】ｍ個のアナログ残余をストアするための
    前記手段は、 入力記憶にエレメントおよび出力記憶エレメントを含
    む、ｍ個の直列に接続された記憶エレメントと、 前記アナログ残余を、前記ｍ個の直列に接続された記憶
    エレメントを通るように前記入力記憶エレメントから前
    記出力記憶エレメントまでシフトするための手段とを含
    む、請求項９に記載の撮像装置。
  11. 【請求項１１】前記処理手段は、前記出力記憶エレメン
    トから現在ストアされている各アナログ残余を引出し、
    新しいアナログ残余の各々を前記入力記憶エレメントに
    受渡す、請求項10に記載の撮像装置。
  12. 【請求項１２】前記ｍ個の記憶エレメントの各々は、前
    記ｍ個のコレクションエレメントのそれぞれ１つの近く
    に装着され、前記撮像装置はさらに、各コレクションエ
    レメントによって生成されたアナログ信号をその近くに
    装着された記憶エレメントへ周期的に転送するための手
    段を含む、請求項10に記載の撮像装置。
  13. 【請求項１３】前記ｍ個のエネルギコレクションエレメ
    ントは、前記焦点面と実質的に一致する２次元アレイに
    配列される感光性エレメントを含む、請求項８に記載の
    撮像装置。
  14. 【請求項１４】各々が前記ｍ個のコレクションエレメン
    トのそれぞれ１つに結合される、ｍ個の転送エレメント
    のアレイと、 各コレクションエレメントによって生成されるアナログ
    信号をそれに結合される転送エレメントへ周期的に転送
    するための手段とを含み、 前記ｍ個の転送エレメントは直列に配列され、出力転送
    エレメントを含み、さらに 前記ｍ個の直列に接続された転送エレメントを通るよう
    に前記出力転送エレメントまで前記アナログ残余をシフ
    トするための手段を含み、 前記処理手段は前記アナログ信号を前記出力転送エレメ
    ントから順次的に引出す、請求項10に記載の撮像装置。
  15. 【請求項１５】ｍ個のアナログ入力のアレイを表わすビ
    ットストリーム出力を生成するための方法であって、 各々がアナログ値をストアすることができるｍ個の記憶
    エレメントを提供するステップと、 与えられたアナログ値に応答してそれを表わすビットス
    トリーム出力を生成する、ＮビットA/Dコンバータを提
    供するステップと、 前記ｍ個の記憶エレメントの各々から前記A/Dコンバー
    タ手段へ残余アナログ値を周期的に与えるステップとを
    含み、各残余アナログ値は前記ｍ個のアナログ入力のそ
    れぞれ１つに関連しており、さらに 前記A/Dコンバータビットストリーム出力に応答して、
    各々が前記A/Dコンバータに与えられる残余アナログ値
    を粗く表わす。量子化された値を生成する、ＮビットD/
    Aコンバータを提供するステップと、 前記ｍ個のアナログ入力とそれに関連の残余アナログ値
    とを加算して、それに関連する量子化された値との差を
    求め、新しい残余アナログ値を形成するステップと、 新しい残余アナログ値の各々を前記ｍ個の記憶エレメン
    トの１つにストアするステップとを含む、方法。
  16. 【請求項１６】焦点面に入射するエネルギパターンを表
    わす出力ビットストリームを生成するための方法であっ
    て、 各々がそこに入射するエネルギ量に関するアナログ信号
    を生成することができる、ｍ個のエネルギコレクション
    エレメントのアレイを提供するステップと、 前記ｍ個のエネルギコレクションエレメントの各々を前
    記焦点面の異なった領域からのエネルギを集めるために
    装着するステップと、 各々が前記コレクションエレメントのそれぞれ１つと関
    連する、ｍ個のアナログ残余をストアするステップと、 前記ｍ個のアナログ残余に順次的にアナログ−デジタル
    変換を行なって、各々が前記アナログ残余の１つに関連
    するビットからなる出力ストリームを生成するステップ
    と、 前記出力ストリームビットのデジタル−アナログ変換を
    行なって、各々が前記アナログ残余の１つに関連するア
    ナログの量子化された推定値をそれぞれ生成するステッ
    プと、 各アナログ残余の記憶された値を、関連のコレクション
    エレメントによって生成されたアナログ信号および前記
    デジタル−アナログ変換によって生成されたアナログの
    量子化された推定値の関数として周期的に変更するステ
    ップとを含む、方法。
  17. 【請求項１７】焦点面に入射するエネルギパターンを表
    わすビットストリーム出力を生成するための方法であっ
    て、 前記焦点面上にエネルギ検出エレメントのアレイを配設
    してｍ個のアナログ信号を生成するステップと、 各々がアナログ値をストアすることのできるｍ個の記憶
    エレメントを提供するステップと、 与えられたアナログ値に応答してそれを表わすビットス
    トリーム出力を生成する、ＮビットA/Dコンバータを提
    供するステップと、 前記ｍ個の記憶エレメントの各々から前記A/Dコンバー
    タ手段へ周期的に残余アナログ値を与えるステップとを
    含み、各残余アナログ値は前記ｍ個のアナログ信号のそ
    れぞれ１つと関連しており、さらに 前記A/Dコンバータビットストリーム出力に応答して、
    各々が前記A/Dコンバータに与えられる残余アナログ値
    を粗く表わす、量子化された値を生成する、ＮビットD/
    Aコンバータを提供するステップと、 前記ｍ個のアナログ信号の各々とそれに関連の残余アナ
    ログ値とを加算して、それに関連する量子化された値と
    の差を求め、新しい残余アナログ値を形成するステップ
    と、 前記ｍ個の記憶エレメントの１つに新しい残余アナログ
    値の各々をストアするステップとを含む、方法。
  18. 【請求項１８】前記配設するステップは、 前記焦点面上に感光性エレメントのアレイを装着するス
    テップと、 前記エレメントの各々で、それに対して焦点が当てられ
    る光のエネルギに関する電荷電位を発生するステップと
    を含む、請求項17に記載の方法。
  19. 【請求項１９】ｍ個のアナログ入力のアレイに応答し
    て、それを表わすビットストリーム出力を生成する装置
    であって、 各々がアナログ値をストアすることができるｍ個の記憶
    エレメントと、 与えられたアナログ値に応答して、それを表わすビット
    ストリーム出力を生成する、ＮビットA/Dコンバータ手
    段と、 前記ｍ個の記憶エレメントの各々から前記A/Dコンバー
    タ手段へ周期的に残余アナログ値を与えるためのマルチ
    プレクス手段とを含み、各残余アナログ値は前記ｍ個の
    アナログ入力のそれぞれ１つと関連しており、さらに 前記A/Dコンバータ手段のビットストリーム出力に応答
    して、各々が前記A/Dコンバータ手段に与えられる残余
    アナログ値を粗く表わす、量子化された値を生成する、
    ＮビットD/Aコンバータ手段と、 前記量子化された値を前記ｍ個の記憶エレメントに周期
    的に供給するためのデマルチプレクス手段と、 前記ｍ個のアナログ入力の各々とそれに関連の残余アナ
    ログ値とを加算して、それに関連する量子化された値と
    の差を求め、新しい残余アナログ値を形成する手段とを
    含む、装置。
  20. 【請求項２０】前記記憶エレメントの各々はキャパシタ
    を含む、請求項19に記載の装置。
  21. 【請求項２１】前記記憶エレメントの各々はCCDウェル
    を含む、請求項19に記載の装置。
  22. 【請求項２２】焦点面に入射するエネルギパターンに応
    答してそれを表わすビットストリームを生成する撮像装
    置であって、 前記焦点面上に配設されてｍ個のアナログ信号を生成す
    るエネルギ検出エレメントのアレイと、 各々がアナログ値をストアすることができるｍ個の記憶
    エレメントと、 与えられたアナログ値に応答してそれを表わすビットス
    トリーム出力を生成する、ＮビットA/Dコンバータ手段
    と、 前記ｍ個の記憶エレメントの各々から前記A/Dコンバー
    タ手段へ周期的に残余アナログ値を与えるためのマルチ
    プレクス手段とを含み、各残余アナログ値は前記ｍ個の
    アナログ信号のそれぞれ１つと関連しており、さらに 前記A/Dコンバータ手段のビットストリーム出力に応答
    して、各々が前記A/Dコンバータ手段に与えられる残余
    アナログ値を粗く表わす、量子化された値を生成する、
    ＮビットD/Aコンバータ手段と、 前記量子化された値を前記ｍ個の記憶エレメントの各々
    に周期的に供給するためのデマルチプレクス手段と、 前記ｍ個のアナログ入力の各々とそれに関連の残余アナ
    ログ値とを加算して、それに関連する量子化された値と
    の差を求め、新しい残余アナログ値を形成するための手
    段とを含む、撮像装置。
JP06503776A 1992-05-19 1993-05-17 マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置 Expired - Fee Related JP3108437B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US885,474 1992-05-19
US07/885,474 US5248971A (en) 1992-05-19 1992-05-19 Method and apparatus for multiplexed oversampled analog to digital modulation
PCT/US1993/004627 WO1993023927A1 (en) 1992-05-19 1993-05-17 Method and apparatus for multiplexed oversampled analog to digital modulation

Publications (2)

Publication Number Publication Date
JPH07508150A JPH07508150A (ja) 1995-09-07
JP3108437B2 true JP3108437B2 (ja) 2000-11-13

Family

ID=25386978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06503776A Expired - Fee Related JP3108437B2 (ja) 1992-05-19 1993-05-17 マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置

Country Status (7)

Country Link
US (2) US5248971A (ja)
EP (1) EP0641502B1 (ja)
JP (1) JP3108437B2 (ja)
AU (1) AU676169B2 (ja)
CA (1) CA2136237C (ja)
DE (1) DE69328971T2 (ja)
WO (1) WO1993023927A1 (ja)

Families Citing this family (81)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316276A (ja) * 1991-04-16 1992-11-06 Ricoh Co Ltd 画像形成装置
US5627536A (en) * 1994-12-27 1997-05-06 Advanced Micro Devices, Inc. Multiplexed delta-sigma modulator
JPH08274646A (ja) * 1995-03-31 1996-10-18 Sony Corp ディジタル信号処理方法及び装置
US5617090A (en) * 1995-05-10 1997-04-01 Harris Corporation Multi-channel sigma-delta A/D converters with improved throughput
US5949360A (en) * 1995-09-06 1999-09-07 Yamaha Corporation Analog/digital converter utilizing time-shared integrating circuitry
WO1997018633A1 (en) * 1995-11-07 1997-05-22 California Institute Of Technology Capacitively coupled successive approximation ultra low power analog-to-digital converter
JP3318823B2 (ja) * 1995-12-27 2002-08-26 ソニー株式会社 ディジタル信号処理装置及び方法
JP3341566B2 (ja) * 1996-02-15 2002-11-05 ソニー株式会社 信号伝送方法及び装置、並びに信号再生方法及び装置
US5760723A (en) * 1996-06-10 1998-06-02 General Electric Company Delta-sigma analog-to-digital converter including charge coupled devices
US6476864B1 (en) 1998-05-11 2002-11-05 Agilent Technologies, Inc. Pixel sensor column amplifier architecture
EP0997912B1 (en) * 1998-10-20 2006-01-11 STMicroelectronics S.r.l. Device for reading nonvolatile memory cells, in particular analog flash memory cells
US7139025B1 (en) * 1998-10-29 2006-11-21 Micron Technology, Inc. Active pixel sensor with mixed analog and digital signal integration
DE59901977D1 (de) * 1998-12-10 2002-08-08 Infineon Technologies Ag Analog-digital-umsetzer
JP2001237707A (ja) 2000-02-18 2001-08-31 Sony Corp デジタル信号処理装置及び方法、並びにδς変調器
FR2810172B1 (fr) * 2000-06-13 2004-10-15 Commissariat Energie Atomique Procede de conversion d'un signal analogique en signal numerique et detecteur de rayonnements electromagnetiques utilisant ce procede
JP3705102B2 (ja) * 2000-09-14 2005-10-12 日本電気株式会社 通信装置
AU2002216854A1 (en) * 2000-12-19 2002-07-01 Symagery Microsystems Inc. A converter in a cmos image sensor
US6741198B2 (en) 2001-06-20 2004-05-25 R3 Logic, Inc. High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage
US6593865B2 (en) 2001-08-15 2003-07-15 Analog Devices, Inc. Rapid multiplexing analog to digital converter
US7339621B2 (en) * 2001-12-13 2008-03-04 Psion Teklogix Systems, Inc. Imager output signal processing
US6587062B1 (en) * 2001-12-27 2003-07-01 Texas Instruments Incorporated Flexible interface circuit and method for delta sigma A/D converters
JP3904111B2 (ja) * 2002-06-04 2007-04-11 ソニー株式会社 固体撮像装置及びその信号処理方法
US6768441B2 (en) * 2002-08-20 2004-07-27 Telefonaktiebolaget L.M. Ericsson Methods of receiving communications signals including a plurality of digital filters having different bandwidths and related receivers
WO2005008906A2 (en) * 2003-07-14 2005-01-27 University Of Rochester Multiplexed-input-separated sigma-delta analog-to-digital converter design for pixel-level analog-to-digital conversion
DE10335108B4 (de) * 2003-07-31 2005-10-06 Infineon Technologies Ag Sigma-Delta-Modulator mit getakteter Verzögerungsleitung
US7046284B2 (en) * 2003-09-30 2006-05-16 Innovative Technology Licensing Llc CMOS imaging system with low fixed pattern noise
US7006022B1 (en) * 2004-10-12 2006-02-28 Cheertek, Inc. System and method for enhancing data correction capability using error information obtained from demodulation procedures
US7250887B2 (en) * 2004-10-25 2007-07-31 Broadcom Corporation System and method for spur cancellation
US7466255B1 (en) 2005-11-17 2008-12-16 University Of Rochester Multiplexed-input-separated Σ-Δ analog-to-digital converter for pixel-level analog-to-digital conversion utilizing a feedback DAC separation
DE102006038409B4 (de) * 2006-08-17 2009-07-09 Infineon Technologies Ag Verfahren und Vorrichtung zum Erfassen eines Analogsignals unter Verwendung einer Auswahlschaltung
FI124317B (fi) * 2007-02-12 2014-06-30 Abb Oy Sähkömoottorikäyttö
US7796069B2 (en) * 2008-02-06 2010-09-14 02Micro International Limited Analog to digital converters
US8193959B2 (en) * 2008-02-06 2012-06-05 O2Micro, Inc. Analog to digital converters
US8745115B2 (en) * 2009-08-07 2014-06-03 The Governors Of The University Of Alberta Pixel sensor converters and associated apparatus and methods
JP5684599B2 (ja) 2011-02-18 2015-03-11 ルネサスエレクトロニクス株式会社 半導体集積回路装置
CN113472989A (zh) 2012-11-28 2021-10-01 核心光电有限公司 多孔径成像系统以及通过多孔径成像系统获取图像的方法
CN105308947B (zh) 2013-06-13 2018-10-02 核心光电有限公司 双孔径变焦数字摄影机
US20150029601A1 (en) 2013-07-04 2015-01-29 Corephotonics Ltd. Miniature telephoto lens assembly
EP3028443A2 (en) 2013-08-01 2016-06-08 Corephotonics Ltd. Thin multi-aperture imaging system with auto-focus and methods for using same
US9392188B2 (en) 2014-08-10 2016-07-12 Corephotonics Ltd. Zoom dual-aperture camera with folded lens
FR3028702A1 (fr) * 2014-11-13 2016-05-20 Commissariat Energie Atomique Capteur d'images cmos a conversion analogique-numerique de type sigma-delta
WO2016108093A1 (en) 2015-01-03 2016-07-07 Corephotonics Ltd. Miniature telephoto lens module and a camera utilizing such a lens module
EP3988984A3 (en) 2015-04-02 2022-07-13 Corephotonics Ltd. Dual voice coil motor structure in a dual-optical module camera
EP3540492B1 (en) 2015-04-16 2021-12-15 Corephotonics Ltd. Auto focus and optical image stabilization in a compact folded camera
US10036895B2 (en) 2015-05-28 2018-07-31 Corephotonics Ltd. Bi-directional stiffness for optical image stabilization in a dual-aperture digital camera
WO2017025822A1 (en) 2015-08-13 2017-02-16 Corephotonics Ltd. Dual aperture zoom camera with video support and switching / non-switching dynamic control
WO2017037688A1 (en) 2015-09-06 2017-03-09 Corephotonics Ltd. Auto focus and optical image stabilization with roll compensation in a compact folded camera
US9628105B1 (en) 2015-10-02 2017-04-18 Senseeker Engineering Inc. Electronic circuit having dynamic resistance element
KR102140882B1 (ko) 2015-12-29 2020-08-04 코어포토닉스 리미티드 자동 조정가능 텔레 시야(fov)를 갖는 듀얼-애퍼처 줌 디지털 카메라
KR102063411B1 (ko) 2016-05-30 2020-01-07 코어포토닉스 리미티드 회전식 볼-가이드 음성 코일 모터
KR101893722B1 (ko) 2016-06-19 2018-08-30 코어포토닉스 리미티드 듀얼 애퍼처 카메라 시스템에서의 프레임 동기화
KR102390572B1 (ko) 2016-07-07 2022-04-25 코어포토닉스 리미티드 폴디드 옵틱용 선형 볼 가이드 음성 코일 모터
WO2018007951A1 (en) 2016-07-07 2018-01-11 Corephotonics Ltd. Dual-camera system with improved video smooth transition by image blending
EP3842853B1 (en) 2016-12-28 2024-03-06 Corephotonics Ltd. Folded camera structure with an extended light-folding-element scanning range
CN113791484A (zh) 2017-01-12 2021-12-14 核心光电有限公司 紧凑型折叠式摄影机及其组装方法
KR101963547B1 (ko) 2017-02-23 2019-03-28 코어포토닉스 리미티드 폴디드 카메라 렌즈 설계
CN114137790A (zh) 2017-03-15 2022-03-04 核心光电有限公司 具有全景扫瞄范围的系统、移动电子装置及其方法
WO2019048904A1 (en) 2017-09-06 2019-03-14 Corephotonics Ltd. STEREOSCOPIC DEPTH CARTOGRAPHY AND COMBINED PHASE DETECTION IN A DOUBLE-OPENING CAMERA
US10951834B2 (en) 2017-10-03 2021-03-16 Corephotonics Ltd. Synthetically enlarged camera aperture
CN113075776B (zh) 2017-11-23 2023-08-29 核心光电有限公司 移动电子设备
KR102242452B1 (ko) 2018-02-05 2021-04-20 코어포토닉스 리미티드 폴디드 카메라에 대한 감소된 높이 페널티
WO2019155289A1 (en) 2018-02-12 2019-08-15 Corephotonics Ltd. Folded camera with optical image stabilization
US10694168B2 (en) 2018-04-22 2020-06-23 Corephotonics Ltd. System and method for mitigating or preventing eye damage from structured light IR/NIR projector systems
CN112367448B (zh) 2018-04-23 2022-04-19 核心光电有限公司 感测机构
WO2020031005A1 (en) 2018-08-04 2020-02-13 Corephotonics Ltd. Switchable continuous display information system above camera
WO2020039302A1 (en) 2018-08-22 2020-02-27 Corephotonics Ltd. Two-state zoom folded camera
US10355709B1 (en) * 2018-08-24 2019-07-16 Analog Devices, Inc. Multiplexed sigma-delta analog-to-digital converter
WO2020144528A1 (en) 2019-01-07 2020-07-16 Corephotonics Ltd. Rotation mechanism with sliding joint
CN113891059B (zh) 2019-03-09 2024-02-13 核心光电有限公司 对双摄像机进行立体校准的方法
US11258978B2 (en) 2019-07-17 2022-02-22 Solsona Enterprise, Llc Methods and systems for representing video in continuous time
KR102254947B1 (ko) 2019-07-31 2021-05-24 코어포토닉스 리미티드 카메라 패닝 또는 모션에서 배경 블러링을 생성하는 시스템 및 방법
US11659135B2 (en) 2019-10-30 2023-05-23 Corephotonics Ltd. Slow or fast motion video using depth information
US11949976B2 (en) 2019-12-09 2024-04-02 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
US11770618B2 (en) 2019-12-09 2023-09-26 Corephotonics Ltd. Systems and methods for obtaining a smart panoramic image
CN115580780A (zh) 2020-04-26 2023-01-06 核心光电有限公司 摄像机致动器及其移动装置
CN117372249A (zh) 2020-05-17 2024-01-09 核心光电有限公司 全视场参考图像的图像拼接
CN114080565B (zh) 2020-05-30 2024-01-19 核心光电有限公司 用于获得超微距图像的系统和方法
CN114730064A (zh) 2020-07-15 2022-07-08 核心光电有限公司 扫描折叠相机的视点像差校正
US11637977B2 (en) 2020-07-15 2023-04-25 Corephotonics Ltd. Image sensors and sensing methods to obtain time-of-flight and phase detection information
WO2022023914A1 (en) 2020-07-31 2022-02-03 Corephotonics Ltd. Hall sensor - magnet geometry for large stroke linear position sensing
KR20230154290A (ko) 2020-08-12 2023-11-07 코어포토닉스 리미티드 스캐닝 폴디드 카메라의 광학 이미지 안정화

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2428945A1 (fr) * 1978-06-13 1980-01-11 Thomson Csf Dispositif de numerisation de signaux transitoires
US5014059A (en) * 1987-07-28 1991-05-07 Tektronix, Inc. Analog-to-digital converter system
EP0431214A1 (de) * 1989-12-08 1991-06-12 Siemens Aktiengesellschaft Analog-Digital-Wandleranordnung
US5030953A (en) * 1990-07-11 1991-07-09 Massachusetts Institute Of Technology Charge domain block matching processor
US5142286A (en) * 1990-10-01 1992-08-25 General Electric Company Read-out photodiodes using sigma-delta oversampled analog-to-digital converters
US5150120A (en) * 1991-01-03 1992-09-22 Harris Corp. Multiplexed sigma-delta A/D converter
US5140325A (en) * 1991-05-14 1992-08-18 Industrial Technology Research Institute Sigma-delta analog-to-digital converters based on switched-capacitor differentiators and delays

Also Published As

Publication number Publication date
CA2136237A1 (en) 1993-11-25
EP0641502B1 (en) 2000-07-05
DE69328971T2 (de) 2001-02-22
EP0641502A1 (en) 1995-03-08
AU4377093A (en) 1993-12-13
US5515046A (en) 1996-05-07
WO1993023927A1 (en) 1993-11-25
AU676169B2 (en) 1997-03-06
CA2136237C (en) 2004-07-20
DE69328971D1 (de) 2000-08-10
JPH07508150A (ja) 1995-09-07
US5248971A (en) 1993-09-28
EP0641502A4 (en) 1995-12-06

Similar Documents

Publication Publication Date Title
JP3108437B2 (ja) マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置
JP3766691B2 (ja) マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置
JP4816457B2 (ja) 撮像装置及び撮像結果の出力方法
US7675561B2 (en) Time delayed integration CMOS image sensor with zero desynchronization
CN108391066B (zh) 集成电路图像传感器以及在其中操作的方法
US9191026B2 (en) Image sensor and imaging method with single shot compressed sensing
US5886659A (en) On-focal-plane analog-to-digital conversion for current-mode imaging devices
Nakamura et al. On-focal-plane signal processing for current-mode active pixel sensors
US6541751B1 (en) Time multiplexing image processing functions for noise reduction
KR101486043B1 (ko) 시그마-델타 아날로그-디지털 변환기와 이를 포함하는이미지 촬상 장치
Jansson A high-resolution, compact, and low-power ADC suitable for array implementation in standard CMOS
CN102291543A (zh) 固态图像拾取元件及相机系统
EP2832090A1 (en) Cmos image sensors implementing full frame digital correlated double sampling with global shutter
CN103875238A (zh) 固态图像传感器和相机系统
KR20010006248A (ko) 다수의 상점 센서 영역을 구비한 이미지 센서
JP2006222782A (ja) ２重積分型ａ／ｄ変換器、カラム処理回路、及び固体撮像装置
EP2350918B1 (en) Signal processor with analog residue
AU695263C (en) Method and apparatus for multiplexed oversampled analog to digital modulation
CN110352561B (zh) 模拟数字转换器、固态成像元件和电子设备
Olyaei et al. Mixed-signal CMOS wavelet compression imager architecture
KR20230034313A (ko) 외부적으로 기록 가능한 디지털 픽셀 저장을 갖는 델타 이미지 센서
CN110383694B (zh) 模拟数字转换器、固态成像元件和电子设备
Mandl Photon-to-digital photodiode imaging array
Olyaei et al. CMOS wavelet compression imager architecture
Olyaei et al. ViPro: Focal-plane spatially-oversampling CMOS image compression sensor

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070908

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees