JPH07508150A - マルチプレクスされてオーバサンプリングされるアナログ−デジタル変調のための方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 名称 マルチブレクスされてオーバサンプリングされるアナログ−デジタル変調のため の方法および装置発明の分野 この発明は一般にアナログ−デジタル（Ａ／Ｄ）変換に関し、より特定的には、 たとえば光学撮像装置におけるアナログ入力のアレイを処理してデジタル出力を 生成するのに適した、マルチブレクスされてオーバサンプリングされたアナログ −デジタル変調器に関する。

発明の背景 焦点面ビデオ撮像システムにおける現在のアプローチでは、画像情報を読出すた めにピクセルデータのアナログマルチブレクシングのある形感を用いる。いわゆ るビデオデータレートを規定するのはこのマルチブレクシングである。

放送用テレビでは、たとえば、３０ヘルツのピクセルデータレートが４メガヘル ツビデオデータレートにマルチブレクスされる。この同じ状況が、ピクセルレー トが通常３キロヘルツを下回りアナログマルチブレクシングが結果として生じる メガヘルツビデオレートと用いられる産業用および軍事用ビデオシステムにも存 在する。

これらのマルチブレクシングのアプローチは、実際には焦点面センサと簡単には 統合できない高速の回路を用いるアナログ−デジタル変換処理の使用を必要とす る。さらに、これらのアプリケーションにおける典型的なＡ／Ｄコンノく一タは 、消費者用のアプリケーションで用いるには高価すぎると一般に考えられている 高速ビデオフラッシュコンバータを含む。

ニューヨーク、ＩＥＥＥプレス（ｒＥＥＩＥ　Ｐｒｅｓｓ）、１９９２年、ジェ ームス・シー・キャンディおよびゲーバー・シー・テムズ（Ｊａｍｅｓ　Ｃ，Ｃ ａｎｄｙ　ａｎｄ　Ｇａｂｏｒ　Ｃ，Ｔｅｍｅｓ　）編集の「オーバサンプリン グデルタ−シグマデータコンバータ」（Ｏｖｅｒｓａｍｐｌｉｎｇ　Ｄｅｌｔａ −３ｉｇｍａ　Ｄａｔａ　Ｃｏｎｖｅｒｔｅｒｓ　）に議論されているように、 より低いサンプリングレートで増大した解像度を達成するために負のフィードバ ックおよびデジタルフィルタ処理と組合されて高いサンプリングレートでの粗い 量子化を用いる、オーバサンプリングされたアナログ−デジタル（Ａ／Ｄ）コン バータが既知である。このようなコンバータは、したがって最新の超大規模集積 回路（ＶＬＳ　Ｉ）の速度および密度の利点を用い、同時に構成要素の精度に対 する要件を低減することができる。

一般にデルタ−シグマ変調器として知られる１種のオーバサンプリングされるＡ ／Ｄコンバータでは、アナログ入力はナイキスト周波数をはるかに上回るレート でサンプリングされ、積分器を介して量子化器に供給される。量子化された出力 はフィードバックされ、入力から減じられる。

このフィードバックによって、量子化された出力の平均値が平均のアナログ入力 値を追従することとなる。

発明の概要 この発明は、ビデオカメラで用いれる光学撮像装置等のエネルギ撮像装置から導 出されたアナログ入力のアレイを処理するのに適した低コストアナログ−デジタ ル（Ａ／Ｄ）変換装置に向けられる。

より特定的には、この発明は、光学搬像装置の焦点面センサ上に、またはそれに 隣接して置かれることが可能であり、かつタイムマルチブレクスされてオーバサ ンプリングされる変換技術の使用に特徴付けられるＡ／Ｄ変換装置に向けられる 。

好ましい実施例に従えば、アナログ入力のアレイはオーバサンプリングされるＡ ／Ｄ変調器にタイムマルチブレクスされ、これは各入力についてナイキストレー ト（ナイキストレートは対象の最高信号周波数の２倍である）をはるかに上回る レートで入力の真の値のあたりで発振する単一ピット出力を生成する。複数のア ナログ記憶エレメントが設けられ、その各々が、アナログ入力のうちの異なる１ つの変調に関連するアナログ残余をストアする。各アナログ記憶エレメントは、 フィードバックループ内の変調のための変調器回路に周期的に接続されて、更新 された残余値を生成し、これがアナログ記憶エレメントの１つにストアされる。

この変換装置はしたがってマルチブレクスされたアナログ入力を表わすピットス トリームをその出力で生成する。

この出力は、結果的に、その粗い単一ビット値を平均化し、データレートを低減 してナイキストレートで高解像度出力を生成するデジタルフィルタを介して処理 され得る。

好ましいシステムの実施例では、アナログ入力は、像の焦点がそこに合わされる 撮像装置の焦点面と一致して設けられる感光性（可視、赤外および紫外を含む） エレメント、たとえば電荷制御素子（ＣＣＤ）のアレイによって発生される。Ａ ／Ｄ変換装置は、アレイのエレメントによって受取られた光エネルギを表わすピ ットストリーム出力を生成する。画像の再生に関連する他の入力信号（たとえば 音声、光強席料＃）は、これもピットストリームにマルチブレクスされる非感光 性エレメントの関連したアレイによって生成され得る。

さらなるシステムの実施例に従えば、オーバサンプリングされる変調と関連する 積分機能および各アナログ残余をストアするためのアナログ記憶エレメントは、 感光性アレイと密な物理的関係で配置される積分エレメント（たとえばＣＣＤウ ェル）のアレイで実現される。

この発明の新規な特徴は、添付の請求の範囲に特定的に述べられる。この発明は 、添付の図面と関連して読まれれば以下の説明から最もよく理解されるであろう 。

図面の簡単な説明 図１はアナログ信号とデシメータとの間に接続されるデルタ−シグマ変調器のブ ロック図である。

図２Ａは、この発明に従うマルチブレクスされてオーバサンプリングされるアナ ログ−デジタル変調器の好ましい実施例を示すブロック図である。

図２Ｂは、図２Ａの変調器に関連するタイミング図である。

図３Ａは、この発明に従う好ましい光学撮像装置の実施例のブロック図である。

図３Ｂは、図３Ａの撮像装置の概略図である。

図３０は、図３Ｂのスイッチの別の位置を示す。

図３Ｄは、図３Ａ、３Ｂおよび３Ｃの変調器に関連するタイミング図である。

図４Ａは、別の好ましい光学撮像装置の実施例のブロック図である。

図４Ｂは、図４Ａの撮像装置の概略図である。

図５は、別の好ましい光学撮像装置の実施例の概略図である。

図６は、この発明に従う光学撮像装置およびモニタシステムのブロック図である 。

図７は、別の好ましいマルチ入力アナログ−デジタルオーバサンプリング変調器 の実施例のブロック図である。

図８は、典型的な焦点面アナログ続出システムの概略図である。

図９は、この発明に従うアナログ−デジタル変調器のブロック図である。

図１０Ａは、図９の変調器を組込むマルチブレクスされてオーバサンプリングさ れるアナログ−デジタル変換システムの概略図である。

図１０Ｂは、図１０Ａのシステムのタイミング図である。

図１１Ａは、図９の変調器を組込む別のマルチブレクスされてオーバサンプリン グされるアナログ−デジタル変換システムの概略図である。さらに 図１１Ｂは、図１１Ａのセンサ回路のＣＣＤ構造の上面図である。

好ましい実施例の説明 図１は、ニューヨーク、ＩＥＥＥブレス、１９９２年、ジェームス・シー・キャ ンディおよびゲーバー・シー・テムズ編集の「オーバサンプリングデルタ−シグ マデータコンバータ」で説明されるタイプの先行技術のオーバサンプリングＡ／ Ｄ変調器２０のブロック図である。変調器２０は信号源２２からのアナログ入力 に応答してピットストリーム出力２４を生成する。変調器２０は、それにアナロ グ入力が与えられる十入力端子を有する減算器２８を含む。

減算器２８の出力は、積分器３０を介してＮビットＡ／Ｄコンバータ３２に接続 され、これが出力ピットストリーム２４を生成する。コンバータ３２の出力から 減算器２８の一入力端子へのフィードバックループ３３は、ＮビットＤ／Ａコン バータ３４を含む。単一ピットコンバータ３２．３４、すなわちＮ＝１であるも のを用いる変調器２０の構成は、一般にデルタ−シグマ変調器と称する。コンバ ータ３２および３４を含む変調器２０の部分は、量子化器２６と称することが多 い。

動作において、コンバータ３２は積分器３０の出力４２に応答してピットストリ ーム出力２４を生成する。コンバータ３４は、出力４２のいくぶん粗いアナログ 推定を含むアナログ出力４０を生成する。出力４０は減算器２８でアナログ人力 ２２から減算され、量子化器誤差４４を形成する。積分器３０はこの誤差４４を 積分してその出力４２で時間的に積分された量子化器誤差を形成する。ループの 負のフィードバックは、変調器出力２４ての符号化された信号の表現の平均値が 源２２からの平均アナログ入力を追従するように、時間的に積分された量子化器 誤差を最小にするように作用する。

デシメータ／ローパスフィルタ５０は、変調器の粗い量子化によって生成された ノイズを除去し、ピットストリーム２４を処理してその出力５２でより低いレー ト（たとえばナイキストレート）での入力信号２２のより細かい概算を生成する 。上述の引用文献で述べられているように、オーバサンプリング変調器は、単純 で比較的許容範囲の広いアナログ構成要素を用いることができ、最新の超大型集 積回路（ＶＬＳＩ）技術でのその実現を容易にしている。

この発明は、基本的なデルタ−シグマ変調器の原理がアナログ信号入力のアレイ を処理するためのタイムマルチブレクスされるシステムで利用できるという認識 に基づいている。この認識は、コスト、信頼性およびサイズの多大な利点を有す る最新の集積回路技術で実現できるビデオ撮像装置等の種々の装置の実現の改良 につながる。

ここで、タイムマルチブレクスされるアナログ−デジタル変調器６０におけるこ の発明の最初の実施例を示す図２Ａに注目する。変調器６０は、変調器２０のフ ィードバックループ３３に類似した構成で、ＮビットＡ／Ｄコンバータ６２、Ｎ ビットＤ／Ａコンバータ６４および減算器６６を含む。しかしながら、変調器６ ０の積分器はアナログメモリ７０、デマルチプレクサ７２、マルチプレクサ７４ および加算器７６を含む２次フィードバックループ６８を含み、これらが併わせ でサンプリングデータ積分器を形成する。

複数のアナログ信号８０は、チャネル選択およびタイミング回路８４のコマンド の下に入力マルチプレクサ８２を介して減算器６６にタイムマルチブレクスされ る。チャネル選択およびタイミング８４は、デマルチプレクサ７２およびマルチ プレクサ７４に、各入力信号８０についてメモリ７０内の対応する記憶位置（た とえば信号８０ａは対応する記憶位置７０ａを有する）にアクセスするように命 令できる。変調器２０に類似した態様で、変調器６０の出力はデジメータ／ロー パスフィルタ８６を介して処理される。

変調器６０の概念は、図２Ａと図２Ｂの変調器タイミング図とを参照して説明で きる。図２Ａに示されるチャネル選択ライン９０を介して、チャネル選択および タイミング８４は、繰返す時間シーケンスで、入力マルチプレクサ８２に信号８ ０ａ、８０ｂ・・・および８０ｍを減算器６６に送るように、かつ対応する時間 シーケンスでデマルチプレクサ７２およびマルチプレクサ７４にメモリ位置７０ ａ、７０ｂ・・・および７０ｍにアクセスするように命令できる。チャネル選択 シーケンスは、図２Ｂのハイのチャネル選択信号状況９２ａ、９２ｂ・・・およ び９２ｍによって示される。

ハイの信号状況９２ａの第１の部分の間に、チャネル選択およびタイミング８４ は、読出ライン９４を介して、現在メモリ位置７０ａにストアされているアナロ グ残余（図１の変調器２０の積分された量子化器誤差）がマルチプレクサ７４を 介して加算器７６およびＡ／Ｄコンバータ６２に読出されるように命令する。Ａ ／Ｄコンバータ６２およびＤ／Ａコンバータ６４は、この現在の残余の量子化さ れた推定値を減算器６６に置き、デジタル的に符号化された表現をデシメータ８ ６の入力９５に置く。現在の推定値は、減算器６６で入力信号８０ａの現在の値 からの差をめられて（減算されて）、現在の誤差を形成し、これが加算器７６で 現在の残余と加算されて新しいアナログ残余を形成する。

ハイの信号状況９２ａの残りの部分の間１．チャネル選択およびタイミング８４ は、書込ライン９６を介してデマルチプレクサ７２に新しいアナログ残余をメモ リ位置７０ａに書込むように命令する。図２Ｂのタイミング図において、ハイの チャネル選択信号状況９２ａの続出および書込時間部分は、図２Ａにおいて読出 ライン９４および書込ライン９６に現れる読出／書込選択信号のハイ９７および ロー９８状況によって示される。新しいアナログ残余を形成して書込むためのこ のプロセスは、図１の変調器２０の粗い推定減算および積分に類似している。

メモリ７０からの現在ストアされている残余の続出および新しい残余のメモリ７ ０への書込みを含むこの処理は、他の入力信号８０の各々についてその対応する ハイチャネル選択状況９２ｂ・・・９２ｍの間に繰返され、その後シーケンスが 繰返される。したがって、各入力信号について、変調は結果として現在のアナロ グ残余が新しいアナログ残余に代えられ、量子化器誤差積分の履歴をそのまま維 持する。

これによって、複数のアナログ入力信号８０のタイムマルチブレクスされてオー バサンプリングされるアナログ−デジタル変調が可能になる。

図２Ｂは図２への変調器６０の一般的な残余続出／書込タイミング関係を示し、 変調器６０によって各入力信号８０に充てられる持続時間または順序を、図示さ れる特定のシーケンスに制限するように意図されるものではないことを理解され たい。

上述の引用文献て述へられるように、オーバサンプリングされる変調理論は、Ｎ ビットＡ／Ｄコンバータ６２およびＤ／Ａコンバータ６４の値Ｎを高い数で選択 すると所与のオーバサンプリングレートでの変調器６０によって達成される信号 対ノイズ比（つまり解像度のビット数）が増大することを示す。逆に、この値を 低い数（たとえばｌ）に選択すると、変調器６０の構造が簡略化される。

図３Ａおよび３Ｂはそれぞれ、この発明に従う、ビデオカメラ等の光学撮像装置 １００の焦点面１０１と一致して設けられるように意図される別の好ましい実施 例のブロック図および概略図である。図２Ａの変調器６０とは対照的に、撮像装 置１００は感光性（可視、赤外および紫外を含む）画像コレクションアレイ１０ ２によって発生されたそのアナログ入力信号を有する。インターライン転送アレ イ１０４は、これらの信号をマルチプレクサし、残余記憶アレイ１０８のカラム と関連する変調器１０６に転送する（図示を明瞭にするために、図３Ｂの変調器 １０６は図３Ａの単一変調器１０６′として図示されている）。

図３Ｂの実施例において、インターライン転送アレイ１０４は、図２へのマルチ プレクサ８２のｍ対１マルチプレクス機能を実行するように機能する。残余記憶 アレイ１０８も同様にデマルチプレクサ７２のｌ対ｍデマルチプレクス機能およ びマルチプレクサ７４のｍ対ｌマルチプレクス機能を実行する。より特定的には 、アレイ１０２．１０４および１０８は各々ＩないしＸカラム（アレイ１０２． １０４に関しては焦点面１０１の上部に、およびアレイ１０８のカラムに沿って 示される）と各カラム内のｍ要素、すなわちｍロウとが直交した関係で配置され る。変調器１０６は、転送アレイ１０４の各カラムと残余記憶アレイ１０８の関 連したカラムとの間に配置される。

変調器１０６を介する電荷の流れを簡単にするために、各変調器の加算器１１０ および減算器１１２は、図２Ａの変調器６０のそれらの対応する位置から移され ている（数学的に等価な動作）。さらに、メモリ１０８のカラムは変調器６０の ように変調器フィードバックループのフィードフォワードレッグではなくフィー ドバックレッグに配置され、別個の記憶ウェル１０９が各変調器と関連付けられ る。

アレイ１０２．１０４、および１０８ならびに記憶ウェル１０９は、好ましくは 電荷制御素子（ＣＣＤ）構造に製造される。このような構造、およびそのＣＣＤ ウェルに沿って電荷を動かす方法は、撮像装置の分野では周知である。

撮像装置１００において変調された信号は、コレクションアレイ１０２によって 焦点面１０１の画素（ピクセル）に関して集められた電荷電位である。コレクシ ョンアレイ１０２は、感光性コレクションウェル１２２（コレクションの文字Ｃ によっても示される）を含み、各々が異なるピクセルと関連付けられる。各ＣＣ Ｄコレクションウェル１２２のシリコンゲート表面に現れるフォトンは、ゲート 下の半導体基板におけるデプレションウェルで集められた信号これらの光誘起さ れた電荷は予め定められた光学フレーム時同期ｌｌ１（たとえば典型的なテレビ システムでは１秒の１／３０）にわたってコレクションウェル１２２に集められ 、その後電荷の各カラムは隣接する転送カラムの転送ウェル１２８ａ、１２８ｂ 、・・・１２８ｍにパラレルシフトされる。各転送カラムを形成するＣＯＤレジ スタは集められた電荷電位をシリアルに下に変調器１０６へと転送する。

インターライン転送アレイ１０４およびコレクションアレイ１０２のカラムは、 その間での電荷のパラレルな転送を容易にするように介挿された関係で配置され る。ピクセル選択およびタイミング回路１３８は、変調器１０６における変調に 要求されるようにアレイ１０２．１０４および１０８のＣＣＤ構造に沿った電荷 の流れを制御し、焦点面ｌＯ１からのピットストリームのエレメントのピクセル 識別のためにデシメータ／ローパスフィルタ１４０にタイミングを与える。

記憶ウェル１０９および関連する記憶アレイカラム１５６に接続される変調器ス イッチ１３５．１３６が図３Ｂの位置１３５′、１３６′にあるとき、転送アレ イ１０４のカラム１２８からの電荷電位は、残余記憶アレイ１０８の関連するカ ラム１５６の出力記憶エレメント１５６ｍからの対応する現在の残余値とともに 加算器１１０にシーケンシャルに与えられ得る。加算された電荷はＡ／Ｄコンバ ータ１４４およびＤ／Ａコンバータ１４６によって形成されるアナログ量子化器 において量子化され、結果として生じる推定値は加算された電荷から減算器１１ ２において差をめられて、新しい残余を形成し、これは残余記憶アレイ１０８の カラム１５６の入力記憶エレメント１５６ａに移される。量子化が行なわれたと き、Ａ／Ｄコンバータ１４４は推定値をデジタル的に符号化し、焦点面１０１か らデシメータ１４０に転送されるようにそれをＣＣＤレジスタ１４５に置いた。

転送アレイ１０４のカラム１２８からのｍ個の電荷電位すべてが対応する変調器 １０６を介してシーケンシャルに処理された後、新しい残余値は、そこから電荷 が転送された転送アレイカラム１２８のウェルに対応する残余記憶アレイカラム １５６のＣＣＤウェルにあることが明らかである。最も最近のフレーム期間の間 にコレクションアレイ１０２において集められた電荷電位は、別の変調サイクル を始めるように転送アレイ１０４を介して変調器１０６へともう転送されていて もよい。

上述の変調サイクルの代替例として、転送アレイ１０４のカラム１２８からの各 電荷電位が、記憶アレイ１０８の対応するカラム１５６から現在の残余とともに 、対応する変調器１０６に与えられた後、スイッチ１３５．１３６は図３Ｃ（変 調器１０６の１つおよび関連する残余記憶アレイカラムの概略）の位置１３５“ 、１３６′に置かれ得る。

各電荷電位が加算器１１０に与えられたままである一方で、これは変調器を介し て複数回変調され得て、その度ごとに加算器１１０に記憶ウェル１０９から現在 の残余値を読出し、結果として生じる新しい残余を減算器＋１２がら記憶ウェル １０９に書込む。その後、この処理の最終残余が残余記憶アレイカラム１５６に 置かれ得て、その際スイッチは図３Ａの位置１３５′、１３６′にあり、これは 次の現在の残余を記憶アレイカラム１５６から加算器１１０にシフトする。同時 に転送アレイ１０４からの次の電荷電位が変調器１０６に与えられ、スイッチは 位置１３５＃、１３６＃に戻り、プロセスを繰返す。

これは、転送アレイ１０４のカラム１２８からの各電荷電位が複数回変調され、 かつその最終残余が残余記憶アレイ１０８のカラム１５６の対応するウェルにス トアされるまで続く。この態様で、より高いオーバサンプリングレートが達成さ れて電荷電位のデジタル表現の解像度を増す。

変調をコレクションアレイ１０２のフレーム期間に依存せずにピクセル電荷電位 に関連することを可能にする上述のプロセスは、図３Ｄのタイミング図で簡単に 視覚化することができ、これは図３Ｂ、図３ｃとともに特定の電荷電位変調例を 示す。図３Ｄにおいて、ピクセル選択ハイ信号状況１５０ｍ、１５０ｍ−１、− １５（Ｉ　ａは、フレーム期間の終わりに転送アレイウェル１２８ｍ、１２８ｍ −１、・・・１２８ａにコレクションアレイ１０２からパラレルシフトされた電 荷電位の各々が加算器１１０に与えられる時間を示す。

スイッチ１３５，１３６のコマンド信号の信号状態１５２．１５３はそれぞれ、 図３０のスイッチの位置１３５′、１３Ｇ＃および図３Ｂのスイッチの位置１３ ５’、１３６′が確立される時間を示している。さらに、読取／書込コマンドの ハイの信号状態１５４およびローの信号状態１５５はそれぞれ、（記憶ウェル１ ０９または関連する記憶アレイカラム１５６からの）スイッチ１３６を介する加 算器１１０への現在の残余の読取り、および減算器１１２からのスイッチ１３５ を介する（記憶ウェル１０９または関連するカラム１５６への）新しい残余の書 込みを示している。

最初は転送ウェル１２８ｍにあった電荷電位が加算器１１０に与えられ（ハイの 信号状態１５０ｍ）　、残余記憶アレイのウェル１５６ｍにストアされた残余が 加算器１１０に書込まれるとぐ読取信号１５４）、スイッチ１３５．１３６はそ れぞれ位置１３５’、１３６’から位置１３５′、１３６″に移動し、新しい残 余が記憶セル１０９に書込まれる（書込信号１５５）。

この例では、その後に残余の読取りおよび書込みのサイクルがさらに３回続く。

これらのサイクルの最後の書込コマンド（書込信号１５５’）の前に、スイッチ コマンドは、最後の残余が記憶ウェル１５６ａにストアされるように、スイッチ を図３８の１３５′、１３６′の位置に配置する状態１５３に移る。読取コマン ド１５４′が終了し、これにより今述べたような変調サイクルのために記憶カラ ム１５６のその次の残余（最初はウェルｍ−１にあった）を加算器１１０に配置 するまで、スイッチコマンドは状態１５３のままである。

図３Ｄのハイの信号状態１５０のシーケンスが続くと、ハイのピクセル選択信号 １５０ａの終了時に、フレーム期間の終わりにコレクションアレイカラムから転 送アレイカラム１２８にシフトされた電荷電位の各々は、残余記憶アレイカラム １５６からのその対応する残余から始まり最後の残余が記憶アレイカラム１５６ の対応するウェルに戻される４つの変調サイクルを循環することが明らかである はずである。

変調器１０６がアレイ１０２．１０４の１つのカラムに当てられる図３Ｂの構成 は本発明の一実施例であって、多数の均等な構成を考案することができる（たと えば、いくつかのＣＣＤアレイカラムを１つの変調器に結合することができる） 。撮像装置１００の回路を単純化するために、Ａ／Ｄコンバータ１４４およびＤ ／Ａコンバータ１４６を１ビツトコンバータとして構成してもよい。

焦点面１６１上に構成される別の好ましい光学撮像装置の実施例１６０は、図４ 八にブロック図で、図４Ｂに概略図で示されている。撮像装置１６０は、インタ ーライン積分アレイ１６２が撮像装置＋００のインターライン転送アレイ１０４ 、記憶アレイ１０８、記憶ウェル１０９および加算器１１０とそれぞれ関連する 転送機能、記憶機能、および積分機能を果たすという点において主に撮像装置１ ００と異なっている。

撮像装置７１００と同様の態様で、インターライン積分アレイ１６２および感光 性コレクションアレイ１６４は、Ｘ列される。しかしながら、撮像装置１６０で は、積分ウェル１６６の電荷は別の位置に送られるのではなく、その電　−荷に 変調サイクルが行なわれ、結果として得られる新しい残余が、関連する積分ウェ ルに戻される。

したがって、連続するフレーム期間が終わりごとに、コレクションウェル１６８ からの電荷は、空の転送ウェルからシフトされるのではなく対応する積分ウェル １６６の既存の電荷に加えられる。したがって、積分アレイ１６２は、変調残余 の記憶装置としてだけではなく変調積分器としての役割をも果たす。

コレクションアレイ１６４および積分アレイ１６２のカラムは変調サイクルを介 する積分アレイ１６２の電荷の循環を促進するために対によってインタリーブさ れる。したがって、図４Ｂかられかるように、電荷は矢印１７０によって示され るように２つの積分カラム１６９の頂部を横切り、底部にある変調器の残りを介 して送られることができる。したかって、撮像装置１６０では、積分カラム１６ ９の対の各々と、ＮビットＡ／Ｄコンバータ１７４、ＮビットＤ／Ａコンバータ １７６および減算器１７８を含む関連する変調器部分１７２とが、変調器の各々 を形成する（明瞭に図示するために図４Ａのブロック図には変調部分１７２’　 １つしか示していない）。

関連する対の積分アレイカラム１６９の積分された電荷が変調器部分１７２を介 して処理されると、その電荷はそれぞれＮビットＡ／Ｄコンバータ１７４および ＮビットＤ／Ａコンバータ１７６において量子化され、推定値が形成され、この 推定値と減算器１７８において最初の電荷との差がめられ、新しい残余が形成さ れ、この残余が関連する積分ウェルに戻される。感光性ＣＣＤウェル１６８から 集められた電荷がそれぞれ対応する積分ウェル１６６における残余と加算される 連続するフレーム期間の終わりごとにこの処理は継続され、新しい残余を形成し かつそれをストアするために変調が繰返される。１対の積分カラム１６９のすべ ての残余の変調は、フレーム期間ごとに１回、またはアナログ−デジタル変換プ ロセスの解像度を向上させるためにはフレーム期間ごとに複数回終了し得る。必 要なのは、電荷がコレクションアレイ１６４からシフトされる前に新しい残余が その対応する積分ウェル１６６に戻されることだけである。

撮像装置１００に関して上で述べたように、Ａ／Ｄコンバータ１７４およびＤ／ Ａコンバータ１７６のビット数を所与のオーバサンプリングレートに関する信号 対ノイズ比を向上させるために増加してもよく、または構造をより単純にするた めに減らしてもよい。ピクセル選択／タイミングエレクトロニクス＋８０は、電 荷をそのＣＣＤ構造に沿って移動させるためのインターライン積分アレイ１６２ にタイミング信号を与え、かつ焦点面１６１からのピットストリームのエレメン トを識別するためのデシメータ／ローパスフィルタ１８２にタイミング信号を与 える。Ａ／Ｄコンバータ１７４からの変調されたピットストリームは、ＣＣＤレ ジスタ１８４によって焦点面１６１のエツジに送られる。

焦点面２０１における別の好ましい撮像装置の実施例２００は、図５に概略的に 示されている。撮像装置１２００は、フレーム転送／積分アレイ２０２が、図４ Ｂのインターライン積分アレイ１６２の場合のようにコレクションアレイとイン タリーブされるのではなく、コレクションアレイ２０４から間隔が開けられてい るという点において撮像装置１６０と異なる。変調サイクルの間に電荷がカラム ２０６にわたって通過するのを促進するために、フレーム転送／積分アレイ２０ ２のカラム２０６の各々は、その一方の端部が加算器２０８を介して関連するコ レクションカラム２１Ｏに折り重ねられ接続される。

フレーム／転送アレイ２０２のウェルの現在の残余は循環され、フレーム期間の 終わりごとにコレクションアレイ２０４から下方向にシフトされる対応する電荷 と積分され、変調サイクルの間に、折り重ねられたカラムにわたって通過するた びに新しい残余に変調される。アナログ−デジタルコンバータ２１２からの符号 化されたピットストリームは、ＣＣＤレジスタ２１４を介して焦点面２０１のエ ツジに送られ、その後デシメータ／ローパスフィルタ２１６に送られる。

撮像装置２００の焦点面２０１はまた、アレイ２０４にフォーカスされる画像に 関連する他の信号入力を集めるための非感光性ＣＣＤウェル２２２のカラム２２ ０を有する（たとえば、マルチチャネルオーディオ、光強産制ｗＪ）。

これらの信号は、変調され、コレクションアレイ２０４の感光性ウェルからの変 調とともにＣＯＤ出力レジスタ２１４にマルチブレクスされる。

これにより、焦点面２０１は、焦点面２０１に入射するエネルギパターンに応答 するアナログ信号収集装置の構造を含み、撮像装置２００によってエネルギパタ ーンがそれを表わすマルチブレクスされたピットストリームに変調される。エネ ルギ検出機構は、焦点面にフォーカスされる画像を受取るための感光性装置と、 画像に関連する信号を受取るためのアナログ信号検出装置との組合せによって規 定される。

図６は、本発明に従った（たとえば、光学撮像装置の実施例ｉｏｏ、１６０．２ ００）撮像装置２６４からのピットストリーム２６２によって表わされる画像が ディスプレイ２６６においてモニタされる光学撮像装置／モニタシステム２６０ をブロック図で示している。ディスプレイ２６６は、オンまたはオフに駆動でき （たとえば、エレクトローイルミネッセンス、液晶）かつ撮像装置２６４の焦点 スクリーンの画素に従って配列される可視ディスプレイエレメントを有する如何 なるディスプレイであってもよい。

ビクセルドライバ２６８はピットストリーム２６２をデコードしく撮像装置２６ ４における符号化と反対のプロセスである）、ディスプレイ２６６のディスプレ イエレメントのタイプに適切な対応する信号２７０を与える。クロック２７２、 ロウ選択回路２７４およびカラム選択回路２７６は、撮像装置２６４の焦点面の 画素の電荷電位がピットストリーム２６２にマルチブレクスされた聾様に従って 、信号２７０をディスプレイ２６６のディスプレイエレメントにデマルチプレク スする。

各々のディスプレイエレメントの平均輝度は、ピクセルの各々に関する撮像装置 のデジタル出力信号のオンおよびオフの持続時間の平均である。人間の目では６ ０ヘルツを上回る速さで変化する如何なるものも完全なものとして認識すること ができるため、（撮像装置２６４が６０ヘルツを上回る変調速度で動作している と考えると）変調されたディスプレイエレメントは一定のレベルであるようにみ える。ピットストリーム２６２は、撮像装置２６４の焦点面の画素ごとの光の強 度の独自のアナログスペクトルを含む。

ナイキストサンプル間隔にわたるディスプレイエレメントの平均パルス密度は、 サンプリングの解像度内の撮像装置２６４の焦点面の対応の画素における平均光 強度と同じである。同様の態様で、後にディスプレイモニタに適用するためにピ ットストリーム２６２を磁気テープに記録することができるであろう。

所与のサンプリングレートに関して信号対ノイズ比を向上させる（ビット数の解 像度を向上させる）ために、本発明の教示を上述の引用例に記載されるより高次 の変調フィードバックループに拡張してもよい。しかしながら、より高次のルー プを用いると回路がより複雑となる。

これらのループの使用法を示している本発明の一実施例は、図７のマルチブレク スされたアナログ−デジタル変調器３００のブロック図に示されている。図２Ａ および図２Ｂの変調器６０と比較するｙ、変調器３００は、量子化器の推定値が Ｄ／Ａコンバータ３０４から減算器３０６にフィードバックされる第２のフィー ドバックループ３０２を有する。デマルチプレクサ３１０、メモリ３１らおよび マルチプレクサ３１４は、ローカルフィードバックを加算器３１６に結合するこ の第２のループのフィードフォワードレッグに配置される。タイミングの目的の ために、第１のフィードバックループのデマルチプレクサ、メモリおよびマルチ プレクサはフィードバックレッグに配置されている。

光学撮像装置１００の実施例の上述の説明では、アレイ１０２．１０４．１０８ および記憶ウェル１０９は好ましくは電荷制御素子（ＣＣＤ）構造で製造される と述べた。

次に、他の集積回路技術ではマルチブレクスされオーバサンプリングされたアナ ログ−デジタル変調の実施例が実現され得ることを示す。

図８は、撮像技術において典型的には焦点面アナログ続出として用いられるシス テム４００の概略図である。このシステムでは、積分／ダンプ回路４０２ａは、 キャパシタ４０６のバッファ処理されたソース４０４ａからの光学信号を蓄積す る。キャパシタ４０６にわたって発生した電圧は、ＦＥＴソースフォロワ４０８ のゲート（こ与えられる。

ソースフォロワ４０８は、ＦＥＴのゲート４１２に与えられるサンプリング信号 ４１０およびバス４１４にマルチブレクスされるサンプリングされた電圧に応答 して周期的にサンプリングされる。その後キャパシタ４０６は、その次の電荷お よびサンプルサイクルのためにキャパシタ４０６をクリアするリセット信号４１ ５をＦＥＴ４１６に与えることによって放電される。キャパシタ４０６がその次 の電荷を蓄積している間に、他の信号源、たとえばソース４０４ｍがサンプリン グされかつバス４１４にマルチブレクスされる。したがって、システム４００は 焦点面からマルチブレクスされたアナログ出力４１８を生成する。

図８の焦点面続出装置等のマルチブレクスされたアナログサンプリング回路を、 本発明に従って、図９のブロック図に示されるマルチブレクスされオーバサンプ リングされたアナログ−デジタル変調器４５０と置換えることが可能である。変 調器４５０では、アナログ信号４５２ａは、加算器４５６においてそれ自身と加 算されるべき遅延４５４を介して信号をフィードバックすることによって積分さ れる。積分された信号（現在の残余）は、読取信号４６５に応答してゲート４６ ４を介してバス４６２にその積分された信号を配置することによって周期的にＮ ビットＡ／Ｄ　４６０にマルチブレクスされる。ＮビットＡ／Ｄ　４６０は、積 分された信号を表わすデジタルピットストリーム出力４６８を生成し、Ｎビット Ｄ／Ａ４７０はピットストリーム４６８に応答してその量子化された推定値をバ ス４７２に置く。

量子化された推定値は、減算器４８２で、現在の残余から減算されるべき書込信 号４８０によってゲート４７８を介してクロック処理され、アナログ信号４５２ ａの現在の値と加算され、加算器４５６の出力において新しいアナログ残余を形 成する。積分、減算およびゲーティング機能は、他のアナログ信号の各々のため に設けられる回路４９０、たとえばアナログ信号４５２ｍのための回路４９０ｍ を含む。これらの回路４９０の各゛々は、回路４９０ａに関して上で述べたよう にバス４６２．４７２にタイムマルチブレクスされる。

したがって、アナログ信号４５２の各々に関して、回路４９０は、ＮビットＡ／ Ｄの出方においてそれを表わすピットストリーム４６８を生成しかつ加算器４５ ６からの更新された残余値を生成する変調のために、ＮビットＡ／Ｄ４６０およ びＮビットＤ／Ａ４７０を含むフィードバックループに周期的に接続される。

図９のマルチブレクスされオーバサンプリングされたアナログ−デジタル変調器 は、たとえば、電荷変調装置（ＣＭＤ）　、バルクチャージ変調装置（ＢＣＭＤ ）　、ベース記憶画像センサ（ＢＡＳ　Ｉｓ）　、静電誘導トランジスタ（ＳＩ Ｔ）、横（ｌａｔｅｒａｌ　）　ＡＰＳ、縦（ｖｅｒｔｉｃａｌ）　Ａ　Ｐ　Ｓ 　。

ダブルゲートフローティングサーフイストランジスタ等の種々の集積回路技術に おいて実現され得る。相補型金属酸化物半導体（ＣＭＯ３）技術およびＣＣＤ／ ）ランジスタ混合技術において実現するための特定の実施例は図１ｏおよび図１ １にそれぞれ示されている。

図１０Ａは、ＮビットＡ／Ｄ　５０４およびＮピットＤ／Ａ３０６を含むフィー ドバックループにマルチブレクスされる複数の積分／減算／ゲーティング回路５ ０２ａ〜５０２ｍを有するマルチブレクスされオーバサンプリングされたアナロ グ／デジタル変換システム５００を示している。

図１０Ａに加えて、システム５００に関する以下の説明は図ＪＯＢのタイミング 図を参照している。回路５０２ａにおいて、アナログ信号５０８ａは、ソースフ ォロワ５１２によってバッファ処理される積分キャパシタ５１０に集められる。

チャネル選択信号ａ−ｍは、回路５０２に連続的に与えられる。チャネルａ選択 期間の第１の部分の間、読取ａ信号５１４はハイになり、ＦＥＴ５１６を切換え て回路５０２ａをバス５１８を介してＮビットＡ／Ｄ　５０４に接続する。

したがって、ＮビットＡ／Ｄ　５０４は、キャパシタ５１Ｏにおける電荷（現在 のアナログ残余）を表わすピットストリームを出力５２２に配置する。このピッ トストリームに応答して、ＮビットＡ／Ｄ　５０６は、電圧Ｖｅｓｔ（量子化さ れた推定値）をバス５２０に配置し、これにより減算キャパシタ５２４の下方の 端部でこの電圧Ｖｅｓｔが利用可能となる。減算キャパシタ５２４は、ＦＥＴ５ ２５によって積分キャパシタ５１０に接続される。

チャネルａ選択期間の最後の部分で、書込ａ信号５２６はハイになり、これによ り基準電圧ＶｒｅｆはＦＥＴ５２５のゲートに配置される。その結果、量（Ｖｅ ｓｔ−Ｖｒｅｆ）／Ｃ（ここで、Ｃはキャパシタ５２４のキャパシタンスである ）に等しい電荷が積分キャパシタ５１０から減算される（ここで、ＦＥＴ５２５ はゲートとソースとの間に電圧降下がない理想的なトランジスタであると仮定す る）。パルス５２６を書込む前に、短く明瞭なパルス５２８が、減算キャパシタ ５２４と並列であるゲート５３２に配置される。これにより、減算キャパシタ５ ２４からすべての電荷が取除かれ、それを書込パルスのために準備する。

書込ａ信号５２６および読取ａ信号５１４がともにローであれば、アナログ信号 ５０８ａは再びキャパシタ５１Ｏにおいて積分される。これにより、現在のアナ ログ残余の量子化された推定値が減算され、現在のアナログ信号が加えられ、キ ャパシタ５１０に新しいアナログ残余がストアされる。同様に、他のアナログ信 号５０８の各々がＮピッ）Ａ／Ｄ５０４およびＮビットＤ／Ａコンバータ５０６ にマルチブレクスされる。図１０Ａ、図１０Ｂにおいて、明瞭な信号５２８が書 込信号５２６の各々が発生する前にハイとなるように、この明瞭な信号５２８は 各々の回路５０２に共通であると仮定する。

図１１Ａは、マルチブレクスされオーバサンプリングされるアナログ−デジタル 変調モードにおいて複数のセンサ回路６０２を組合せる活性ピクセルセンサ（Ａ ＰＳ）６００を示している。実施例６００は、ＣＣＤ積分および減算をＣＭＯＳ サンプリング、読取およびマルチブレクシングと組合せている。

代表的なセンサ回路６０２ａでは、画像光線６０４によって生成されるアナログ 信号は、充電サイクルの間にフォトゲート６０７および６０８の下のＣＣＤウェ ル６０５および６０６において積分される。これらのウェルは、破線で示される 電位６０９によって規定される。これらの２つのウェルの積分された電荷はその 後転送ゲー）６１０．６１１を介して送られ、加算されてＣＣＤウェル６１２に 送られ、このＣＣＤウェル６１２から、加算された電荷に比例する電圧が感知ゲ ート６１４およびソースフォロワ６１５を介して利用可能である（ＦＥＴ６１７ のゲートを介して与えられるタイミングプリチャージ６１６はウェル６１２を作 り出すために必要である）。周期的に、この電圧はマルチブレクスされ、ＦＥＴ ６２０に与えられる読取コマンドによってバス６１８を介してＮビットＡ／Ｄ　 ６１９に送られる。

図１０Ａのシステム５００と同様に、ＮビットＡ／Ｄ　６１９は、加算された電 荷を表わすピットストリームを出力６２６に配置する。ＮビットＤ／Ａ　６２２ はデジタル出力６２６に応答して、電圧Ｖｅｓｔをバス６２８上に置き、ＣＣＤ ウェル６１２において加算された電荷からの量子化された推定値の減算を可能に する。

この減算を行なうために、ＣＣＤウェル６０５．６０６は、センサ回路６０２ａ のＣＣＤ構造の平面図である図ＩＩＢに示されるポテンシャル障壁６３０によっ て分割される。ポテンシャル障壁６３０の高さは、電圧Ｖｅｓｔに比例する。信 号はまた転送ゲート６０９に与えられ、この転送ゲート６０９はＣＣＤウェル６ １２における加算された電荷をＣＣＤウェル６０５に流れさせ、ポテンシャル障 壁にわたって流れる余分な電荷をＣＣＤウェル６０６に流れさせる。０でないデ ジタル出力の場合、ＣＣＤウェル６０５はその後室にされ、ドレインゲート６３ ４に与えられる信号によって拡散部６３２に入る。したがって、減算された（空 になった）！荷は、ＮビットＡ／Ｄ　６２２の出力電圧に比例する。

したがって、量子化された推定値が減算され、その次の積分サイクルの間に入力 信号６０３Ａが積分されてＣＣＤウェル６０５．６０６に送られ、新しい残余電 荷が形成される。上述のようなウェル６０５．６０６の形成およびそれらのウェ ル間の電荷の移動はＣＣＤ技術分野において周知である。

上述の説明から、マルチブレクスされオーバサンプリングされたアナログ／デジ タル変換に関する実施例は、ここでは、アナログ入力信号のアレイの各々（ここ で用いられるようなアレイは一般に複数のもののことを指し、より特定的には、 具体的にいうと、物理的な関係で配列される複数のもの、たとえば図３Ａのアレ イ１０２．１０４および１０８のような直交して配列される複数のもののことを 指す）のための変調積分の履歴をそのまま維持するための手段を用いるものとし て開示されていることが認識されるべきである。

本発明の教示によって、優れた画像品質かつ低コストであらゆるデジタルビデオ カメラ／レコーダを製造することができるようになる。この教示により、ビデオ ／音声検出において従来用いられてきたあらゆるアナログエレクトロニクスを、 ２進出力を存するモノリシックな焦点面上の撮像装置と置換えることができるよ うになる。

好ましい実現例では、本質的にノイズを排除して記録およびディスプレイするた めの画像、音声およびカメラ制御を検出しかつそれとデジタル方式で処理するた めにＣＣＤ（を荷結合素子）エレクトロニクスを用いることができる。

２進出力は、変調されたフラットパネルディスプレイを直接駆動するために用い ることができ、またはラスクスキャンアナログディスプレイをインタフェースさ せるために従来のフィルタ処理とともに用いることができる。種々の集積回路技 術で他の好ましい実施例を実現することもできる。

ここに記載した本発明の好ましい実施例は例示的なものであって、均等な結果を 生み出すために種々の変形例および変更例が可能であり、これらはすべて添付の 請求の範囲の範囲内に含まれるものとする。

フロントページの続き （８１）指定図　ＥＰ（ＡＴ、ＢＥ、ＣＨ，ＤＥ。

ＤＫ、ＥＳ、ＦＲ，ＧＢ、ＧＲ，ＩＥ、ＩＴ、ＬＵ、ＭＣ，ＮＬ、ＰＴ、ＳＥ） 、０Ａ（ＢＦ、ＢＪ、ＣＦ、ＣＧ、　ＣＩ、　ＣＭ、　ＧＡ、　ＧＮ、　ＭＬ、 　ＭＲ，ＮＥ、　ＳＮ。

ＴＤ、　ＴＧ）、　ＡＵ、　ＢＢ、　ＢＧ、　ＢＲ，ＣＡ、　ＦＩ。

ＨＵ、ＪＰ、ＫＰ、ＫＲ，ＬＫ、ＭＧ、ＭＮ、ＭＷ、ＮＯ，ＰＬ、　Ｒ○、　Ｒ Ｕ、　ＳＤ、　ＵＳ

Claims (22)

【特許請求の範囲】
1. １．ｍ個のアナログ入力からなるアレイに応答してそれを表わすビットストリー ム出力を生成する装置であって、各々がアナログ値をストアすることができるｍ 個の記憶エレメントと、 与えられたアナログ値に応答してそれを表わすビットストリーム出力を生成する 、ＮビットＡ／Ｄコンバータ手段と、 前記ｍ個の記憶エレメントの各々から前記Ａ／Ｄコンバータ手段に周期的に残余 アナログ値を与えるためのマルチプレクス手段とを含み、各残余アナログ値は前 記ｍ個のアナログ入力のそれぞれ１つと関連しており、さらに前記Ａ／Ｄコンバ ータ手段のビットストリーム出力に応答して、各々が前記Ａ／Ｄコンバータ手段 に与えられた残余アナログ値を粗く表わす、量子化された値を生成する、Ｎビッ トＤ／Ａコンバータ手段と、 前記ｍ個のアナログ入力の各々とそれに関連の残余アナログ値とを加算して、そ れに関連する量子化された値との差を求め、新しい残余アナログ値を形成するた めの手段と、新しい残余アナログ値の各々を前記ｍ個の記憶エレメントの１つに ストアするためのデマルチプレクス手段とを含む、装置。
2. ２．前記ＮビットＡ／Ｄコンバータ手段は単一ビットのＡ／Ｄコンバータを含み 、前記ＮビットＤ／Ａコンバータ手段は単一ビットのＤ／Ａコンバータを含む、 請求項１に記載の装置。
3. ３．前記ｍ個の記憶エレメントは各々電荷制御素子ウェルを含む、請求項１に記 載の装置。
4. ４．焦点面に入射するエネルギパターンに応答してそれを表わすビットストリー ムを生成する撮像装置であって、前記焦点面上に配設されてｍ個のアナログ信号 を生成するエネルギ検出エレメントのアレイと、各々がアナログ値をストアする ことのできるｍ個の記憶エレメントと、 与えられたアナログ値に応答してそれを表わすビットストリーム出力を生成する 、ＮビットＡ／Ｄコンバータ手段と、 前記ｍ個の記憶エレメントの各々から前記Ａ／Ｄコンバータ手段に周期的に残余 アナログ値を与えるためのマルチプレクス手段とを含み、各残余アナログ値は前 記ｍ個のアナログ信号のそれぞれ１つと関連しており、さらに前記Ａ／Ｄコンバ ータ手段のビットストリーム出力に応答して、各々が前記Ａ／Ｄコンバータ手段 に与えられた残余アナログ値を粗く表わす、量子化された値を生成する、Ｎビッ トＤ／Ａコンバータ手段と、 前記ｍ個のアナログ信号の各々とそれに関連の残余アナログ値とを加算して、そ れに関連する量子化された値との差を求め、新しい残余アナログ値を形成するた めの手段と、新しい残余アナログ値の各々を前記ｍ個の記憶エレメントの１つに ストアするためのデマルチプレクス手段とを含む、撮像装置。
5. ５．前記エネルギ検出エレメントは、その上に焦点が当てられた光のエネルギに 関する電荷電位を各々が発生するための感光性エレメントを含む、請求項４に記 載の撮像装置。
6. ６．前記エネルギ検出エレメントのアレイは、電荷制御素子の直交アレイを含む 、請求項４に記載の撮像装置。
7. ７．前記ＮビットＡ／Ｄコンバータ手段は単一ビットのＡ／Ｄコンバータを含み 、前記ＮビットＤ／Ａコンバータ手段は単一ビットのＤ／Ａコンバータを含む、 請求項４に記載の撮像装置。
8. ８．焦点面に入射するエネルギパターンに応答して前記パターンを表わす出力ビ ットストリームを生成する撮像装置であって、 各々がその上に入射するエネルギ量に関するアナログ信号を生成することができ るｍ個のエネルギコレクションエレメントからなるアレイと、 前記ｍ個のエネルギコレクションエレメントの各々を、前記焦点面の異なった領 域からエネルギを集めるために装着する手段と、 各々が前記コレクションエレメントのそれぞれ１つと関連する、ｍ個のアナログ 残余をストアするための手段と、前記ｍ個アナログ残余に順次的に応答して、前 記アナログ残余の１つに各々が関連するビットからなる出力ストリームを生成す る、Ａ／Ｄコンバータ手段と、前記出力ストリームビットに応答して、各々が前 記アナログ残余の１つに関連するアナログの量子化された推定値をそれぞれ生成 する、Ｄ／Ａコンバータ手段と、各アナログ残余のストアされた値を、関連のコ レクションエレメントによって生成されるアナログ信号および前記Ｄ／Ａコンバ ータ手段によって生成されるアナログの量子化された推定値の関数として周期的 に変更するための処理手段とを含む、撮像装置。
9. ９．前記処理手段は、現在ストアされているアナログ残余と関連のコレクション エレメントによって生成されるアナログ信号とを順次的に加算して、その量と関 連の量子化された推定値との差を求め、現在ストアされているアナログ残余を変 更して新しいアナログ残余を生成する手段を含む、請求項８に記載の撮像装置。
10. １０．ｍ個のアナログ残余をストアするための前記手段は、入力記憶エレメント および出力記憶エレメントを含む、ｍ個の直列に接続された記憶エレメントと、 前記アナログ残余を、前記ｍ個の直列に接続された記憶エレメントを通るように 前記入力記憶エレメントから前記出力記憶エレメントまでシフトするための手段 とを含む、請求項９に記載の撮像装置。
11. １１．前記処理手段は、前記出力記憶エレメントから現在ストアされている各ア ナログ残余を引出し、新しいアナログ残余の各々を前記入力記憶エレメントに受 渡す、請求項１０に記載の撮像装置。
12. １２．前記ｍ個の記憶エレメントの各々は、前記ｍ個のコレクションエレメント のそれぞれ１つの近くに装着され、前記撮像装置はさらに、各コレクションエレ メントによって生成されたアナログ信号をその近くに装着された記憶エレメント へ周期的に転送するための手段を含む、請求項１０に記載の撮像装置。
13. １３．前記ｍ個のエネルギコレクションエレメントは、前記焦点面と実質的に一 致する２次元アレイに配列される感光性エレメントを含む、請求項８に記載の撮 像装置。
14. １４．各々が前記ｍ個のコレクションエレメントのそれぞれ１つに結合される、 ｍ個の転送エレメントのアレイと、各コレクションエレメントによって生成され るアナログ信号をそれに結合される転送エレメントへ周期的に転送するための手 段とを含み、 前記ｍ個の転送エレメントは直列に配列され、出力転送エレメントを含み、さら に 前記ｍ咽の直列に接続された転送エレメントを通るように前記出力転送エレメン トまで前記アナログ残余をシフトするための手段を含み、 前記処理手段は前記アナログ信号を前記出力転送エレメントから順次的に引出す 、請求項１０に記載の撮像装置。
15. １５．ｍ個のアナログ入力のアレイを表わすビットストリーム出力を生成するた めの方法であって、各々がアナログ値をストアすることができるｍ個の記憶エレ メントを提供するステップと、 与えられたアナログ値に応答してそれを表わすビットストリーム出力を生成する 、ＮビットＡ／Ｄコンバータを提供するステップと、 前記ｍ個の記憶エレメントの各々から前記Ａ／Ｄコンバータ手段へ残余アナログ 値を周期的に与えるステップとを含み、各残余アナログ値は前記ｍ個のアナログ 入力のそれぞれ１つに関連しており、さらに 前記Ａ／Ｄコンバータビットストリーム出力に応答して、各々が前記Ａ／Ｄコン バータに与えられる残余アナログ値を粗く表わす、量子化された値を生成する、 ＮビットＤ／Ａコンバータを提供するステップと、 前記ｍ個のアナログ入力とそれに関連の残余アナログ値とを加算して、それに関 連する量子化された値との差を求め、新しい残余アナログ値を形成するステップ と、新しい残余アナログ値の各々を前記ｍ個の記憶エレメントの１つにストアす るステップとを含む、方法。
16. １６．焦点面に入射するエネルギパターンを表わす出力ビットストリームを生成 するための方法であって、各々がそこに入射するエネルギ量に関するアナログ信 号を生成することができる、ｍ個のエネルギコレクションエレメントのアレイを 提供するステップと、前記ｍ個のエネルギコレクションエレメントの各々を前記 焦点面の異なった領域からのエネルギを集めるために装着するステップと、 各々が前記コレクションエレメントのそれぞれ１つと関連する、ｍ個のアナログ 残余をストアするステップと、前記ｍ個のアナログ残余に順次的にアナログーデ ジタル変換を行なって、各々が前記アナログ残余の１つに関連するビットからな る出力ストリームを生成するステップと、前記出力ストリームビットのデジタル ーアナログ変換を行なって、各々が前記アナログ残余の１つに関連するアナログ の量子化された推定値をそれぞれ生成するステップと、各アナログ残余の記憶さ れた値を、関連のコレクションエレメントによって生成されたアナログ信号およ び前記デジタルーアナログ変換によって生成されたアナログの量子化された推定 値の関数として周期的に変更するステップとを含む、方法。
17. １７．焦点面に入射するエネルギパターンを表わすビットストリーム出力を生成 するための方法であって、前記焦点面上にエネルギ検出エレメントのアレイを配 設してｍ個のアナログ信号を生成するステップと、各々がアナログ値をストアす ることのできるｍ個の記憶エレメントを提供するステップと、 与えられたアナログ値に応答してそれを表わすビットストリーム出力を生成する 、ＮビットＡ／Ｄコンバータを提供するステップと、 前記ｍ個の記憶エレメントの各々から前記Ａ／Ｄコンバータ手段へ周期的に残余 アナログ値を与えるステップとを含み、各残余アナログ値は前記ｍ個のアナログ 信号のそれぞれ１つと関連しており、さらに 前記Ａ／Ｄコンバータビットストリーム出力に応答して、各々が前記Ａ／Ｄコン バータに与えられる残余アナログ値を粗く表わす、量子化された値を生成する、 ＮビットＤ／Ａコンバータを提供するステップと、 前記ｍ個のアナログ信号の各々とそれに関連の残余アナログ値とを加算して、そ れに関連する量子化された値との差を求め、新しい残余アナログ値を形成するス テップと、前記ｍ個の記憶エレメントの１つに新しい残余アナログ値の各々をス トアするステップとを含む、方法。
18. １８．前記配設するステップは、 前記焦点面上に感光性エレメントのアレイを装着するステップと、 前記エレメントの各々で、それに対して焦点が当てられる光のエネルギに関する 電荷電位を発生するステップとを含む、請求項１７に記載の方法。
19. １９．ｍ個のアナログ入力のアレイに応答して、それを表わすビットストリーム 出力を生成する装置であって、各々がアナログ値をストアすることができるｍ個 の記憶エレメントと、 与えられたアナログ値に応答して、それを表わすビットストリーム出力を生成す る、ＮビットＡ／Ｄコンバータ手段と、 前記ｍ個の記憶エレメントの各々から前記Ａ／Ｄコンバータ手段へ周期的に残余 アナログ値を与えるためのマルチプレクス手段とを含み、各残余アナログ値は前 記ｍ個のアナログ入力のそれぞれ１つと関連しており、さらに前記Ａ／Ｄコンバ ータ手段のビットストリーム出力に応答して、各々が前記Ａ／Ｄコンバータ手段 に与えられる残余アナログ値を粗く表わす、量子化された値を生成する、Ｎビッ トＤ／Ａコンバータ手段と、 前記量子化された値を前記ｍ個の記憶エレメントに周期的に供給するためのデマ ルチプレクス手段と、前記ｍ個のアナログ入力の各々とそれに関連の残余アナロ グ値とを加算して、それに関連する量子化された値との差を求め、新しい残余ア ナログ値を形成する手段とを含む、装置。
20. ２０．前記記憶エレメントの各々はキャパシタを含む、請求項１９に記載の装置 。
21. ２１．前記記憶エレメントの各々はＣＣＤウェルを含む、請求項１９に記載の装 置。
22. ２２．焦点面に入射するエネルギパターンに応答してそれを表わすビットストリ ームを生成する撮像装置であって、前記焦点面上に配設されてｍ個のアナログ信 号を生成するエネルギ検出エレメントのアレイと、各々がアナログ値をストアす ることができるｍ個の記憶エレメントと、 与えられたアナログ値に応答してそれを表わすビットストリーム出力を生成する 、ＮビットＡ／Ｄコンバータ手段と、 前記ｍ個の記憶エレメントの各々から前記Ａ／Ｄコンバータ手段へ周期的に残余 アナログ値を与えるためのマルチプレクス手段とを含み、各残余アナログ値は前 記ｍ個のアナログ信号のそれぞれ１つと関連しており、さらに前記Ａ／Ｄコンバ ータ手段のビットストリーム出力に応答して、各々が前記Ａ／Ｄコンバータ手段 に与えられる残余アナログ値を粗く表わす、量子化された値を生成する、Ｎビッ トＤ／Ａコンバータ手段と、 前記量子化された値を前記ｍ個の記憶エレメントの各々に周期的に供給するため のデマルチプレクス手段と、前記ｍ個のアナログ入力の各々とそれに関連の残余 アナログ値とを加算して、それに関連する量子化された値との差を求め、新しい 残余アナログ値を形成するための手段とを含む、撮像装置。