JP3107372U - チップ固定構造 - Google Patents

チップ固定構造 Download PDF

Info

Publication number
JP3107372U
JP3107372U JP2004005065U JP2004005065U JP3107372U JP 3107372 U JP3107372 U JP 3107372U JP 2004005065 U JP2004005065 U JP 2004005065U JP 2004005065 U JP2004005065 U JP 2004005065U JP 3107372 U JP3107372 U JP 3107372U
Authority
JP
Japan
Prior art keywords
chip
adhesive
pointer
lead frame
pointers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004005065U
Other languages
English (en)
Inventor
世雄 連
Original Assignee
宏連国際科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 宏連国際科技股▲ふん▼有限公司 filed Critical 宏連国際科技股▲ふん▼有限公司
Application granted granted Critical
Publication of JP3107372U publication Critical patent/JP3107372U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】温度変化による物理的或いは化学的変化による影響を低下させ、チップの品質及び使用寿命を延ばすことができるチップ固定構造を提供する。
【解決手段】チップ１、リードフレーム２、粘着体３により構成し、粘性を備えた粘着体の幅をリードフレームの棒状ポインタ２１の長さよりもやや狭く、リードフレームは二列或いは四列のポインタの上置面２１１にそれぞれ粘着体を接着し、チップを粘着体上に接着し、各列ポインタがチップを搭載して接着固定する。
【選択図】図２

Description

本考案は、チップ固定構造に係り、特にチップ固定の製造工程に応用可能で、チップが粘着物の影響を受け損壊することを防止可能なチップ固定構造であり、これにより材料の使用コストを低減させることができるチップ固定構造に関する。
従来のチップとリードフレームの実装及びその固定構造は、図１に示すように、先ず予め集積回路を設計し、ウエハを分割してチップ10を完成する。次に、薄い膜状の粘着テープ20によりリードフレーム30上に固定し接着する。さらに、各ポインタ301の上面において、複数のポインタ301を利用して、チップ10を載せる。これにより、チップ10はリードフレーム30との実装を完了し、リードフレーム３０はチップ10の導電性パーツとなる。次に、ボンディングと封入作業を行う。
図１示すように、従来の粘着テープ20は、リードフレーム30のそれぞれポインタ301上面に設置される形態である。つまり、該粘着テープ20の形状はちょうど２列或いは４列のポインタ301の総面積に対応し形成されている。この粘着テープ20を使用して全てのポインタ301の上置面302を覆い、さらに粘着テープ20上面にチップ10を設置する。このため、粘着テープ20の使用量が非常に多く(例えば、もしポインタ301がチップ10を搭載する空間部位だけにあるならば、粘着テープ20をこれほど多く使用する必要はない)、浪費しているとも言える。しかも、チップ10が動作を開始し発熱或いは低温になった時には、粘着テープ20は收縮、或いは湾曲変形などの現象を来たす場合がある。そのため、従来のポインタ301の総面積形状に対応する粘着テープ20構造は、相対的に大量の收縮及び湾曲を発生するため、その上にあるチップ10を容易に損壊する虞があった。
従来の構造には以下の欠点があった。
それは、粘着テープの形状は２列或いは４列のポインタの総面積に対応し形成されており、この粘着テープを使用しすべてのポインタの上置面を覆い、さらに該粘着テープ上面にチップを設置するため、粘着テープの使用量が非常に多く、粘着テープの浪費と言える。
しかも、チップが動作を開始し発熱、或いは低温になった時には、粘着テープは收縮或いは、湾曲変形などの現象を来たす場合があるが、従来構造では粘着テープはポインタの総面積形状に対応し設置するため、相対的に大量の收縮及び湾曲を発生し、その上に搭載するチップを容易に損壊する虞があった。
本考案はこれらの事情に鑑みてなされたもので、チップの実装及び封入工程に応用可能で、チップが粘着物の影響を受け損壊することを防止でき、さらに材料使用のコストを低減させることができるチップ固定構造を提供することを目的とする。
上記課題を解決するため、本考案によるチップ固定構造は、チップ、リードフレーム、粘着体により構成し、前記リードフレームはチップに対外導電性を持たせるための金属パーツで、数列の複数のブロック状ポインタを備え、ポインタはそれぞれ上端に上置面を形成してチップを搭載可能とし、前記粘着体は両面に粘性を有する棒状の薄膜体で、粘着体の幅はリードフレームのポインタの長さよりもやや狭くし、前記リードフレームの各列ポインタ上置面には、それぞれ少なくとも１本の粘着体を設置し、該粘着体の幅はポインタの長さよりもやや狭く、該粘着体及びポインタ上はチップに覆われて接着され、前記粘着体によりチップを固定することを特徴とする。
本考案によるチップ固定構造によれば、チップの実装及び封入工程に応用可能で、チップが粘着物の影響を受け損壊することを防止でき、さらに材料使用のコストを低減させることができる効果を有する。
以下、図面を参照して本考案の実施例を説明する。
図２に示すように、本考案の実施例チップ固定構造は、チップ１、リードフレーム２、粘着体３により構成される。前記チップ１は、公知の物品であるため、ここでは詳述しない。
前記リードフレーム２は、図２に示すように、チップ１に対外導電性を持たせるための金属パーツであり、対応するチップ１或いは回路基板を含み、二列、四列或いは他の数列の複数のブロック状ポインタ21を構成している。前記複数ブロック状ポインタ21は、それぞれ上端に上置面211を形成し、まとまってチップ１を搭載するようになっている。前記複数ブロック状ポインタ２１の下端は、導接面212を備え、チップ１及び外部回路基板などとの接続導電の部位となる。
前記粘着体３は、図２に示すように、一種の両面に粘性を有する棒状の薄膜体であり、両面テープ或いは粘着剤を塗布した後に凝固し構成する粘着膜などを応用して用いることができる。但し、粘着体３の幅は、前記リードフレーム２のポインタ21の長さよりもやや狭く設定される。
次に、図２及び図３に示すように、前記リードフレーム２の各列ポインタ21上置面211には、それぞれ接着或いは塗布により少なくとも１本の粘着体３を設置される。この時、粘着体３の幅は該ポインタ21の長さよりもやや狭く、これにより各ポインタ21の外端は粘着体３がない状態を形成し、粘着体３及びポインタ21上にはチップ１が接着される。これにより、粘着体３は、チップ１を固定し、すなわちチップ１とリードフレーム２との固定構造を構成する。この後は、ボンディング或いは封入加工などを行う。
本実施例のチップ固定構造において、粘着体３の幅はポインタ21の長さよりも狭い形態で粘着或いは塗布され、各列ポインタ21の全面を覆わない。この状態で、同様にチップ１粘着の機能を備え、粘着体３の幅を適度にコントロールすることができ、ひいては材料コスト低減の効果がある。特に、本実施例の棒薄状粘着体３の幅は、ポインタ21の長さより狭いため、チップ１の応用において発熱、或いは低温に遭遇した時、粘着体３の收縮、湾曲或いは粘着性消失などの状況の発生など、温度変化による物理的或いは化学的変化による影響を相対的に低下させることができる。よって、従来の全面を粘着テープにより覆う方法が生み出すチップ固定構造における損害の発生を改善することができ、チップ１の品質及び使用寿命を延ばすことができる。
上述のように、本実施例の特徴は、ポインタ21の上置面211に棒状かつ幅がやや狭い粘着体３を接着するものである。その実施例形態は、図４に示すように、リードフレーム２の各列ポインタ21の上置面211にそれぞれ接着或いは塗布する２本の粘着体３を用い、粘着体３の幅がポインタ21の長さより狭く、各ポインタ21はその外端に粘着体３のない状態を形成する。これによりチップ１を上面において粘着固定する。
次に、図５に示すように、本考案実施例の棒薄状粘着体３Aの幅は、ポインタ21の長さより狭く、かつ各ポインタ21の隙間に対応し、特に貫通部31Aを設置することができる（粘着剤塗布の方法を採用し、自然に貫通形状を形成する）。これにより、粘着体３Aは、ポインタ21の上置面211だけに対応し粘着を形成し、その他余分の無用の粘着体３Aを省くことができる。こうして、粘着体３Aが熱により收縮或いは湾曲変形することによるチップ損壊の発生を防止することができる。
同様の原理で、図６に示すように、本考案実施例の棒薄状粘着体３B（両面テープ或いは粘着膜など）も、複数のポインタ21の上置面211にそれぞれ対応し、幅が粘着部32Bよりやや狭い構造に設置することができる。これにより、各粘着部32B間には少なくとも一列の直列部33Bを設置し、棒薄状の粘着体３Bを構成する。こうして、粘着体３Aが熱により收縮或いは湾曲変形することによるチップ損壊の発生を防止することができる。
また、本考案実施例のリードフレーム２における複数ポインタ21は、上述した矩形ブロック状構造だけに限るものではない。
図７に示すように、リードフレーム２の上端に上置面211’を形成し、下端に凸塊213’を設置する構造とし、この凸塊213’底端により導接面212’のポインタ21’構造とすることもできる。しかも、凸塊213’もまた粘着方式により組成し、各ポインタ21’間の凸塊213’は相互に交差し配列する構造を形成する。これにより、回路基板或いはその他設備の導接端とし、上置面21、21’に粘着体３、３A、３Bを接着するポインタ形態を形成することができる。
従来のチップ粘着固定構造の斜視図である。 本考案実施例のチップ固定構造を示す分解斜視図である。 本考案実施例のチップ固定構造の説明図である。 本実施例に用いる粘着体粘着の説明図である。 本実施例の粘着体粘着の別種の例を示す説明図である。 本実施例の粘着体粘着のさらに別種の例を示す説明図である。 リードフレームポインタの他の例を示す説明図である。
符号の説明
１ チップ
２ リードフレーム
21、21’ポインタ
211、211’上置面
212、212’導接面
213’突起ブロック
３、３A、３B 粘着体
31A 貫通部
32B 粘着部
33B 直列部
代理人 弁理士 伊藤 進

Claims (3)

  1. チップ、リードフレーム、粘着体により構成し、
    前記リードフレームはチップに対外導電性を持たせるための金属パーツで、数列の複数のブロック状ポインタを備え、ポインタはそれぞれ上端に上置面を形成してチップを搭載可能とし、
    前記粘着体は両面に粘性を有する棒状の薄膜体で、粘着体の幅はリードフレームのポインタの長さよりもやや狭くし、
    前記リードフレームの各列ポインタ上置面には、それぞれ少なくとも１本の粘着体を設置し、該粘着体の幅はポインタの長さよりもやや狭く、該粘着体及びポインタ上はチップに覆われて接着され、
    前記粘着体によりチップを固定することを特徴とするチップ固定構造。
  2. 前記粘着体は、両面テープ或いは粘着剤を塗布した後に凝固し構成する粘着膜を用い、前記各ポインタの隙間に応じて貫通部を形成し、それぞれ前記ポインタ上置面に対応して幅が前記ポインタ長さより狭い複数の粘着部を設置し、各粘着部間に少なくとも一列の直列部を設置することを特徴とする請求項１記載のチップ固定構造。
  3. 前記ポインタは、各列上置面にそれぞれ少なくとも二本の粘着体を含み、さらに下端には突起ブロックを設置し、該突起ブロック底端を導接面構造とすることを特徴とする請求項１記載のチップ固定構造。
JP2004005065U 2004-03-24 2004-08-24 チップ固定構造 Expired - Fee Related JP3107372U (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093204513U TWM255510U (en) 2004-03-24 2004-03-24 Chip mounting structure improvement

Publications (1)

Publication Number Publication Date
JP3107372U true JP3107372U (ja) 2005-02-03

Family

ID=35059745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004005065U Expired - Fee Related JP3107372U (ja) 2004-03-24 2004-08-24 チップ固定構造

Country Status (3)

Country Link
US (1) US20050224927A1 (ja)
JP (1) JP3107372U (ja)
TW (1) TWM255510U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103575429A (zh) * 2012-08-06 2014-02-12 精工爱普生株式会社 振动片、电子装置以及电子设备

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3329073B2 (ja) * 1993-06-04 2002-09-30 セイコーエプソン株式会社 半導体装置およびその製造方法
US5807767A (en) * 1996-01-02 1998-09-15 Micron Technology, Inc. Technique for attaching die to leads

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103575429A (zh) * 2012-08-06 2014-02-12 精工爱普生株式会社 振动片、电子装置以及电子设备
CN103575429B (zh) * 2012-08-06 2016-02-03 精工爱普生株式会社 振动片、电子装置以及电子设备

Also Published As

Publication number Publication date
TWM255510U (en) 2005-01-11
US20050224927A1 (en) 2005-10-13

Similar Documents

Publication Publication Date Title
US20200210041A1 (en) Touch display panel and bonding method thereof
CN107728348B (zh) 一种阵列基板的制作方法、阵列基板及显示面板
KR970024132A (ko) 회로장치와 그 제조방법(circuit device and method of fabricating same)
KR20010109149A (ko) 면설치형 전자회로유닛
KR930024140A (ko) 반도체장치 및 그 제조방법
JPH08264842A (ja) 側面発光装置
JPH0422075A (ja) 配線接続装置
JP3107372U (ja) チップ固定構造
DE60204773D1 (de) Elektronikmodul und seine montage
US7705437B2 (en) Semiconductor device
JP2009044126A (ja) テープキャリア基板および半導体装置
JP2007199664A (ja) 液晶表示装置とその製造方法
US7901528B2 (en) Method for manufacturing wiring substrate having sheet
JP5127497B2 (ja) 液晶表示装置
WO2007000813A1 (ja) ハードディスクドライブのキャリッジアセンブリ
US20120018861A1 (en) Tape carrier substrate
JPH09181209A (ja) 半導体装置およびその製造方法
JP2004279460A (ja) 液晶表示装置及びその製造方法
JP2002368348A (ja) Ｌｓｉパッケージ及びｌｓｉパッケージの製造方法
JPH0287654A (ja) 表面実装型半導体装置
JP4071121B2 (ja) 半導体装置
KR100526001B1 (ko) 엘시디 모듈
US7391120B2 (en) Increasing the adhesion of an adhesive connection in housings
JPS5986232A (ja) 電子回路装置
US7666713B2 (en) Method for bonding heatsink and semiconductor device with heatsink

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081208

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees