JP3095790B2 - 静電チャック - Google Patents
静電チャックInfo
- Publication number
- JP3095790B2 JP3095790B2 JP541391A JP541391A JP3095790B2 JP 3095790 B2 JP3095790 B2 JP 3095790B2 JP 541391 A JP541391 A JP 541391A JP 541391 A JP541391 A JP 541391A JP 3095790 B2 JP3095790 B2 JP 3095790B2
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrostatic chuck
- chuck
- wafer
- radius
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Drying Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、静電力を利用してワー
クを吸着保持する静電チャック、特に半導体ウェーハプ
ロセス工程に用いるプラズマＣＶＤ装置，プラズマエッ
チング装置などにのチャッキング治具として好適な静電
チャックの構成に関する。
クを吸着保持する静電チャック、特に半導体ウェーハプ
ロセス工程に用いるプラズマＣＶＤ装置，プラズマエッ
チング装置などにのチャッキング治具として好適な静電
チャックの構成に関する。
【０００２】
【従来の技術】昨今では、プラズマＣＶＤ装置，プラズ
マエッチング装置などを対象とした半導体ウェーハプロ
セス処理装置のウェーハチャッキング治具として、静電
チャックが多用されている。
マエッチング装置などを対象とした半導体ウェーハプロ
セス処理装置のウェーハチャッキング治具として、静電
チャックが多用されている。
【０００３】この静電チャックは、周知のようにセラミ
ックなどの絶縁体で作られたチャック基板に対してその
チャック面側に接近して正，負一対の分割電極を備え、
この電極間への電圧印加により発生する静電力（クーロ
ン力）を利用して半導体ウェーハなどのワークを吸着保
持するものである。
ックなどの絶縁体で作られたチャック基板に対してその
チャック面側に接近して正，負一対の分割電極を備え、
この電極間への電圧印加により発生する静電力（クーロ
ン力）を利用して半導体ウェーハなどのワークを吸着保
持するものである。
【０００４】次に、従来より実施されている静電チャッ
クの構造を図２，図３に示す。図において、１はセラミ
ックを素材として作られた円板状のチャック基板、２，
３はチャック基板１のチャック面側に接近して基板の層
内に埋設した正，負一対の分割電極、４は各電極から外
部に引出した給電端子であり、５がチャック面に吸着保
持された半導体ウェーハ（円板状のワーク）を示す。こ
こで、各分割電極２，３は半円形をなした薄膜電極であ
り、間隔を隔てて左右に並置形成されている。なお、か
かる静電チャックは、まずセラミックを素材として円板
状のチャック基板１を成形加工し、その一方の表面に分
割電極２，３を印刷法などによりパターン形成した後、
その上を薄いセラミック層で覆って全体を焼成して作ら
れる。
クの構造を図２，図３に示す。図において、１はセラミ
ックを素材として作られた円板状のチャック基板、２，
３はチャック基板１のチャック面側に接近して基板の層
内に埋設した正，負一対の分割電極、４は各電極から外
部に引出した給電端子であり、５がチャック面に吸着保
持された半導体ウェーハ（円板状のワーク）を示す。こ
こで、各分割電極２，３は半円形をなした薄膜電極であ
り、間隔を隔てて左右に並置形成されている。なお、か
かる静電チャックは、まずセラミックを素材として円板
状のチャック基板１を成形加工し、その一方の表面に分
割電極２，３を印刷法などによりパターン形成した後、
その上を薄いセラミック層で覆って全体を焼成して作ら
れる。
【０００５】かかる静電チャックの動作は周知であり、
分割電極２と３との間に直流高電圧を印加した状態でウ
ェーハ５をチャック面に近づけると、分割電極２、３と
ウェーハ５との間に働く静電力でウェーハが静電チャッ
クのチャック面に吸着保持される。
分割電極２と３との間に直流高電圧を印加した状態でウ
ェーハ５をチャック面に近づけると、分割電極２、３と
ウェーハ５との間に働く静電力でウェーハが静電チャッ
クのチャック面に吸着保持される。
【０００６】
【発明が解決しようとする課題】ところで、前記した従
来の静電チャックをプラズマＣＶＤ装置などのプロセス
処理装置に組み込んで半導体ウェーハのプロセス処理を
行うと、次記のような不具合の生じることが認められて
いる。
来の静電チャックをプラズマＣＶＤ装置などのプロセス
処理装置に組み込んで半導体ウェーハのプロセス処理を
行うと、次記のような不具合の生じることが認められて
いる。
【０００７】（１）ウェーハの周縁部分，静電チャック
の各分割電極に対面する左右の面域で均質な加工（成
膜）性能が得られず、製品の歩留りの低下を招く。
の各分割電極に対面する左右の面域で均質な加工（成
膜）性能が得られず、製品の歩留りの低下を招く。
【０００８】（２）特にプラズマＣＶＤ装置では、ウェ
ーハで覆われずにプラズマに露出しているチャック基板
の外周面域に成膜，堆積した薄膜の剥離，飛散によって
ウェーハの表面にパーティクル汚損が生じる他、パーテ
ィクル汚損防止法として装置の室内にエッチングガスを
導入てドライクリーニングを行う場合に長い時間がかか
り、装置の生産性を低下させる。
ーハで覆われずにプラズマに露出しているチャック基板
の外周面域に成膜，堆積した薄膜の剥離，飛散によって
ウェーハの表面にパーティクル汚損が生じる他、パーテ
ィクル汚損防止法として装置の室内にエッチングガスを
導入てドライクリーニングを行う場合に長い時間がかか
り、装置の生産性を低下させる。
【０００９】（３）さらに、電極への電圧印加を停止し
た後でも残留電荷による静電吸着力が残るため、この残
留吸着液の減少速度が遅いと処理後のロスタイムが増し
てウェーハ受け渡し工程のスループット性が低下する。
た後でも残留電荷による静電吸着力が残るため、この残
留吸着液の減少速度が遅いと処理後のロスタイムが増し
てウェーハ受け渡し工程のスループット性が低下する。
【００１０】一方、前記した加工性能が不均一となる要
因について本発明者が究明したところによれば、その原
因の一つとして、処理装置の室内に生成したプラズマと
静電チャックに吸着保持されたウェーハとの間に発生す
るバイアス電圧が影響し、正，負の分割電極とウェーハ
との間に働く静電吸着力の分布にばらつきが生じること
が挙げられる。このことを図４で説明すると、図示のよ
うに静電チャックのチャック面に半導体ウェーハ５を吸
着保持してプラズ処理を行っている状態では、プラズマ
中の電子とイオンの移動度の差でプラズマとウェーハと
の間にバイアス電圧が発生し、プラズマからの電子とイ
オンの入射量が等しくなるようにウェーハの表面が電子
過剰の状態が維持される。ここで、前記の電子によって
静電チャックの電極２，３に誘起される正電荷とウェー
ハとの間の電束密度をＤB , 静電チャックの電源電圧に
より発生する電束密度をＤVとすると、図示した静電チ
ャックの左半分の領域では電束密度がＤB ＋ＤV に増加
し、右半分の領域では電束密度がＤB −ＤV に減少す
る。ここで、ウェーハ５に働く静電吸着力は電束密度の
二乗に比例することから、結果として図示の左半分領域
での吸着力は大きくなりのに対し、右半分領域では逆に
吸着力が小さくなる。しかも、発明者が実験から得た知
見によれば、前記した吸着力は静電チャックとチャック
面に吸着保持されたウェーハとの間の熱伝達率に大きく
影響を及ぼすことが認められており、吸着力が低いと熱
伝達率も低下する。このために、図示のウェーハ吸着状
態でプラズマ処理を行うと、ウェーハ５の左右領域で温
度分布に差が生じ、これが基でプロセス処理性の面で加
工性能に均質性を欠くようになる。すなわち、プラズマ
ＣＶＤ処理を行うと、ウェーハ５の左右領域で膜成長速
度に差が生じてしまう。
因について本発明者が究明したところによれば、その原
因の一つとして、処理装置の室内に生成したプラズマと
静電チャックに吸着保持されたウェーハとの間に発生す
るバイアス電圧が影響し、正，負の分割電極とウェーハ
との間に働く静電吸着力の分布にばらつきが生じること
が挙げられる。このことを図４で説明すると、図示のよ
うに静電チャックのチャック面に半導体ウェーハ５を吸
着保持してプラズ処理を行っている状態では、プラズマ
中の電子とイオンの移動度の差でプラズマとウェーハと
の間にバイアス電圧が発生し、プラズマからの電子とイ
オンの入射量が等しくなるようにウェーハの表面が電子
過剰の状態が維持される。ここで、前記の電子によって
静電チャックの電極２，３に誘起される正電荷とウェー
ハとの間の電束密度をＤB , 静電チャックの電源電圧に
より発生する電束密度をＤVとすると、図示した静電チ
ャックの左半分の領域では電束密度がＤB ＋ＤV に増加
し、右半分の領域では電束密度がＤB −ＤV に減少す
る。ここで、ウェーハ５に働く静電吸着力は電束密度の
二乗に比例することから、結果として図示の左半分領域
での吸着力は大きくなりのに対し、右半分領域では逆に
吸着力が小さくなる。しかも、発明者が実験から得た知
見によれば、前記した吸着力は静電チャックとチャック
面に吸着保持されたウェーハとの間の熱伝達率に大きく
影響を及ぼすことが認められており、吸着力が低いと熱
伝達率も低下する。このために、図示のウェーハ吸着状
態でプラズマ処理を行うと、ウェーハ５の左右領域で温
度分布に差が生じ、これが基でプロセス処理性の面で加
工性能に均質性を欠くようになる。すなわち、プラズマ
ＣＶＤ処理を行うと、ウェーハ５の左右領域で膜成長速
度に差が生じてしまう。
【００１１】また、加工性能に均質性を欠く他の原因と
して、本発明者が究明したところによれば、ウェーハ周
縁部分におけるプラズマ密度の不均一性，および荷電粒
子の加速方向とウェーハ面との非垂直性が挙げられる。
図５は図４と同様に静電チャックにウェーハ５を吸着し
てプラズマ処理を行っている状態でのウェーハ周域のプ
ラズマ状態を示すものあり、ウェーハ５の周域にイオン
シース（点線で表した領域）が存在している。すなわ
ち、プラズマはプラズマを閉じ込めている空間内の固体
壁に対し、固体壁が導体，絶縁物、接地，浮遊であるこ
とを問わず、プラズマとの境界にイオンシースを形成し
て安定化を図ろうとする性質を持つ。なお、イオンシー
ス領域の厚さはプラズマの密度，圧力，バイアス電圧の
大きさに依存して決定される。ところで、図示のように
ウェーハと静電チャックの半径が殆ど同一であると、特
にウェーハ５の周縁部分ではプラズマ密度が不均一とな
り、かつ荷電粒子の加速方向もウェーハ面に対して垂直
とならず、このことがウェーハの加工性を不均質にす
る。
して、本発明者が究明したところによれば、ウェーハ周
縁部分におけるプラズマ密度の不均一性，および荷電粒
子の加速方向とウェーハ面との非垂直性が挙げられる。
図５は図４と同様に静電チャックにウェーハ５を吸着し
てプラズマ処理を行っている状態でのウェーハ周域のプ
ラズマ状態を示すものあり、ウェーハ５の周域にイオン
シース（点線で表した領域）が存在している。すなわ
ち、プラズマはプラズマを閉じ込めている空間内の固体
壁に対し、固体壁が導体，絶縁物、接地，浮遊であるこ
とを問わず、プラズマとの境界にイオンシースを形成し
て安定化を図ろうとする性質を持つ。なお、イオンシー
ス領域の厚さはプラズマの密度，圧力，バイアス電圧の
大きさに依存して決定される。ところで、図示のように
ウェーハと静電チャックの半径が殆ど同一であると、特
にウェーハ５の周縁部分ではプラズマ密度が不均一とな
り、かつ荷電粒子の加速方向もウェーハ面に対して垂直
とならず、このことがウェーハの加工性を不均質にす
る。
【００１２】本発明は上記の点にかんがみなされたもの
であり、静電チャックの電極形状，寸法とワークの寸法
との関係を最適化することにより、加工性能の均一性と
パーティクル汚損防止のためのドライクリーニング時間
の短縮が図れるようにした、特にプラズマＣＶＤ装置な
どの半導体ウェーハプロセス処理装置のウェーハチャッ
キング治具として好適な静電チャックを提供することを
目的とする。
であり、静電チャックの電極形状，寸法とワークの寸法
との関係を最適化することにより、加工性能の均一性と
パーティクル汚損防止のためのドライクリーニング時間
の短縮が図れるようにした、特にプラズマＣＶＤ装置な
どの半導体ウェーハプロセス処理装置のウェーハチャッ
キング治具として好適な静電チャックを提供することを
目的とする。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に、本発明の静電チャックは次記のように構成するもの
とする。
に、本発明の静電チャックは次記のように構成するもの
とする。
【００１４】静電力を利用して半導体ウエハなどのワー
クを吸着保持する静電チャックであり、セラミックを素
材とする円板状の基板に対してそのチャック面側の面域
に正，負一対の薄膜電極をパターン形成し、さらに電極
を薄いセラミック層で被覆してなり、前記各電極のパタ
ーン形状を外周縁が円弧状であるくし形となし、かつ双
方の電極の帯状くし歯を互い違いに入り組ませて形成し
た静電チャックであって、処理されるワークの周囲に発
生するプラズマとワークとの間にバイアス電圧が加わる
ものにおいて、セラミック層の固有電気抵抗が１０9〜
１０12Ωｃｍであるとともに、電極のくし歯の帯幅がワ
ークの厚さの１０〜２０倍であることとする。もしく
は、静電力を利用して半導体ウエハなどのワークを吸着
保持する静電チャックであり、セラミックを素材とする
円板状の基板に対してそのチャック面側の面域に正，負
一対の薄膜電極をパターン形成し、さらに電極を薄いセ
ラミック層で被覆してなり、前記各電極のパターン形状
を外周縁が円弧状であるくし形となし、かつ双方の電極
の帯状くし歯を互い違いに入り組ませて形成した静電チ
ャックであって、処理されるワークの周囲に発生するプ
ラズマとワークとの間にバイアス電圧が加わるものにお
いて、セラミック層の固有電気抵抗が１０9〜１０12Ω
ｃｍであるとともに、電極の外周縁までの半径をワーク
の半径よりも大、チャック基板の半径よりも小となすと
ともに、ワークとの半径差がセラミック被覆層とワーク
の厚さとの和の１０倍以上で、かつチャック基板との半
径差がセラミック被覆層の厚さの１０倍以下となるよう
に選定するものとする。
クを吸着保持する静電チャックであり、セラミックを素
材とする円板状の基板に対してそのチャック面側の面域
に正，負一対の薄膜電極をパターン形成し、さらに電極
を薄いセラミック層で被覆してなり、前記各電極のパタ
ーン形状を外周縁が円弧状であるくし形となし、かつ双
方の電極の帯状くし歯を互い違いに入り組ませて形成し
た静電チャックであって、処理されるワークの周囲に発
生するプラズマとワークとの間にバイアス電圧が加わる
ものにおいて、セラミック層の固有電気抵抗が１０9〜
１０12Ωｃｍであるとともに、電極のくし歯の帯幅がワ
ークの厚さの１０〜２０倍であることとする。もしく
は、静電力を利用して半導体ウエハなどのワークを吸着
保持する静電チャックであり、セラミックを素材とする
円板状の基板に対してそのチャック面側の面域に正，負
一対の薄膜電極をパターン形成し、さらに電極を薄いセ
ラミック層で被覆してなり、前記各電極のパターン形状
を外周縁が円弧状であるくし形となし、かつ双方の電極
の帯状くし歯を互い違いに入り組ませて形成した静電チ
ャックであって、処理されるワークの周囲に発生するプ
ラズマとワークとの間にバイアス電圧が加わるものにお
いて、セラミック層の固有電気抵抗が１０9〜１０12Ω
ｃｍであるとともに、電極の外周縁までの半径をワーク
の半径よりも大、チャック基板の半径よりも小となすと
ともに、ワークとの半径差がセラミック被覆層とワーク
の厚さとの和の１０倍以上で、かつチャック基板との半
径差がセラミック被覆層の厚さの１０倍以下となるよう
に選定するものとする。
【００１５】ここで、セラミック層の厚さが０．１５〜
０．６ｍｍであると好ましい。
０．６ｍｍであると好ましい。
【００１６】
【作用】前記構成で、各電極のパターン形状をくし形と
なし、かつ双方の電極の帯状くし歯を互い違いに入り組
ませて形成することにより、プラズマ中でワークを静電
チャックに吸着保持した状態でも静電吸着力の分布がワ
ークの全面域で見ればほぼ平均化され、ワークと静電チ
ャックとの間で局部的に極端な熱伝達率の低下が発生す
ることが回避される。また、電極の半径をイオンシース
の厚さが無視できる程度にワークの外周側へ広げること
により、ワークの全域でプラズマ密度の均一性，荷電粒
子の加速方向の垂直性，および荷電粒子エネルギーの均
一性が得られ、これらによりプラズマＣＶＤ処理での加
工（成膜）性が均質となる。さらに、電極の半径に対し
てチャック基板の外径を適正に拡大することで、スパッ
タレートに係わる荷電粒子エネルギーの低下が避けら
れ、これにより静電チャックのドライエッチングによる
クリーニング作業時間が短くて済む。
なし、かつ双方の電極の帯状くし歯を互い違いに入り組
ませて形成することにより、プラズマ中でワークを静電
チャックに吸着保持した状態でも静電吸着力の分布がワ
ークの全面域で見ればほぼ平均化され、ワークと静電チ
ャックとの間で局部的に極端な熱伝達率の低下が発生す
ることが回避される。また、電極の半径をイオンシース
の厚さが無視できる程度にワークの外周側へ広げること
により、ワークの全域でプラズマ密度の均一性，荷電粒
子の加速方向の垂直性，および荷電粒子エネルギーの均
一性が得られ、これらによりプラズマＣＶＤ処理での加
工（成膜）性が均質となる。さらに、電極の半径に対し
てチャック基板の外径を適正に拡大することで、スパッ
タレートに係わる荷電粒子エネルギーの低下が避けら
れ、これにより静電チャックのドライエッチングによる
クリーニング作業時間が短くて済む。
【００１７】
【実施例】図１の（ａ),（ｂ）は本発明実施例の構成を
示すものであり、図４，図５に対応する同一部材には同
じ符号が付してある。すなわち、セラミック素材で作ら
れた静電チャックの円板状基板１を構造担体として、そ
の表面には（＋), (−) 側の分割電極２，３がパターン
形成され、かつこの電極２，３を覆って基板１のチャッ
ク面側に薄いセラミックス被覆層１ａが積層されてお
り、さらに各分割電極２，３からは給電端子４が基板１
の背後側に引出してある。ここで、各電極２，３のパタ
ーン形状は、図示のように外周縁が円弧状であるくし形
であり、かつ電極２と３の帯状くし歯２ａ，３ａが互い
違いに入り組んで並ぶように形成されている。また、６
は静電チャックを図示されてない基台に取付けるための
埋め込み金具である。なお、静電チャックの使用に際し
ては、各電極２，３から引出した給電端子４より直流高
電圧と高周波電圧を重畳して印加する。
示すものであり、図４，図５に対応する同一部材には同
じ符号が付してある。すなわち、セラミック素材で作ら
れた静電チャックの円板状基板１を構造担体として、そ
の表面には（＋), (−) 側の分割電極２，３がパターン
形成され、かつこの電極２，３を覆って基板１のチャッ
ク面側に薄いセラミックス被覆層１ａが積層されてお
り、さらに各分割電極２，３からは給電端子４が基板１
の背後側に引出してある。ここで、各電極２，３のパタ
ーン形状は、図示のように外周縁が円弧状であるくし形
であり、かつ電極２と３の帯状くし歯２ａ，３ａが互い
違いに入り組んで並ぶように形成されている。また、６
は静電チャックを図示されてない基台に取付けるための
埋め込み金具である。なお、静電チャックの使用に際し
ては、各電極２，３から引出した給電端子４より直流高
電圧と高周波電圧を重畳して印加する。
【００１８】また、前記の構成において、ウェーハ５の
半径をR1、電極２，３の外周縁までの半径をR2（但しR2
＞R1) 、基板１の半径をR3 (但しR3＞R2) 、電極くし歯
２ａ，３ａの帯幅をＡ、電極２，３とウェーハ５と間の
半径差 (R2−R1) をＢ、電極２，３と基板１の半径差
（R3−R2) をＣ、ウェーハ５の厚さをD1、セラミック被
覆層１ａの厚さをD2、基板１の素材であるセラミックの
固有電気抵抗（体積抵抗率）をρとして、前記した諸元
のうち、Ａはウェーハの厚さD1の10〜20倍、Ｂはウェー
ハの厚さとセラミック被覆層との厚さの和（D1＋D2) の
10倍以上、Ｃはセラミック被覆層の厚さD2の10倍以下、
D2は0.15〜0.6m程度、ρは109 〜1012Ωcm程度に選定さ
れている。
半径をR1、電極２，３の外周縁までの半径をR2（但しR2
＞R1) 、基板１の半径をR3 (但しR3＞R2) 、電極くし歯
２ａ，３ａの帯幅をＡ、電極２，３とウェーハ５と間の
半径差 (R2−R1) をＢ、電極２，３と基板１の半径差
（R3−R2) をＣ、ウェーハ５の厚さをD1、セラミック被
覆層１ａの厚さをD2、基板１の素材であるセラミックの
固有電気抵抗（体積抵抗率）をρとして、前記した諸元
のうち、Ａはウェーハの厚さD1の10〜20倍、Ｂはウェー
ハの厚さとセラミック被覆層との厚さの和（D1＋D2) の
10倍以上、Ｃはセラミック被覆層の厚さD2の10倍以下、
D2は0.15〜0.6m程度、ρは109 〜1012Ωcm程度に選定さ
れている。
【００１９】なお、前記した静電チャックの諸元を決定
する過程で発明者の行った各種実験から、次記のことが
確認されている。すなわち、ウェーハ５を吸着保持した
状態での静電チャックの静電吸着力は、先述したように
ウェーハ５と各電極２，３との間の電束密度で決定され
るが、このこの空間に静電チャックへの電圧印加停止後
に電荷が残存していると、この電荷量の二乗に比例した
静電吸着力がウェーハ５に加わる。しかも前記の電荷の
濃度は電極２，３を覆うセラミック被覆層１ａの中を流
れる電流によって決定される。かかる点、直流高電圧の
印加停止後の残留電荷による吸着力の減少速度を実用的
値とするに必要なセラミックの固有電気抵抗ρは109 〜
1012Ωcm程度であることが判った。
する過程で発明者の行った各種実験から、次記のことが
確認されている。すなわち、ウェーハ５を吸着保持した
状態での静電チャックの静電吸着力は、先述したように
ウェーハ５と各電極２，３との間の電束密度で決定され
るが、このこの空間に静電チャックへの電圧印加停止後
に電荷が残存していると、この電荷量の二乗に比例した
静電吸着力がウェーハ５に加わる。しかも前記の電荷の
濃度は電極２，３を覆うセラミック被覆層１ａの中を流
れる電流によって決定される。かかる点、直流高電圧の
印加停止後の残留電荷による吸着力の減少速度を実用的
値とするに必要なセラミックの固有電気抵抗ρは109 〜
1012Ωcm程度であることが判った。
【００２０】また、くし形電極２，３のくし歯２ａ，３
ａの帯幅Ａの最適値を模索するに当たって、前記帯幅Ａ
をウェーハ５（シリコンウェーハ）の厚さD1の20倍以上
とし、かつ電極２と３の間の絶縁距離を２〜３mmとした
ところ、負側電極３と対面するウェーハ５の表面の膜成
長速度の低下が見られた。また、帯幅Ａをウェーハ５の
厚さD1の５倍程度とした場合には、電極面積の減少から
大幅な吸着力の低下が見られた。かかる点、電極くし歯
の帯幅Ａをウェーハの厚さD1の10〜20倍とすることで、
実用的な吸着力と膜成長速度の均一性の得られることが
判った。
ａの帯幅Ａの最適値を模索するに当たって、前記帯幅Ａ
をウェーハ５（シリコンウェーハ）の厚さD1の20倍以上
とし、かつ電極２と３の間の絶縁距離を２〜３mmとした
ところ、負側電極３と対面するウェーハ５の表面の膜成
長速度の低下が見られた。また、帯幅Ａをウェーハ５の
厚さD1の５倍程度とした場合には、電極面積の減少から
大幅な吸着力の低下が見られた。かかる点、電極くし歯
の帯幅Ａをウェーハの厚さD1の10〜20倍とすることで、
実用的な吸着力と膜成長速度の均一性の得られることが
判った。
【００２１】また、くし形電極２，３の半径の最適値を
模索するに当たって、ウェーハ５の外側となる部分を種
々の内径を持ったドーナツ状のアルミ製薄膜板で覆って
成膜実験を行ったところ、内径が大きくなるにしたがっ
てウェーハ５の中央部分と外周部分との膜成長速度の差
の減少が見られた。そして、実用的な成膜の均一性を得
るには、電極２，３の半径R2とウェーハ５の半径R1との
差Ｂを、ウェーハ５の厚さとセラミック被覆層との厚さ
の和（D1＋D2) の10倍以上に大きくする必要があること
が判った。この場合には、静電チャックのプラズマ中に
露出した部分にもウェーハ５の表面とほぼ同様に成膜さ
れるが、この成膜部分に対してNF3 ガスを用いてプラズ
マエッチングを試みたところ、高周波電圧の有無によっ
てエッチング速度が大幅に異なり、高周波電圧の無い場
合はドーナツ状の堆積膜が数百Å／分程度の速度で一様
にエッチングされ、高周波電圧を重畳した場合は電極
２，３より外周側の基板領域でセラミック被覆層１ａの
厚さD2の10倍程度のところまでが2000Å／分以上の速い
速度でエッチングが進み、それより外周側の部分は高周
波電圧の無い場合と同等速度まで急激なエッチング速度
の低下が見られた。
模索するに当たって、ウェーハ５の外側となる部分を種
々の内径を持ったドーナツ状のアルミ製薄膜板で覆って
成膜実験を行ったところ、内径が大きくなるにしたがっ
てウェーハ５の中央部分と外周部分との膜成長速度の差
の減少が見られた。そして、実用的な成膜の均一性を得
るには、電極２，３の半径R2とウェーハ５の半径R1との
差Ｂを、ウェーハ５の厚さとセラミック被覆層との厚さ
の和（D1＋D2) の10倍以上に大きくする必要があること
が判った。この場合には、静電チャックのプラズマ中に
露出した部分にもウェーハ５の表面とほぼ同様に成膜さ
れるが、この成膜部分に対してNF3 ガスを用いてプラズ
マエッチングを試みたところ、高周波電圧の有無によっ
てエッチング速度が大幅に異なり、高周波電圧の無い場
合はドーナツ状の堆積膜が数百Å／分程度の速度で一様
にエッチングされ、高周波電圧を重畳した場合は電極
２，３より外周側の基板領域でセラミック被覆層１ａの
厚さD2の10倍程度のところまでが2000Å／分以上の速い
速度でエッチングが進み、それより外周側の部分は高周
波電圧の無い場合と同等速度まで急激なエッチング速度
の低下が見られた。
【００２２】
【発明の効果】本発明による静電チャックは、以上説明
したように構成されているので、プラズマＣＶＤ装置な
どのウェーハチャッキング治具に適用して半導体ウェー
ハのプロセス処理を行った場合でも、プラズマによる影
響力を抑えてウェーハ全面域で均質な薄膜が形成できる
優れた加工性能が得られる。また、ウェーハのパーティ
クル汚損防止のために成膜処理後に行う静電チャックの
ドライクリーニング処理時間が従来構造とと比べて１／
４以下に短縮でき、さらに静電チャックへの電圧印加停
止後の残留吸着力の減少速度を早められるなど、半導体
ウェーハのプロセス処理装置での製品歩留り，並びに生
産性向上化に大きく寄与する実用的効果が得られる。
したように構成されているので、プラズマＣＶＤ装置な
どのウェーハチャッキング治具に適用して半導体ウェー
ハのプロセス処理を行った場合でも、プラズマによる影
響力を抑えてウェーハ全面域で均質な薄膜が形成できる
優れた加工性能が得られる。また、ウェーハのパーティ
クル汚損防止のために成膜処理後に行う静電チャックの
ドライクリーニング処理時間が従来構造とと比べて１／
４以下に短縮でき、さらに静電チャックへの電圧印加停
止後の残留吸着力の減少速度を早められるなど、半導体
ウェーハのプロセス処理装置での製品歩留り，並びに生
産性向上化に大きく寄与する実用的効果が得られる。
【図１】本発明実施例の構成を表す図であり、（ａ）は
静電チャックの平面図、（ｂ）は（ａ）の平面図
静電チャックの平面図、（ｂ）は（ａ）の平面図
【図２】従来実施されている静電チャックの平面図
【図３】図２の断面図
【図４】静電チャックによるプラズマの静電吸着力に及
ぼす作用の説明図
ぼす作用の説明図
【図５】静電チャックによるウェーハ周辺部のプラズマ
状態を表す図。
状態を表す図。
１ セラミック基板 １ａ セラミック被覆層 ２ 電極 (正極側) ２ａ 電極のくし歯 ３ 電極 (負極側) ３ａ 電極のくし歯 ５ ウェーハ（ワーク） R1 ウェーハの半径 R2 電極の半径 R3 基板の半径 Ａ 電極のくし歯の帯幅 Ｂ 電極とウェーハとの半径差 Ｃ 電極と基板との半径差 D1 ウェーハの厚さ D2 セラミック被覆層の厚さ
フロントページの続き (56)参考文献 特開 昭59−57446（ＪＰ，Ａ) 特開 昭53−77489（ＪＰ，Ａ) 特開 昭62−157752（ＪＰ，Ａ) 特開 平１−274938（ＪＰ，Ａ) 特開 平２−22166（ＪＰ，Ａ) 特開 昭61−56843（ＪＰ，Ａ) 実開 平２−35438（ＪＰ，Ｕ) 実開 平２−79027（ＪＰ，Ｕ)
Claims (3)
- 【請求項１】静電力を利用して半導体ウエハなどのワー
クを吸着保持する静電チャックであり、セラミックを素
材とする円板状の基板に対してそのチャック面側の面域
に正，負一対の薄膜電極をパターン形成し、さらに電極
を薄いセラミック層で被覆してなり、前記各電極のパタ
ーン形状を外周縁が円弧状であるくし形となし、かつ双
方の電極の帯状くし歯を互い違いに入り組ませて形成し
た静電チャックであって、処理されるワークの周囲に発
生するプラズマとワークとの間にバイアス電圧が加わる
ものにおいて、 セラミック層の固有電気抵抗が１０9〜１０12Ωｃｍで
あるとともに、電極のくし歯の帯幅がワークの厚さの１
０〜２０倍であることを特徴とする静電チャック。 - 【請求項２】静電力を利用して半導体ウエハなどのワー
クを吸着保持する静電チャックであり、セラミックを素
材とする円板状の基板に対してそのチャック面側の面域
に正，負一対の薄膜電極をパターン形成し、さらに電極
を薄いセラミック層で被覆してなり、前記各電極のパタ
ーン形状を外周縁が円弧状であるくし形となし、かつ双
方の電極の帯状くし歯を互い違いに入り組ませて形成し
た静電チャックであって、処理されるワークの周囲に発
生するプラズマとワークとの間にバイアス電圧が加わる
ものにおいて、 セラミック層の固有電気抵抗が１０9〜１０12Ωｃｍで
あるとともに、電極の外周縁までの半径をワークの半径
よりも大、チャック基板の半径よりも小となすととも
に、ワークとの半径差がセラミック被覆層とワークの厚
さとの和の１０倍以上で、かつチャック基板との半径差
がセラミック被覆層の厚さの１０倍以下となるように選
定したことを特徴とする静電チャック。 - 【請求項３】請求項１または２記載の静電チャックにお
いて、セラミック層の厚さが０．１５〜０．６ｍｍであ
ることを特徴とする静電チャック。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP541391A JP3095790B2 (ja) | 1991-01-22 | 1991-01-22 | 静電チャック |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP541391A JP3095790B2 (ja) | 1991-01-22 | 1991-01-22 | 静電チャック |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04237148A JPH04237148A (ja) | 1992-08-25 |
| JP3095790B2 true JP3095790B2 (ja) | 2000-10-10 |
Family
ID=11610463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP541391A Expired - Fee Related JP3095790B2 (ja) | 1991-01-22 | 1991-01-22 | 静電チャック |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3095790B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555894U (ja) * | 1991-11-15 | 1993-07-27 | 株式会社ヤナギヤ | 豆 腐 |
| KR20170063982A (ko) * | 2013-08-05 | 2017-06-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 얇은 기판 취급을 위한 정전 캐리어 |
| KR102326391B1 (ko) * | 2016-11-14 | 2021-11-16 | 티케이 엘리베이터 이노베이션 앤드 오퍼레이션스 게엠베하 | 엘리베이터 시스템용의 카 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090255630A1 (en) * | 2005-04-28 | 2009-10-15 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus and electrode member |
| US7525787B2 (en) * | 2005-09-30 | 2009-04-28 | Lam Research Corporation | Electrostatic chuck assembly with dielectric material and/or cavity having varying thickness, profile and/or shape, method of use and apparatus incorporating same |
| US20120134028A1 (en) | 2009-08-13 | 2012-05-31 | Fujifilm Corporation | Wafer level lens, production method of wafer level lens, and imaging unit |
| WO2015013142A1 (en) * | 2013-07-22 | 2015-01-29 | Applied Materials, Inc. | An electrostatic chuck for high temperature process applications |
| CN105359265B (zh) | 2013-08-05 | 2018-12-14 | 应用材料公司 | 原位可移除式静电夹盘 |
| JP6441927B2 (ja) | 2013-08-06 | 2018-12-19 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 局部的に加熱されるマルチゾーン式の基板支持体 |
| WO2015042302A1 (en) | 2013-09-20 | 2015-03-26 | Applied Materials, Inc. | Substrate carrier with integrated electrostatic chuck |
| US9460950B2 (en) | 2013-12-06 | 2016-10-04 | Applied Materials, Inc. | Wafer carrier for smaller wafers and wafer pieces |
| WO2015171226A1 (en) | 2014-05-09 | 2015-11-12 | Applied Materials, Inc. | Substrate carrier system with protective covering |
| US10153191B2 (en) | 2014-05-09 | 2018-12-11 | Applied Materials, Inc. | Substrate carrier system and method for using the same |
| US9740111B2 (en) * | 2014-05-16 | 2017-08-22 | Applied Materials, Inc. | Electrostatic carrier for handling substrates for processing |
| US9959961B2 (en) | 2014-06-02 | 2018-05-01 | Applied Materials, Inc. | Permanent magnetic chuck for OLED mask chucking |
| JP2018518055A (ja) | 2015-06-04 | 2018-07-05 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 透明な静電キャリア |
| CN113574652B (zh) | 2019-03-18 | 2023-09-01 | 日本碍子株式会社 | 静电卡盘 |
-
1991
- 1991-01-22 JP JP541391A patent/JP3095790B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555894U (ja) * | 1991-11-15 | 1993-07-27 | 株式会社ヤナギヤ | 豆 腐 |
| KR20170063982A (ko) * | 2013-08-05 | 2017-06-08 | 어플라이드 머티어리얼스, 인코포레이티드 | 얇은 기판 취급을 위한 정전 캐리어 |
| KR101812666B1 (ko) | 2013-08-05 | 2017-12-27 | 어플라이드 머티어리얼스, 인코포레이티드 | 얇은 기판 취급을 위한 정전 캐리어 |
| KR102139682B1 (ko) | 2013-08-05 | 2020-07-30 | 어플라이드 머티어리얼스, 인코포레이티드 | 얇은 기판 취급을 위한 정전 캐리어 |
| KR102326391B1 (ko) * | 2016-11-14 | 2021-11-16 | 티케이 엘리베이터 이노베이션 앤드 오퍼레이션스 게엠베하 | 엘리베이터 시스템용의 카 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04237148A (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3095790B2 (ja) | 静電チャック | |
| JP3693388B2 (ja) | 磁束処理のための静電チャック | |
| JP3296292B2 (ja) | エッチング方法、クリーニング方法、及びプラズマ処理装置 | |
| KR100646266B1 (ko) | 스퍼터링 증착용 플라스마 처리 장치 | |
| KR100625712B1 (ko) | 웨이퍼 미립자 오염 정도가 낮은 정전 웨이퍼 클램프 | |
| JP3292270B2 (ja) | 静電吸着装置 | |
| US20070044915A1 (en) | Vacuum plasma processor having a chamber with electrodes and a coil for plasma excitation and method of operating same | |
| JPH0585634B2 (ja) | ||
| US20130070384A1 (en) | High Surface Resistivity Electrostatic Chuck | |
| TW200405443A (en) | Electrostatic absorbing apparatus | |
| KR19990063844A (ko) | 진공처리기 내의 유전성 피처리물의 정전기식유지방법 및 장치 | |
| TW200410332A (en) | Method and device for plasma treatment | |
| CN103165494A (zh) | 一种清洁晶片背面聚合物的装置和方法 | |
| JP2009087979A (ja) | 基板構造体、及び基板構造体の製造方法 | |
| JPH10154745A (ja) | 静電吸着装置 | |
| JPS63149374A (ja) | スパツタ装置 | |
| JP2006066857A (ja) | 双極型静電チャック | |
| JPH1027780A (ja) | プラズマ処理方法 | |
| JPH0618182B2 (ja) | ドライエッチング装置 | |
| JPH09129716A (ja) | 静電吸着装置とその製造方法、ウエハ処理方法 | |
| JPH09252047A (ja) | 静電吸着電極 | |
| JPH0620794A (ja) | プラズマ発生装置およびプラズマ発生方法 | |
| JPH05190654A (ja) | 静電吸着方法 | |
| JP3354343B2 (ja) | エッチング装置 | |
| JP3455616B2 (ja) | エッチング装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |