JP3094064B1

JP3094064B1 - 整流器

Info

Publication number: JP3094064B1
Application number: JP11147375A
Authority: JP
Inventors: 正二羽田
Original assignee: 株式会社エヌ・ティ・ティ・データ
Priority date: 1999-05-27
Filing date: 1999-05-27
Publication date: 2000-10-03
Anticipated expiration: 2019-05-27
Also published as: JP2000340575A

Abstract

【要約】【課題】簡易な構成で、低損失で交流を整流すること
ができる整流器と、そのような整流器の製造を容易にす
るトランジスタとを提供することである。【解決手段】ｐ型半導体からなるベースＢとサブエミ
ッタＳは、互いに接しないようにして、ｎ型半導体から
なるコレクタＣに接合されている。ｎ型半導体からなる
エミッタＥは、ベースＢに接合されている。ベースＢ−
エミッタＥ間には抵抗器Ｒが接続され、サブエミッタＳ
にはバイアス用電源ＶＢの正極が接続され、エミッタＥ
には負極が接続される。コレクタＣとエミッタＥが実質
的に同電位となったとき、ベースＢ−サブエミッタＳ間
が導通して抵抗器Ｒに電圧降下が生じるが、コレクタＣ
−エミッタＥ間は導通しない。コレクタＣを基準とした
エミッタＥの電圧が更に低下すると、コレクタＣ−エミ
ッタＥ間が導通する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、整流器に関し、
特に、低損失で交流を整流するための整流器に関する。

【０００２】

【従来の技術】交流電圧を直流電圧に変換する整流回路
は、従来より、シリコンダイオード、ショットキーバリ
アダイオード等を用いて構成されている。しかし、これ
らダイオードを用いた整流回路では、ダイオードの順方
向電圧が０．４Ｖ〜１．０Ｖ程度であり、整流回路を構
成するダイオードでの電圧降下、即ち、損失が大きく、
整流の効率が低いという問題があった。

【０００３】この問題を解決する手法として、バイポー
ラトランジスタやＦＥＴ（Field Effect Transistor）
が備える電流路を流れる電流やそれらの両端間の電圧を
検出して、それらのバイポーラトランジスタやＦＥＴを
オン及びオフする同期整流の技術がある。トランジスタ
を用いて同期整流を行う場合は、トランジスタが、整流
する対象の電圧の印加を検知したり、負荷への電流の流
入を検知したりすることにより、トランジスタの電流路
のオン及びオフのタイミングが決定されている。

【０００４】整流する対象の電圧が印加されたことを検
知するには、コンパレータや演算増幅器を用いる手法が
ある。また、負荷への電流の流入を検知する手法として
は、電流トランスを用いる手法や、抵抗器を用いる手法
がある。電流トランスを用いる手法では、負荷への電流
供給路に電流トランスの一次巻線を挿入して、該電流ト
ランスの二次巻線から、負荷に流れる電流に比例した大
きさの信号を取り出す。また、抵抗器を用いる手法で
は、負荷への電流供給路に抵抗器を挿入し、該抵抗器の
両端間の電圧を計測することによって負荷に流れる電流
を検出する。

【０００５】なお、電流トランスや抵抗器を用いて電流
を検知する手法は、トランジスタの電流路のオン及びオ
フのタイミングを決定する目的に限られず、電流を検出
する手法として広く用いられている。

【０００６】

【発明が解決しようとする課題】しかし、上述のいずれ
の手法においても、コンパレータ、演算増幅器、電流ト
ランスあるいは抵抗器が付加される結果、回路構成は複
雑となっていた。

【０００７】また、上述のいずれの手法においても、コ
ンパレータ、演算増幅器、電流トランスあるいは抵抗器
は、これら自体が電力を消費するため、損失が発生す
る。このため、この損失が無視し得る範囲内に止まるよ
うにするため、電流トランスの消費電力を十分に小さく
したり、抵抗器の抵抗値を十分小さくする必要がある。

【０００８】しかし、電流トランスの感度を高めるため
には、電流トランスの二次巻線の巻数を増やす必要があ
り、電流トランスの二次巻線の巻数が増大すると、二次
トランス自体による電力の損失が増加する。また、負荷
への電流供給路に挿入された抵抗器の両端間の電圧は、
この抵抗器の抵抗値の大きさに比例して増大する。しか
し、この抵抗器による損失も、抵抗値が大きくなるほど
増大する。

【０００９】また、電流トランスは、電源からみて誘導
性負荷として作用するため、電流トランスの二次巻線に
現れる電圧の位相は、電源から供給される電圧の位相と
異なる値となる。そして、この位相のずれは、負荷のイ
ンピーダンスや電源から供給される電圧の周波数に依存
して変化する。このため、電流トランスの二次巻線に現
れる電圧を用いて、整流を行うトランジスタのオン及び
オフのタイミングを決定することはきわめて困難であ
る。

【００１０】また、コンパレータや演算増幅器の入力端
は、トランジスタの制御端（すなわち、バイポーラトラ
ンジスタのベースや、電界効果トランジスタのゲート）
に接続されている。トランジスタの制御端は耐圧が小さ
く、整流する対象の電圧が瞬間的にこのトランジスタの
耐圧の定格を超える等の原因で、容易に破壊に至る。

【００１１】また、バイポーラトランジスタを整流に用
いる場合、バイポーラトランジスタの電流路（すなわ
ち、エミッタ−コレクタ間）のオン抵抗の値を十分に低
くするためには、バイポーラトランジスタのベースに十
分なベース電流を流す必要がある。しかし、ベース電流
を増大させるほど、バイポーラトランジスタ自身による
損失もまた増大する。

【００１２】この発明は、上述した事情に鑑みてなされ
たもので、簡易な構成で、低損失で交流を整流すること
ができる整流器を提供することを目的とする。

【００１３】

【課題を解決するための手段】上記目的を達成するた
め、この発明にかかる整流器は、第１導電型の第１の半
導体層と、前記第１の半導体層に接合された、第２導電
型の第２の半導体層と、前記第２の半導体層に接しない
ようにして前記第１の半導体層に接合された、第２導電
型の第３の半導体層と、前記第２の半導体層に接合され
た第１導電型の第４の半導体層と、を備え、前記第１、
第２及び第４の半導体層が、前記第１、第２及び第４の
半導体層をそれぞれコレクタ、ベース及びエミッタとす
る第１のバイポーラトランジスタとして機能し、前記第
１、第２及び第３の半導体層が、前記第１、第２及び第
３の半導体層をそれぞれベース、コレクタ及びエミッタ
とする第２のバイポーラトランジスタとして機能するト
ランジスタと、前記第２及び第４の半導体層の間に接続
されたインピーダンス源と、前記第１及び第４の半導体
層が実質的に同電位となったとき、前記第２のバイポー
ラトランジスタのコレクタ及びエミッタと前記インピー
ダンス源とを含む電流路に電流が流れるようにし、且
つ、前記第１の半導体層の電位を基準とした前記第４の
半導体層の電圧が所定の条件を満たすようになったと
き、前記第１のバイポーラトランジスタのエミッタ及び
コレクタを含む電流路がオンするような電圧が前記イン
ピーダンス源の両端間に発生するように、前記第１、第
２及び第３の半導体層の電位を決定するバイアス用電圧
源と、を有し、前記第１の半導体層と前記第４の半導体
層との間に流れる電流を整流することを特徴とする。

【００１４】このような整流器によれば、第１の半導体
層の電位を基準とした第４の半導体層の電圧が所定の条
件を満たすようになったとき、第１のバイポーラトラン
ジスタがオンする。オン状態にあるバイポーラトランジ
スタのコレクタ−エミッタ間の電圧はほぼ０ボルトであ
るため、このような整流器は、簡単な構成でありなが
ら、低損失で交流を整流する。

【００１５】

【００１６】

【００１７】第１の半導体層から放出される多数キャリ
アは、第１及び第２のバイポーラトランジスタがオン状
態にあるとき、第２及び第３の半導体層に引き寄せられ
る。しかし、前記第２の半導体層は、前記第１及び第４
の半導体層を実質的に最短距離で結ぶ線分上に配置さ
れ、前記第３の半導体層は、前記第１及び第４の半導体
層を実質的に最短距離で結ぶ線分上に位置しないように
配置されているものとすれば、第２の半導体層が、第３
の半導体層より強くこの多数キャリアを引き寄せるの
で、この多数キャリアの流れは、その大部分が第１のバ
イポーラトランジスタのコレクタ電流となる。従ってイ
ンピーダンス源による不要な電力消費が抑制される。

【００１８】また、前記第３の半導体層はメッシュ状に
形成されており、前記第３の半導体層が形成するメッシ
ュは、前記第２の半導体層に接しないようにして、且
つ、前記第１及び第２の半導体層を直線的に結ぶ線分上
に位置するようにして、前記第１の半導体層内に埋設さ
れているものとすれば、第３の半導体層が引き寄せた多
数キャリアは、第３の半導体層が形成するメッシュを通
過して第２の半導体層により引き寄せられるので、この
多数キャリアの流れは、その大部分が第１のバイポーラ
トランジスタのコレクタ電流となる。従って、インピー
ダンス源による不要な電力消費も抑制される。

【００１９】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態を説明する。図１は、この発明の実施の形
態にかかる整流器の構成を示す回路図である。図示する
ように、この整流器は、トランジスタＴＲと、抵抗器Ｒ
と、バイアス用電源ＶＢとより構成される。

【００２０】トランジスタＴＲは、図１に示すように、
エミッタＥ、サブエミッタＳ、ベースＢ及びコレクタＣ
を備えており、コレクタＣ、ベースＢ及びエミッタＥが
第１のバイポーラトランジスタＱ１（以下、バイポーラ
トランジスタＱ１と呼ぶ）を形成し、ベースＢ、コレク
タＣ及びサブエミッタＳが第２のバイポーラトランジス
タＱ２（以下、バイポーラトランジスタＱ２と呼ぶ）を
形成する。

【００２１】なお、コレクタＣ、ベースＢ及びエミッタ
Ｅは、それぞれ、バイポーラトランジスタＱ１のエミッ
タ、ベース及びコレクタとして機能する。また、ベース
Ｂ、コレクタＣ及びサブエミッタＳは、それぞれ、バイ
ポーラトランジスタＱ２のコレクタ、ベース及びエミッ
タとして機能する。

【００２２】コレクタＣはｎ型半導体領域（以下、ｎ型
領域と呼ぶ）からなり、ベースＢ及びサブエミッタＳに
接合されていて、外部接続用のコレクタ端子ｔＣが接続
されている。

【００２３】ベースＢ及びサブエミッタＳは、いずれも
ｐ型半導体領域（以下、ｐ型領域と呼ぶ）からなり、互
いが直接に接することなく、各々コレクタＣに接合され
ている。ベースＢには、外部接続用のベース端子ｔＢが
接続されており、サブエミッタＳには、外部接続用のサ
ブエミッタ端子ｔＳが接続されている。

【００２４】エミッタＥは、ｎ型領域からなり、コレク
タＣにもサブエミッタＳにも接することなく、ベースＢ
に接合されている。ベースＢには、外部接続用のベース
端子ｔＢが接続されている。

【００２５】トランジスタＴＲのエミッタ端子ｔＥは、
この整流器のアノードをなし、トランジスタＴＲのコレ
クタ端子ｔＣは、この整流器のカソードをなす。

【００２６】抵抗器Ｒは、トランジスタＴＲのベース端
子ｔＢとエミッタ端子ｔＥとの間に接続されている。バ
イアス用電源ＶＢの正極はサブエミッタ端子ｔＳに接続
されており、バイアス用電源ＶＢの負極は、エミッタ端
子ｔＥに接続されている。

【００２７】バイアス用電源ＶＢの電圧及び抵抗器Ｒの
抵抗値は、バイポーラトランジスタＱ２がオン状態にな
ったとき、抵抗器Ｒの両端間に発生する電位差が、バイ
ポーラトランジスタＱ１をオンさせるための実質的に最
小の電位差となるように選ばれている。

【００２８】また、バイアス用電源ＶＢの電圧は、バイ
アス用電源ＶＢの両端から直流電圧が供給された状態
で、この整流器のアノードの電位が、カソードの電位と
実質的に同電位のときバイポーラトランジスタＱ２がオ
フし、この整流器のアノードの電位が、カソードの電位
よりわずかに高くなったとき、バイポーラトランジスタ
Ｑ２がオンするように選ばれている。

【００２９】図１の整流器において、バイアス用電源Ｖ
Ｂの両端から直流電圧が供給された状態で、この整流器
のアノード及びカソードがいずれも開放されていたとす
る。この場合、バイポーラトランジスタＱ２のベースで
あるコレクタＣには、実質的に電流が流れない。従っ
て、バイポーラトランジスタＱ２はオフする。

【００３０】従って、バイポーラトランジスタＱ２のコ
レクタであるベースＢと、バイポーラトランジスタＱ２
のエミッタであるサブエミッタＳとの間には、実質的に
電流が流れない。このため、抵抗器Ｒにも実質的に電流
が流れず、従って抵抗器Ｒの両端間には実質的に電圧降
下が発生しない。

【００３１】このため、バイポーラトランジスタＱ１の
ベースであるベースＢとバイポーラトランジスタＱ１の
エミッタであるエミッタＥとの間の電圧はほぼ０とな
り、従ってバイポーラトランジスタＱ１はオフする。す
なわち、この整流器のアノード及びカソードの間は、実
質的に遮断される。

【００３２】次に、バイアス用電源ＶＢの両端から直流
電圧が供給された状態で、この整流器のアノードの電位
が、カソードの電位よりわずかに高くなったとする。こ
の場合、サブエミッタＳ（バイポーラトランジスタＱ２
のエミッタ）の電位を基準としたコレクタＣ（バイポー
ラトランジスタＱ２のベース）の電圧は、バイアス用電
源ＶＢの負極を基準とした正極の電圧よりわずかに高く
なる。この結果、サブエミッタＳ（バイポーラトランジ
スタＱ２のエミッタ）からコレクタＣ（バイポーラトラ
ンジスタＱ２のベース）へとベース電流が流れ、バイポ
ーラトランジスタＱ２はオンする。

【００３３】従って、バイポーラトランジスタＱ２のコ
レクタであるベースＢと、バイポーラトランジスタＱ２
のエミッタであるサブエミッタＳとの間、及び抵抗器Ｒ
にはコレクタ電流が流れる。このため、抵抗器Ｒの両端
間には、バイポーラトランジスタＱ１がオンするのにや
や足らない程度の電圧降下が発生する。従って、バイポ
ーラトランジスタＱ１は引き続きオフし続け、この整流
器のアノード及びカソードの間は、引き続き実質的に遮
断される。

【００３４】そして、この整流器のカソードの電位を基
準としたアノードの電圧を更に高くしたとする。この場
合も、飽和しているトランジスタＱ２のコレクタ電流を
流している抵抗器Ｒの両端間の電圧はほぼ一定に保たれ
るため、バイポーラトランジスタのコレクタ（トランジ
スタＴＲのコレクタＣ）の電位を基準としたベース（ト
ランジスタＴＲのベースＢ）の電圧は相対的に上昇し、
バイポーラトランジスタＱ１がオンするのに足る程度の
値となる。

【００３５】従って、バイポーラトランジスタＱ１は、
そのコレクタ（コレクタＣ）がエミッタとして機能し、
エミッタ（エミッタＥ）がコレクタとして機能した状態
でオンし、この整流器のアノード及びカソードの間は実
質的に導通する。

【００３６】なお、この電流検出器の構成は上述のもの
に限られない。例えば、トランジスタＴＲの構成は上述
のものに限られない。具体的には、コレクタＣ、ベース
Ｂ、サブエミッタＳ及びエミッタＥの導電型（不純物
型）は、それぞれｎ型、ｐ型、ｐ型及びｎ型である必要
はなく、それぞれ、ｐ型、ｎ型、ｎ型及びｐ型としても
よい。この場合におけるトランジスタＴＲの動作は、第
１及び第２のバイポーラトランジスタをオン状態とする
ためにベースＢやコレクタＣに流すべき電流の向きが逆
になる点を除き、コレクタＣ、ベースＢ、サブエミッタ
Ｓ及びエミッタＥの導電型がそれぞれｎ型、ｐ型、ｐ型
及びｎ型である上述の構成のトランジスタＴＲの動作と
実質的に同一である。

【００３７】また、ベースＢとサブエミッタＳの不純物
濃度をほぼ同程度とすれば、バイポーラトランジスタＱ
２のコレクタ−エミッタ間の耐圧が高くなる。

【００３８】また、トランジスタＴＲのベースＢ−エミ
ッタＥ間の接合面の面積は、図２に示すように、ベース
Ｂ−コレクタＣ間の接合面の面積より小さくなっていて
もよい。図２の構成においては、エミッタＥからベース
Ｂを介してコレクタＣに注入するキャリアの量は、わず
かなベース電流により制御することができる。すなわ
ち、トランジスタＴＲのベースＢの入力インピーダンス
は大きくなり、また電流増幅率が大きくなる。なお、エ
ミッタＥからベースＢに流れ込んだ少数キャリアはベー
スＢに幅広く拡散し、コレクタＣに流れるコレクタ電流
として吸収される。

【００３９】また、ベースＢ−エミッタＥ間の接合面の
面積を小さくすることにより、これらの部分が形成する
コンデンサが有する接合容量も小さくなる。このため、
図１のトランジスタＴＲでは、良好な周波数特性を得る
こと（すなわち、高いトランジション周波数を得るこ
と）もできる。従来の大電力用トランジスタは、電流増
幅率が小さく周波数特性も悪いという欠点があった。こ
れに対し、図２に示すトランジスタＴＲは、大電力用で
あっても小電力用並に制御が容易であるので、電力制御
用として幅広く使用できる。

【００４０】また、トランジスタＴＲは、図３に示すよ
うに、基板上にプレーナ型に集積されていてもよい。

【００４１】図３の構成において、トランジスタＴＲの
コレクタＣは、ｎ型半導体からなる基板より構成されて
いる。

【００４２】また、トランジスタＴＲのベースＢ及びサ
ブエミッタＳは、基板にリンなどからなるｐ型不純物を
拡散して生成されるｐ型半導体層より構成される。ただ
し、ベースＢは、コレクタＣとエミッタＥとを実質的に
最短距離で結ぶ線分上に位置するように集積され、サブ
エミッタＳは、コレクタＣとエミッタＥとを実質的に最
短距離で結ぶ線分上に位置しないように集積されてい
る。

【００４３】また、トランジスタＴＲのエミッタＥは、
トランジスタＴＲのベースＢの表面に砒素などからなる
ｎ型不純物を拡散して生成されるｎ型半導体層より構成
される。

【００４４】トランジスタＴＲのコレクタＣ、ベース
Ｂ、サブエミッタＳ及びエミッタＥの表面には、例えば
金属等の導体から構成されるコンタクトが各々接続され
ている。そのうち、コレクタＣに接続されているものが
コレクタ端子ｔＣを構成し、ベースＢに接続されている
ものがベース端子ｔＢを構成し、サブエミッタＳに接続
されているものがサブエミッタ端子ｔＳを構成し、エミ
ッタＥに接続されているものがエミッタ端子ｔＥを構成
する。

【００４５】図３の構成においては、コレクタＣから放
出される多数キャリアである電子は、バイポーラトラン
ジスタＱ１及びＱ２がオン状態にあるとき、サブエミッ
タＳ及びベースＢに引き寄せられる。しかし、ベースＢ
は、サブエミッタＳより強くこの電子を引き寄せるの
で、この電子の流れは、その大部分がトランジスタＱ１
のコレクタ電流となる。従って、トランジスタＱ２のコ
レクタ電流の増加が抑制され、抵抗器Ｒによる不要な電
力消費も抑制される。

【００４６】また、トランジスタＴＲは、図４に示す構
成を有していてもよい。図４の構成において、トランジ
スタＴＲのコレクタＣは、図３の構成と同様、ｎ型半導
体からなる基板より構成されている。

【００４７】また、トランジスタＴＲのサブエミッタＳ
は、図示するようにｐ型半導体からなるメッシュを形成
している。このメッシュは、ベースＢ及びコレクタＣを
直線的に結ぶ線分上に位置するようにして、且つ、ベー
スＢと接しないようにして、且つ、一部がコレクタＣか
ら露出するようにして、コレクタＣ内に埋設されてい
る。サブエミッタＳは、たとえば、コレクタＣにｐ型不
純物をイオン注入することにより形成される。

【００４８】また、トランジスタＴＲのベースＢは、基
板にｐ型不純物を拡散して生成されるｐ型半導体層より
構成される。ベースＢは、コレクタＣとエミッタＥとを
実質的に最短距離で結ぶ線分上に位置するように集積さ
れている。

【００４９】また、トランジスタＴＲのエミッタＥは、
図３の構成と同様、トランジスタＴＲのベースＢの表面
にｎ型不純物を拡散して生成されるｎ型半導体層より構
成される。

【００５０】図４の構成においても、図示するように、
トランジスタＴＲのコレクタＣ、ベースＢ、サブエミッ
タＳ及びエミッタＥの表面には、導体から構成されるコ
ンタクトが各々接続されている。そのうち、コレクタＣ
に接続されているものがコレクタ端子ｔＣを構成し、ベ
ースＢに接続されているものがベース端子ｔＢを構成
し、サブエミッタＳに接続されているものがサブエミッ
タ端子ｔＳを構成し、エミッタＥに接続されているもの
がエミッタ端子ｔＥを構成する。

【００５１】図４の構成においても、コレクタＣから放
出される多数キャリアである電子は、バイポーラトラン
ジスタＱ１及びＱ２がオン状態にあるとき、サブエミッ
タＳ及びベースＢに引き寄せられる。しかし、図４の構
成において、サブエミッタＳが引き寄せた電子は、サブ
エミッタＳが形成するメッシュを通過してベースＢによ
り引き寄せられるので、この電子の流れは、その大部分
がトランジスタＱ１のコレクタ電流となる。従って、ト
ランジスタＱ２のコレクタ電流の増加が抑制され、従っ
て抵抗器Ｒによる不要な電力消費も抑制される。

【００５２】図３や図４に示すように、トランジスタＴ
Ｒが、単一の基板上に集積されることにより、この整流
器はモノリシック半導体集積回路より構成されることと
なるので、この整流器を含んだ装置の構成が物理的に簡
略化され、装置のサイズも小さくなる。なお、更に、抵
抗器Ｒが、薄膜抵抗器や拡散抵抗器から構成されていて
もよい。

【００５３】

【発明の効果】以上説明したように、この発明によれ
ば、簡易な構成で、低損失で交流を整流することができ
る整流器が実現される。

【図面の簡単な説明】

【図１】この発明の実施の形態にかかる整流器の構成を
示す回路図である。

【図２】図１の整流器のトランジスタの変形例の構成を
示す模式的断面図である。

【図３】図１の整流器のトランジスタの変形例の構成を
示す模式的断面図である。

【図４】図１の整流器のトランジスタの変形例の構成を
示す模式的断面図である。

【符号の説明】

ＴＲトランジスタＢベースＥエミッタＣコレクタＳサブエミッタｔＢベース端子ｔＣコレクタ端子ｔＥエミッタ端子ｔＳサブエミッタ端子Ｒ抵抗器ＶＢバイアス用電源

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩＨ０１Ｌ 27/082 29/73 Ｈ０３Ｋ 17/56 (56)参考文献特開平７−321301（ＪＰ，Ａ) 特開平６−69495（ＪＰ，Ａ) 特開昭64−69118（ＪＰ，Ａ) 特開昭55−65461（ＪＰ，Ａ) 特開昭53−114363（ＪＰ，Ａ) 特開昭61−208260（ＪＰ，Ａ) 特開昭52−128046（ＪＰ，Ａ) 特開平３−62612（ＪＰ，Ａ) 特開昭57−194564（ＪＰ，Ａ) 特開昭59−218768（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 - 27/06 101 H01L 27/08 - 27/08 101 H01L 27/082 H01L 21/332 H01L 29/74 - 29/749 H03K 17/00 - 17/70

Claims

(57)【特許請求の範囲】

【請求項１】第１導電型の第１の半導体層と、前記第１
の半導体層に接合された、第２導電型の第２の半導体層
と、前記第２の半導体層に接しないようにして前記第１
の半導体層に接合された、第２導電型の第３の半導体層
と、前記第２の半導体層に接合された第１導電型の第４
の半導体層と、を備え、前記第１、第２及び第４の半導
体層が、前記第１、第２及び第４の半導体層をそれぞれ
コレクタ、ベース及びエミッタとする第１のバイポーラ
トランジスタとして機能し、前記第１、第２及び第３の
半導体層が、前記第１、第２及び第３の半導体層をそれ
ぞれベース、コレクタ及びエミッタとする第２のバイポ
ーラトランジスタとして機能するトランジスタと、前記第２及び第４の半導体層の間に接続されたインピー
ダンス源と、前記第１及び第４の半導体層が実質的に同電位となった
とき、前記第２のバイポーラトランジスタのコレクタ及
びエミッタと前記インピーダンス源とを含む電流路に電
流が流れるようにし、且つ、前記第１の半導体層の電位
を基準とした前記第４の半導体層の電圧が所定の条件を
満たすようになったとき、前記第１のバイポーラトラン
ジスタのエミッタ及びコレクタを含む電流路がオンする
ような電圧が前記インピーダンス源の両端間に発生する
ように、前記第１、第２及び第３の半導体層の電位を決
定するバイアス用電圧源と、を有し、前記第１の半導体層と前記第４の半導体層との
間に流れる電流を整流することを特徴とする整流器。
【請求項２】前記第２の半導体層は、前記第１及び第４
の半導体層を実質的に最短距離で結ぶ線分上に配置さ
れ、前記第３の半導体層は、前記第１及び第４の半導体層を
実質的に最短距離で結ぶ線分上に位置しないように配置
されている、ことを特徴とする請求項１に記載の整流器。
【請求項３】前記第３の半導体層はメッシュ状に形成さ
れており、前記第３の半導体層が形成するメッシュは、
前記第２の半導体層に接しないようにして、且つ、前記
第１及び第２の半導体層を直線的に結ぶ線分上に位置す
るようにして、前記第１の半導体層内に埋設されてい
る、ことを特徴とする請求項１に記載の整流器。