TW201316665A - 一種離線低壓直流輸出電路、其晶片和晶片佈局方法 - Google Patents
一種離線低壓直流輸出電路、其晶片和晶片佈局方法 Download PDFInfo
- Publication number
- TW201316665A TW201316665A TW101135577A TW101135577A TW201316665A TW 201316665 A TW201316665 A TW 201316665A TW 101135577 A TW101135577 A TW 101135577A TW 101135577 A TW101135577 A TW 101135577A TW 201316665 A TW201316665 A TW 201316665A
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- depletion
- transmission transistor
- region
- wafer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 12
- 230000005540 biological transmission Effects 0.000 claims description 73
- 239000000758 substrate Substances 0.000 claims description 16
- 239000000969 carrier Substances 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 13
- 108091006146 Channels Proteins 0.000 description 8
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 210000000746 body region Anatomy 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000007373 indentation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/098—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being PN junction gate field-effect transistors
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
- H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
- H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M7/2176—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only comprising a passive stage to generate a rectified sinusoidal voltage and a controlled switching element in series between such stage and the output
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申請公開了一種離線低壓直流輸出電路及其晶片和晶片佈局方法。所述離線低壓直流輸出電路包括：第一輸入埠和第二輸入埠，用以接收交流輸入信號；輸出埠，用以提供整流輸出信號；第一耗盡型高壓傳輸電晶體，提供第一電壓；第二耗盡型高壓傳輸電晶體，提供第二電壓；以及整流橋，具有第一輸入端子、第二輸入端子和輸出端子，其第一輸入端子耦接至第一耗盡型高壓傳輸電晶體接收第一電壓，其第二輸入端子耦接至第二耗盡型高壓傳輸電晶體接收第二電壓，其輸出端子耦接至輸出埠。所述離線低壓直流輸出電路減小了晶片面積並降低了成本。
Description
本發明涉及一種離線（offline）電路，更具體地說，本發明涉及一種離線低壓直流輸出電路及其晶片和晶片佈局方法。
在很多低功耗的離線應用中，通常需要經過整流輸出電壓用以給邏輯電路、喚醒電路、啟動電路、轉調器、感測器、繼電器等供電。
第1圖為現有離線低壓直流輸出電路50的電路結構示意圖。如第1圖所示，離線低壓直流輸出電路50包括變壓器和整流橋，所述變壓器接收交流輸入電壓，並基於交流輸入電壓提供降低的交流電壓；所述整流橋接收降低的交流電壓，並基於降低的交流電壓提供直流輸出。
但是，離線低壓直流輸出電路50需要變壓器來降低交流輸入電壓，增大了系統的體積和重量，並增加了成本。
第1圖為現有離線低壓直流輸出電路50的電路結構示意圖。如第1圖所示，離線低壓直流輸出電路50包括變壓器和整流橋，所述變壓器接收交流輸入電壓，並基於交流輸入電壓提供降低的交流電壓；所述整流橋接收降低的交流電壓，並基於降低的交流電壓提供直流輸出。
但是，離線低壓直流輸出電路50需要變壓器來降低交流輸入電壓，增大了系統的體積和重量，並增加了成本。
因此本發明的目的在於解決現有技術的上述技術問題，提出一種改進的離線低壓直流輸出電路和方法。
為實現上述目的，根據本發明的實施例，提出了一種離線低壓直流輸出電路，包括：第一輸入埠和第二輸入埠，用以接收交流輸入信號；輸出埠，用以提供整流輸出信號；第一耗盡型高壓傳輸電晶體，耦接至第一輸入埠接收交流輸入信號，基於所述交流輸入信號，所述第一耗盡型高壓傳輸電晶體提供第一電壓；第二耗盡型高壓傳輸電晶體，耦接至第二輸入埠接收交流輸入信號，基於所述交流輸入信號，所述第二耗盡型高壓傳輸電晶體提供第二電壓；以及整流橋，具有第一輸入端子、第二輸入端子和輸出端子，其第一輸入端子耦接至第一耗盡型高壓傳輸電晶體接收第一電壓，其第二輸入端子耦接至第二耗盡型高壓傳輸電晶體接收第二電壓，其輸出端子耦接至輸出埠。
根據本發明的實施例，還提出了一種集成離線低壓直流輸出電路的晶片，包括：一系列少子產生裝置；一系列N井可合併的裝置；一系列不可合併的裝置；第一區域和第二區域，其中第一區域和第二區域被分別設置在晶片的左右兩側，使得兩者的距離最大化；N型井島，被放置在第一區域和第二區域之間；以及晶片密封環；其中少子產生裝置被放置在第一區域和第二區域；N井可合併的裝置被放置在N型井島，不可合併的裝置被放置在晶片上靠近晶片密封環處或者靠近晶片邊緣處。
根據本發明的實施例，還提出了一種集成離線低壓直流輸出電路的晶片的佈局方法，包括：將少子產生裝置放置在第一區域和第二區域，其中第一區域和第二區域被設置在積體電路晶片的左右兩側；將N井可合併的裝置放置在N型井島，其中所述N型井島作為少子彙集區；將不可合併的裝置放置在晶片上靠近晶片密封環或靠近晶片邊緣處；將敏感型的裝置放置在晶片上，並使得敏感型的裝置與第一區域和第二區域的距離最大化；以及採用少子彙集區圍繞不可合併的裝置。
根據本發明各方面的上述離線低壓直流輸出電路和集成離線低壓直流輸出電路的晶片及所述集成離線低壓直流輸出電路的晶片的佈局方法，減小了晶片面積並降低了成本。
為實現上述目的，根據本發明的實施例，提出了一種離線低壓直流輸出電路，包括：第一輸入埠和第二輸入埠，用以接收交流輸入信號；輸出埠，用以提供整流輸出信號；第一耗盡型高壓傳輸電晶體，耦接至第一輸入埠接收交流輸入信號，基於所述交流輸入信號，所述第一耗盡型高壓傳輸電晶體提供第一電壓；第二耗盡型高壓傳輸電晶體，耦接至第二輸入埠接收交流輸入信號，基於所述交流輸入信號，所述第二耗盡型高壓傳輸電晶體提供第二電壓；以及整流橋，具有第一輸入端子、第二輸入端子和輸出端子，其第一輸入端子耦接至第一耗盡型高壓傳輸電晶體接收第一電壓，其第二輸入端子耦接至第二耗盡型高壓傳輸電晶體接收第二電壓，其輸出端子耦接至輸出埠。
根據本發明的實施例，還提出了一種集成離線低壓直流輸出電路的晶片，包括：一系列少子產生裝置；一系列N井可合併的裝置；一系列不可合併的裝置；第一區域和第二區域，其中第一區域和第二區域被分別設置在晶片的左右兩側，使得兩者的距離最大化；N型井島，被放置在第一區域和第二區域之間；以及晶片密封環；其中少子產生裝置被放置在第一區域和第二區域；N井可合併的裝置被放置在N型井島，不可合併的裝置被放置在晶片上靠近晶片密封環處或者靠近晶片邊緣處。
根據本發明的實施例，還提出了一種集成離線低壓直流輸出電路的晶片的佈局方法，包括：將少子產生裝置放置在第一區域和第二區域，其中第一區域和第二區域被設置在積體電路晶片的左右兩側；將N井可合併的裝置放置在N型井島，其中所述N型井島作為少子彙集區；將不可合併的裝置放置在晶片上靠近晶片密封環或靠近晶片邊緣處；將敏感型的裝置放置在晶片上，並使得敏感型的裝置與第一區域和第二區域的距離最大化；以及採用少子彙集區圍繞不可合併的裝置。
根據本發明各方面的上述離線低壓直流輸出電路和集成離線低壓直流輸出電路的晶片及所述集成離線低壓直流輸出電路的晶片的佈局方法，減小了晶片面積並降低了成本。
下面將詳細描述本發明的具體實施例，應當注意，這裏描述的實施例只用於舉例說明，並不用於限制本發明。在以下描述中，為了提供對本發明的透徹理解，闡述了大量特定細節。然而，對於本領域普通技術人員顯而易見的是：不必採用這些特定細節來實行本發明。在其他實例中，為了避免混淆本發明，未具體描述公知的電路、材料或方法。
在整個說明書中，對“一個實施例”、“實施例”、“一個示例”或“示例”的提及意味著：結合該實施例或示例描述的特定特徵、結構或特性被包含在本發明至少一個實施例中。因此，在整個說明書的各個地方出現的短語“在一個實施例中”、“在實施例中”、“一個示例”或“示例”不一定都指同一實施例或示例。此外，可以以任何適當的組合和/或子組合將特定的特徵、結構或特性組合在一個或多個實施例或示例中。此外，本領域普通技術人員應當理解，在此提供的附圖都是為了說明的目的，並且附圖不一定是按比例繪製的。應當理解，當稱元件“耦接到”或“耦接到”另一元件時，它可以是直接耦接或耦接到另一元件或者可以存在中間元件。相反，當稱元件“直接耦接到”或“直接耦接到”另一元件時，不存在中間元件。相同的附圖標記指示相同的元件。這裏使用的術語“和/或”包括一個或多個相關列出的專案的任何和所有組合。
第2圖為根據本發明一實施例的離線低壓直流輸出電路100的電路結構示意圖。如第2圖所示，所述離線低壓直流輸出電路100包括：第一輸入埠101和第二輸入埠102，用以接收交流輸入信號AC；輸出埠106，用以提供整流輸出信號VO；第一耗盡型高壓傳輸電晶體103，耦接至第一輸入埠101接收交流輸入信號AC，基於所述交流輸入信號AC，所述第一耗盡型高壓傳輸電晶體103提供第一電壓；第二耗盡型高壓傳輸電晶體104，耦接至第二輸入埠102接收交流輸入信號AC，基於所述交流輸入信號AC，所述第二耗盡型高壓傳輸電晶體104提供第二電壓；以及整流橋105，具有第一輸入端子105A、第二輸入端子105B和輸出端子105C，其第一輸入端子105A耦接至第一耗盡型高壓傳輸電晶體103接收第一電壓，其第二輸入端子105B耦接至第二耗盡型高壓傳輸電晶體104接收第二電壓，其輸出端子105C耦接至輸出埠106。
在一個實施例中，所述第一耗盡型高壓傳輸電晶體103包括第一耗盡型高壓結型場效應電晶體（junction field effect transistor，JFET）；第二耗盡型高壓傳輸電晶體104包括第二耗盡型高壓JFET。
在一個實施例中，整流橋105還包括耦接至參考地的第四輸入端子105D。
在一個實施例中，第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104各包括耦接至參考地的門極。
在一個實施例中，所述整流橋105包括四個二極體。所述二極體可以包括肖特基二極體、常規二極體或基極-集電極連接在一起的雙極型電晶體等所屬技術領域人員所熟知的二極體。
由於第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104在其門極耦接在參考地時就存在導電溝道，因此當交流輸入信號AC的絕對值小於第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT時，整流輸出信號VO跟隨交流輸入電壓；當交流輸入信號AC的絕對值大於第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT時，第一/第二耗盡型高壓傳輸電晶體與整流橋105的連接節點處的電壓被保持在第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT。因此，整流輸出信號VO的電壓將等於第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT減去二極體的導通壓降VD，即VO=VT-VD。第3圖示意性地示出了第2圖所示離線低壓直流輸出電路100中的整流輸出信號VO和交流輸入信號AC的時序波形圖。
在前述實施例中，第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104的門極均耦接至參考地，也就是說，第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104的襯底耦接至參考地。在比較典型的應用中，傳輸電晶體的門極包括P型襯底和單獨的P型注入區，其中P型襯底作為底柵，單獨的P型注入區作為頂柵。而傳輸電晶體的溝道為N型井，從而形成一PN結，如第4圖虛線所示。在N型井夾斷時，頂柵和底柵連接在一起。當上述PN結正偏時，少數載流子（少子）將同時進入P型襯底和N型井（電子作為少數載流子進入P型襯底，空穴作為少數載流子進入N型井）。這種少數載流子的注入可能會影響到某些敏感型的電路/裝置，如可能造成閉鎖（latch up）或寄生故障。第5圖示出了根據本發明另一實施例的離線低壓直流輸出電路200的電路結構示意圖。該離線低壓直流輸出電路200降低了“少子注入”效應、減少了少數載流子的產生。
第5圖所示離線低壓直流輸出電路200與第2圖所示離線低壓直流輸出電路100相似。與第2圖所示離線低壓直流輸出電路100不同的是，第5圖所示離線低壓直流輸出電路200進一步包括鎮流電阻206，耦接在第一耗盡型高壓傳輸電晶體203和第二耗盡型高壓傳輸電晶體204的襯底207和參考地之間。在一個實施例中，第一耗盡型高壓傳輸電晶體的襯底和第二耗盡型高壓傳輸電晶體襯底耦接在一起。
以下結合第6圖和第7圖闡述第5圖所示離線低壓直流輸出電路200的運行過程。
第6圖示出了當電路中不包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖。第一耗盡型高壓傳輸電晶體203包括二極體31和溝道電阻32。如第6圖所示，溝道電阻32和二極體51串聯耦接在交流輸入信號AC與參考地之間；二極體31耦接在交流輸入信號AC與參考地之間。相對於串聯耦接的溝道電阻32與二極體51，二極體31為電流提供更小阻抗的通路。因此流經二極體31的電流大於流經二極體51的電流。而二極體31的正嚮導通將帶來襯底注入，流經二極體31的電流越大，該注入效應越強；使得同一晶片上的其他電路也將受到影響。
第7圖示出了當電路中包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖。如前所述，第一耗盡型高壓傳輸電晶體203包括二極體31和溝道電阻32。如第7圖所示，溝道電阻32和二極體51串聯耦接在交流輸入信號AC與參考地之間；二極體31和鎮流電阻206串聯耦接在交流輸入信號AC與參考地之間。鎮流電阻206增大了二極體31通路的阻抗，因此減小了流經二極體31的電流，從而降低了注入效應。
第5圖所示離線低壓直流輸出電路200其他部分的運行方式與第2圖所示離線低壓直流輸出電路100相似，為敍述簡明，此處不再詳述。
在一個實施例中，鎮流電阻包括寄生電阻或定義電阻（如注入電阻、擴散電阻、多晶矽電阻等等。）
在一個實施例中，鎮流電阻可被有源電路如電荷泵電路代替。第8圖為根據本發明又一實施例的離線低壓直流輸出電路300的電路結構示意圖。第8圖所示離線低壓直流輸出電路300與第5圖所示離線低壓直流輸出電路200相似。與第5圖所示離線低壓直流輸出電路200不同的是，第8圖所示離線低壓直流輸出電路300包括負電荷泵306，所述負電荷泵306取代鎮流電阻206，耦接在第一耗盡型高壓傳輸電晶體303和第二耗盡型高壓傳輸電晶體304的襯底307和參考地之間。
在一個實施例中，所有其他電路被放置在N型井島（N-well tub）中，使得襯底307被完全作為傳輸電晶體（第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體）的體區而不與其他裝置/電路共用。負電荷泵為傳輸電晶體的P型體區和N型溝道提供了反向偏置，使得電流不會流入。
第8圖所示離線低壓直流輸出電路300其他部分的運行方式與第2圖所示離線低壓直流輸出電路100相似，為敍述簡明，此處不再詳述。
如上所述，離線低壓直流輸出電路100/200/300包括兩個可集成的高壓裝置。因此，離線低壓直流輸出電路100/200/300的晶片面積被大大減小，使得成本被進一步降低。
在一個實施例中，少子注入效應可通過電路的佈局減弱。第9a圖和第9b圖示意性地示出了根據本發明實施例的集成離線低壓直流輸出電路的晶片400的俯視圖。集成離線低壓直流輸出電路的晶片400包括一系列少子產生裝置、一系列N井可合併的裝置和一系列不可合併的裝置。其中N井可合併的裝置包括N井電勢與N型井島相等的裝置；不可合併的裝置包括：N井電勢與N型井島不同的裝置、非浮電位（non-floating）裝置（如二極體、雙極型裝置等等）。在第9a圖和第9b圖所示實施例中，晶片400包括：第一區域401和第二區域402，其中第一區域401和第二區域402被分別設置在晶片400的左右兩側，使得兩者的距離最大化；N型井島403，被放置在第一區域401和第二區域402之間；以及晶片密封環404；其中少子產生裝置被放置在第一區域401和第二區域402，N井可合併的裝置被放置在N型井島403，不可合併的裝置被放置在晶片上靠近晶片密封環404處或者靠近晶片邊緣405處。
在一個實施例中，N型井島403作為少子彙集區。在一個實施例中，少子彙集區耦接至一參考電位。
在一個實施例中，少子產生裝置包括第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體。
在一個實施例中，所述參考電位為參考地。
在一個實施例中，N型井島403包括缺口，所述缺口靠近晶片密封環（或晶片邊緣），以圍繞不可合併的裝置，如第9a圖所示。
在其他實施例中，N型井島403包括多個缺口，如2個缺口。當不可合併的裝置較多時，所述N型井島403的多個缺口將所述不可合併的裝置圍繞，如第9b圖所示。
如上所述，可合併的裝置被放置在N型井島403，不可合併的裝置被放置在晶片上靠近晶片密封環404（或靠近晶片邊緣405）處並被N型井島403（少子彙集區）圍繞。因此晶片密封環404或晶片邊緣405將吸收部分遊蕩的少子，以進一步阻止少子進入敏感型電路/裝置。
第10圖示意性地示出了第9a圖和第9b圖所示積體電路晶片的佈局設計的方法流程圖500。所述方法包括：
步驟501，將少子產生裝置放置在第一區域和第二區域，其中第一區域和第二區域被分別設置在積體電路晶片的左右兩側；
步驟502，將可合併的裝置放置在N型井島，其中所述N型井島作為少子彙集區；
步驟503，將不可合併的裝置放置在晶片上靠近晶片密封環或靠近晶片邊緣處；
步驟504，將敏感型的裝置放置在晶片上，並使得敏感型的裝置與第一區域和第二區域的距離最大化；以及
步驟505，採用少子彙集區圍繞不可合併的裝置。
在一個實施例中，少子產生裝置包括第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體。
在一個實施例中，少子彙集區包括N型井島。在一個實施例中，所述N型井島上形成可選的N型掩埋層，所述少子彙集區包括所述N型井島和所述N型掩埋層。
在一個實施例中，敏感型裝置包括可被少數載流子影響的擴散裝置。
第11圖示意性地示出了根據本發明又一實施例的基於交流輸入源提供低壓直流輸出的方法流程圖600。所述方法包括：
步驟601，接收交流輸入電壓；
步驟602，響應交流輸入電壓產生第一低壓；
步驟603，響應交流輸入電壓產生第二電壓；
步驟604，整流所述第一電壓和第二電壓以產生所述低壓直流輸出。
在一個實施例中，在步驟602，第一電壓由第一耗盡型高壓傳輸電晶體產生；在步驟603，第二電壓由第二耗盡型高壓傳輸電晶體產生。
在一個實施例中，在步驟604，所述整流通過整流橋實現。
在一個實施例中，第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括耦接至參考地的門極。
在一個實施例中，第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括通過鎮流電阻耦接至參考地的襯底。
在一個實施例中，第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括通過有源電路耦接至參考地的襯底。
在一個實施例中，所述有源電路包括電荷泵。
雖然已參照幾個典型實施例描述了本發明，但應當理解，所用的術語是說明和示例性、而非限制性的術語。由於本發明能夠以多種形式具體實施而不脫離發明的精神或實質，所以應當理解，上述實施例不限於任何前述的細節，而應在隨附申請專利範圍所限定的精神和範圍內廣泛地解釋，因此落入申請專利範圍或其等效範圍內的全部變化和改型都應為隨附申請專利範圍所涵蓋。
在整個說明書中，對“一個實施例”、“實施例”、“一個示例”或“示例”的提及意味著：結合該實施例或示例描述的特定特徵、結構或特性被包含在本發明至少一個實施例中。因此，在整個說明書的各個地方出現的短語“在一個實施例中”、“在實施例中”、“一個示例”或“示例”不一定都指同一實施例或示例。此外，可以以任何適當的組合和/或子組合將特定的特徵、結構或特性組合在一個或多個實施例或示例中。此外，本領域普通技術人員應當理解，在此提供的附圖都是為了說明的目的，並且附圖不一定是按比例繪製的。應當理解，當稱元件“耦接到”或“耦接到”另一元件時，它可以是直接耦接或耦接到另一元件或者可以存在中間元件。相反，當稱元件“直接耦接到”或“直接耦接到”另一元件時，不存在中間元件。相同的附圖標記指示相同的元件。這裏使用的術語“和/或”包括一個或多個相關列出的專案的任何和所有組合。
第2圖為根據本發明一實施例的離線低壓直流輸出電路100的電路結構示意圖。如第2圖所示，所述離線低壓直流輸出電路100包括：第一輸入埠101和第二輸入埠102，用以接收交流輸入信號AC；輸出埠106，用以提供整流輸出信號VO；第一耗盡型高壓傳輸電晶體103，耦接至第一輸入埠101接收交流輸入信號AC，基於所述交流輸入信號AC，所述第一耗盡型高壓傳輸電晶體103提供第一電壓；第二耗盡型高壓傳輸電晶體104，耦接至第二輸入埠102接收交流輸入信號AC，基於所述交流輸入信號AC，所述第二耗盡型高壓傳輸電晶體104提供第二電壓；以及整流橋105，具有第一輸入端子105A、第二輸入端子105B和輸出端子105C，其第一輸入端子105A耦接至第一耗盡型高壓傳輸電晶體103接收第一電壓，其第二輸入端子105B耦接至第二耗盡型高壓傳輸電晶體104接收第二電壓，其輸出端子105C耦接至輸出埠106。
在一個實施例中，所述第一耗盡型高壓傳輸電晶體103包括第一耗盡型高壓結型場效應電晶體（junction field effect transistor，JFET）；第二耗盡型高壓傳輸電晶體104包括第二耗盡型高壓JFET。
在一個實施例中，整流橋105還包括耦接至參考地的第四輸入端子105D。
在一個實施例中，第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104各包括耦接至參考地的門極。
在一個實施例中，所述整流橋105包括四個二極體。所述二極體可以包括肖特基二極體、常規二極體或基極-集電極連接在一起的雙極型電晶體等所屬技術領域人員所熟知的二極體。
由於第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104在其門極耦接在參考地時就存在導電溝道，因此當交流輸入信號AC的絕對值小於第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT時，整流輸出信號VO跟隨交流輸入電壓；當交流輸入信號AC的絕對值大於第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT時，第一/第二耗盡型高壓傳輸電晶體與整流橋105的連接節點處的電壓被保持在第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT。因此，整流輸出信號VO的電壓將等於第一/第二耗盡型高壓傳輸電晶體的夾斷電壓VT減去二極體的導通壓降VD，即VO=VT-VD。第3圖示意性地示出了第2圖所示離線低壓直流輸出電路100中的整流輸出信號VO和交流輸入信號AC的時序波形圖。
在前述實施例中，第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104的門極均耦接至參考地，也就是說，第一耗盡型高壓傳輸電晶體103和第二耗盡型高壓傳輸電晶體104的襯底耦接至參考地。在比較典型的應用中，傳輸電晶體的門極包括P型襯底和單獨的P型注入區，其中P型襯底作為底柵，單獨的P型注入區作為頂柵。而傳輸電晶體的溝道為N型井，從而形成一PN結，如第4圖虛線所示。在N型井夾斷時，頂柵和底柵連接在一起。當上述PN結正偏時，少數載流子（少子）將同時進入P型襯底和N型井（電子作為少數載流子進入P型襯底，空穴作為少數載流子進入N型井）。這種少數載流子的注入可能會影響到某些敏感型的電路/裝置，如可能造成閉鎖（latch up）或寄生故障。第5圖示出了根據本發明另一實施例的離線低壓直流輸出電路200的電路結構示意圖。該離線低壓直流輸出電路200降低了“少子注入”效應、減少了少數載流子的產生。
第5圖所示離線低壓直流輸出電路200與第2圖所示離線低壓直流輸出電路100相似。與第2圖所示離線低壓直流輸出電路100不同的是，第5圖所示離線低壓直流輸出電路200進一步包括鎮流電阻206，耦接在第一耗盡型高壓傳輸電晶體203和第二耗盡型高壓傳輸電晶體204的襯底207和參考地之間。在一個實施例中，第一耗盡型高壓傳輸電晶體的襯底和第二耗盡型高壓傳輸電晶體襯底耦接在一起。
以下結合第6圖和第7圖闡述第5圖所示離線低壓直流輸出電路200的運行過程。
第6圖示出了當電路中不包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖。第一耗盡型高壓傳輸電晶體203包括二極體31和溝道電阻32。如第6圖所示，溝道電阻32和二極體51串聯耦接在交流輸入信號AC與參考地之間；二極體31耦接在交流輸入信號AC與參考地之間。相對於串聯耦接的溝道電阻32與二極體51，二極體31為電流提供更小阻抗的通路。因此流經二極體31的電流大於流經二極體51的電流。而二極體31的正嚮導通將帶來襯底注入，流經二極體31的電流越大，該注入效應越強；使得同一晶片上的其他電路也將受到影響。
第7圖示出了當電路中包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖。如前所述，第一耗盡型高壓傳輸電晶體203包括二極體31和溝道電阻32。如第7圖所示，溝道電阻32和二極體51串聯耦接在交流輸入信號AC與參考地之間；二極體31和鎮流電阻206串聯耦接在交流輸入信號AC與參考地之間。鎮流電阻206增大了二極體31通路的阻抗，因此減小了流經二極體31的電流，從而降低了注入效應。
第5圖所示離線低壓直流輸出電路200其他部分的運行方式與第2圖所示離線低壓直流輸出電路100相似，為敍述簡明，此處不再詳述。
在一個實施例中，鎮流電阻包括寄生電阻或定義電阻（如注入電阻、擴散電阻、多晶矽電阻等等。）
在一個實施例中，鎮流電阻可被有源電路如電荷泵電路代替。第8圖為根據本發明又一實施例的離線低壓直流輸出電路300的電路結構示意圖。第8圖所示離線低壓直流輸出電路300與第5圖所示離線低壓直流輸出電路200相似。與第5圖所示離線低壓直流輸出電路200不同的是，第8圖所示離線低壓直流輸出電路300包括負電荷泵306，所述負電荷泵306取代鎮流電阻206，耦接在第一耗盡型高壓傳輸電晶體303和第二耗盡型高壓傳輸電晶體304的襯底307和參考地之間。
在一個實施例中，所有其他電路被放置在N型井島（N-well tub）中，使得襯底307被完全作為傳輸電晶體（第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體）的體區而不與其他裝置/電路共用。負電荷泵為傳輸電晶體的P型體區和N型溝道提供了反向偏置，使得電流不會流入。
第8圖所示離線低壓直流輸出電路300其他部分的運行方式與第2圖所示離線低壓直流輸出電路100相似，為敍述簡明，此處不再詳述。
如上所述，離線低壓直流輸出電路100/200/300包括兩個可集成的高壓裝置。因此，離線低壓直流輸出電路100/200/300的晶片面積被大大減小，使得成本被進一步降低。
在一個實施例中，少子注入效應可通過電路的佈局減弱。第9a圖和第9b圖示意性地示出了根據本發明實施例的集成離線低壓直流輸出電路的晶片400的俯視圖。集成離線低壓直流輸出電路的晶片400包括一系列少子產生裝置、一系列N井可合併的裝置和一系列不可合併的裝置。其中N井可合併的裝置包括N井電勢與N型井島相等的裝置；不可合併的裝置包括：N井電勢與N型井島不同的裝置、非浮電位（non-floating）裝置（如二極體、雙極型裝置等等）。在第9a圖和第9b圖所示實施例中，晶片400包括：第一區域401和第二區域402，其中第一區域401和第二區域402被分別設置在晶片400的左右兩側，使得兩者的距離最大化；N型井島403，被放置在第一區域401和第二區域402之間；以及晶片密封環404；其中少子產生裝置被放置在第一區域401和第二區域402，N井可合併的裝置被放置在N型井島403，不可合併的裝置被放置在晶片上靠近晶片密封環404處或者靠近晶片邊緣405處。
在一個實施例中，N型井島403作為少子彙集區。在一個實施例中，少子彙集區耦接至一參考電位。
在一個實施例中，少子產生裝置包括第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體。
在一個實施例中，所述參考電位為參考地。
在一個實施例中，N型井島403包括缺口，所述缺口靠近晶片密封環（或晶片邊緣），以圍繞不可合併的裝置，如第9a圖所示。
在其他實施例中，N型井島403包括多個缺口，如2個缺口。當不可合併的裝置較多時，所述N型井島403的多個缺口將所述不可合併的裝置圍繞，如第9b圖所示。
如上所述，可合併的裝置被放置在N型井島403，不可合併的裝置被放置在晶片上靠近晶片密封環404（或靠近晶片邊緣405）處並被N型井島403（少子彙集區）圍繞。因此晶片密封環404或晶片邊緣405將吸收部分遊蕩的少子，以進一步阻止少子進入敏感型電路/裝置。
第10圖示意性地示出了第9a圖和第9b圖所示積體電路晶片的佈局設計的方法流程圖500。所述方法包括：
步驟501，將少子產生裝置放置在第一區域和第二區域，其中第一區域和第二區域被分別設置在積體電路晶片的左右兩側；
步驟502，將可合併的裝置放置在N型井島，其中所述N型井島作為少子彙集區；
步驟503，將不可合併的裝置放置在晶片上靠近晶片密封環或靠近晶片邊緣處；
步驟504，將敏感型的裝置放置在晶片上，並使得敏感型的裝置與第一區域和第二區域的距離最大化；以及
步驟505，採用少子彙集區圍繞不可合併的裝置。
在一個實施例中，少子產生裝置包括第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體。
在一個實施例中，少子彙集區包括N型井島。在一個實施例中，所述N型井島上形成可選的N型掩埋層，所述少子彙集區包括所述N型井島和所述N型掩埋層。
在一個實施例中，敏感型裝置包括可被少數載流子影響的擴散裝置。
第11圖示意性地示出了根據本發明又一實施例的基於交流輸入源提供低壓直流輸出的方法流程圖600。所述方法包括：
步驟601，接收交流輸入電壓；
步驟602，響應交流輸入電壓產生第一低壓；
步驟603，響應交流輸入電壓產生第二電壓；
步驟604，整流所述第一電壓和第二電壓以產生所述低壓直流輸出。
在一個實施例中，在步驟602，第一電壓由第一耗盡型高壓傳輸電晶體產生；在步驟603，第二電壓由第二耗盡型高壓傳輸電晶體產生。
在一個實施例中，在步驟604，所述整流通過整流橋實現。
在一個實施例中，第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括耦接至參考地的門極。
在一個實施例中，第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括通過鎮流電阻耦接至參考地的襯底。
在一個實施例中，第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括通過有源電路耦接至參考地的襯底。
在一個實施例中，所述有源電路包括電荷泵。
雖然已參照幾個典型實施例描述了本發明，但應當理解，所用的術語是說明和示例性、而非限制性的術語。由於本發明能夠以多種形式具體實施而不脫離發明的精神或實質，所以應當理解，上述實施例不限於任何前述的細節，而應在隨附申請專利範圍所限定的精神和範圍內廣泛地解釋，因此落入申請專利範圍或其等效範圍內的全部變化和改型都應為隨附申請專利範圍所涵蓋。
32．．．溝道電阻
50．．．現有離線低壓直流輸出電路
51、31．．．二極體
100、200、300．．．離線低壓直流輸出電路
101、102．．．輸入埠
103、104、203、303、304．．．耗盡型高壓傳輸電晶體
105、205．．．整流橋
105A、105B、105C、105D．．．輸入端子
106．．．輸出埠
206．．．鎮流電阻
207、307．．．襯底
306．．．負電荷泵
400．．．晶片
401．．．第一區域
402．．．第二區域
403．．．N型井島
404．．．晶片密封環
405．．．晶片邊緣
AC．．．交流輸入信號
VO．．．整流輸出信號
VT．．．夾斷電壓
VD．．．導通壓降
第1圖為現有離線低壓直流輸出電路50的電路結構示意圖；
第2圖為根據本發明一實施例的離線低壓直流輸出電路100的電路結構示意圖；
第3圖示意性地示出了第2圖所示離線低壓直流輸出電路100中的整流輸出信號VO和交流輸入信號AC的時序波形圖；
第4圖示意性地示出了典型傳輸電晶體的佈局圖；
第5圖示出了根據本發明另一實施例的離線低壓直流輸出電路200的電路結構示意圖；
第6圖示出了當電路中不包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖；
第7圖示出了當電路中包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖；
第8圖為根據本發明又一實施例的離線低壓直流輸出電路300的電路結構示意圖；
第9a圖和第9b圖示意性地示出了根據本發明實施例的集成離線低壓直流輸出電路的晶片400的俯視圖；
第10圖示意性地示出了第9a圖和第9b圖所示積體電路晶片的佈局設計的方法流程圖500；
第11圖示意性地示出了根據本發明又一實施例的基於交流輸入源提供低壓直流輸出的方法流程圖600。
第2圖為根據本發明一實施例的離線低壓直流輸出電路100的電路結構示意圖；
第3圖示意性地示出了第2圖所示離線低壓直流輸出電路100中的整流輸出信號VO和交流輸入信號AC的時序波形圖；
第4圖示意性地示出了典型傳輸電晶體的佈局圖；
第5圖示出了根據本發明另一實施例的離線低壓直流輸出電路200的電路結構示意圖；
第6圖示出了當電路中不包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖；
第7圖示出了當電路中包含鎮流電阻206時第一耗盡型高壓傳輸電晶體203和與之並聯耦接的組成整流橋205的二極體51的等效電路結構示意圖；
第8圖為根據本發明又一實施例的離線低壓直流輸出電路300的電路結構示意圖；
第9a圖和第9b圖示意性地示出了根據本發明實施例的集成離線低壓直流輸出電路的晶片400的俯視圖；
第10圖示意性地示出了第9a圖和第9b圖所示積體電路晶片的佈局設計的方法流程圖500；
第11圖示意性地示出了根據本發明又一實施例的基於交流輸入源提供低壓直流輸出的方法流程圖600。
100．．．離線低壓直流輸出電路
101、102．．．輸入埠
103、104．．．耗盡型高壓傳輸電晶體
105．．．整流橋
105A、105B、105C、105D．．．輸入端子
106．．．輸出埠
AC．．．交流輸入信號
VO．．．整流輸出信號
Claims (10)
- 一種離線低壓直流輸出電路，包括：
第一輸入埠和第二輸入埠，用以接收交流輸入信號；
輸出埠，用以提供整流輸出信號；
第一耗盡型高壓傳輸電晶體，耦接至第一輸入埠接收交流輸入信號，基於所述交流輸入信號，所述第一耗盡型高壓傳輸電晶體提供第一電壓；
第二耗盡型高壓傳輸電晶體，耦接至第二輸入埠接收交流輸入信號，基於所述交流輸入信號，所述第二耗盡型高壓傳輸電晶體提供第二電壓；以及
整流橋，具有第一輸入端子、第二輸入端子和輸出端子，其第一輸入端子耦接至第一耗盡型高壓傳輸電晶體接收第一電壓，其第二輸入端子耦接至第二耗盡型高壓傳輸電晶體接收第二電壓，其輸出端子耦接至輸出埠。 - 如申請專利範圍第1項所述的離線低壓直流輸出電路，其中所述第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體均包括耦接至參考地的門極。
- 如申請專利範圍第1項所述的離線低壓直流輸出電路，進一步包括鎮流電阻，耦接在第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體的襯底和參考地之間。
- 如申請專利範圍第1項所述的離線低壓直流輸出電路，其中所述第一耗盡型高壓傳輸電晶體包括第一耗盡型高壓JFET；第二耗盡型高壓傳輸電晶體包括第二耗盡型高壓JFET。
- 如申請專利範圍第1項所述的離線低壓直流輸出電路，其中進一步包括有源電路，耦接在第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體的襯底和參考地之間。
- 如申請專利範圍第5項所述的離線低壓直流輸出電路，其中所述有源電路包括負電荷泵。
- 一種集成離線低壓直流輸出電路的晶片，包括：
一系列少子產生裝置；
一系列N井可合併的裝置；
一系列不可合併的裝置；
第一區域和第二區域，其中第一區域和第二區域被分別設置在所述晶片的左右兩側，使得兩者的距離最大化；
N型井島，被放置在第一區域和第二區域之間；以及
晶片密封環；其中
少子產生裝置被放置在第一區域和第二區域；
N井可合併的裝置被放置在N型井島；
不可合併的裝置被放置在晶片上靠近晶片密封環處或者靠近晶片邊緣處。 - 如申請專利範圍第7項所述的集成離線低壓直流輸出電路的晶片，進一步包括形成在所述N型井島上的N型掩埋層，其中所述N型井島和所述N型掩埋層作為少子彙集區。
- 如申請專利範圍第7項所述的集成離線低壓直流輸出電路的晶片，其中所述少子產生裝置包括第一耗盡型高壓傳輸電晶體和第二耗盡型高壓傳輸電晶體。
- 一種如申請專利範圍第7項所述的集成離線低壓直流輸出電路的晶片的佈局方法，包括：
將少子產生裝置放置在第一區域和第二區域，其中第一區域和第二區域被分別設置在所述積體電路晶片的左右兩側；
將N井可合併的裝置放置在N型井島，其中所述N型井島作為少子彙集區；
將不可合併的裝置放置在晶片上靠近晶片密封環或靠近晶片邊緣處；
將敏感型的裝置放置在晶片上，並使得敏感型的裝置與第一區域和第二區域的距離最大化；以及
採用少子彙集區圍繞不可合併的裝置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/251,067 US20130083577A1 (en) | 2011-09-30 | 2011-09-30 | Offline low voltage dc output circuit with integrated full bridge rectifiers |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW201316665A true TW201316665A (zh) | 2013-04-16 |
Family
ID=47446967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW101135577A TW201316665A (zh) | 2011-09-30 | 2012-09-27 | 一種離線低壓直流輸出電路、其晶片和晶片佈局方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20130083577A1 (zh) |
| CN (2) | CN202872672U (zh) |
| TW (1) | TW201316665A (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20130083577A1 (en) * | 2011-09-30 | 2013-04-04 | Monolithic Power Systems, Inc. | Offline low voltage dc output circuit with integrated full bridge rectifiers |
| US9871524B2 (en) | 2015-04-17 | 2018-01-16 | Samsung Electronics Co., Ltd. | Integrated circuit and cable assembly including the same |
| CN108959671B (zh) * | 2017-05-27 | 2021-10-22 | 贵州大学 | 半桥和全桥型模块化多电平换流器的实时仿真建模方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914632A (en) * | 1997-02-28 | 1999-06-22 | Exar Corporation | Negative charge pump circuit |
| US6052299A (en) * | 1998-01-15 | 2000-04-18 | Microship Technology Incorporated | Robust LC full-wave bridge rectifier input structure |
| US7224204B2 (en) * | 2005-03-08 | 2007-05-29 | Linear Technology Corporation | Method and circuit for driving a gate of a MOS transistor negative |
| US7817459B2 (en) * | 2007-01-24 | 2010-10-19 | Keystone Semiconductor Inc. | Depletion-mode MOSFET circuit and applications |
| US8223036B2 (en) * | 2008-08-15 | 2012-07-17 | Siemens Energy, Inc. | Wireless telemetry electronic circuitry for measuring strain in high-temperature environments |
| US8634218B2 (en) * | 2009-10-06 | 2014-01-21 | Power Integrations, Inc. | Monolithic AC/DC converter for generating DC supply voltage |
| US20130083577A1 (en) * | 2011-09-30 | 2013-04-04 | Monolithic Power Systems, Inc. | Offline low voltage dc output circuit with integrated full bridge rectifiers |
-
2011
- 2011-09-30 US US13/251,067 patent/US20130083577A1/en not_active Abandoned
-
2012
- 2012-09-25 CN CN201220490329.7U patent/CN202872672U/zh not_active Expired - Fee Related
- 2012-09-25 CN CN2012103581727A patent/CN102868308A/zh active Pending
- 2012-09-27 TW TW101135577A patent/TW201316665A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN202872672U (zh) | 2013-04-10 |
| CN102868308A (zh) | 2013-01-09 |
| US20130083577A1 (en) | 2013-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10043872B2 (en) | Semiconductor device | |
| JP4006398B2 (ja) | 静電放電保護デバイスを有する集積回路 | |
| CN103811484B (zh) | 包括半导体鳍的esd器件 | |
| CN202205747U (zh) | 半导体器件 | |
| US10547250B2 (en) | Rectifier device | |
| CN105655325A (zh) | 静电放电保护电路、结构及其制造方法 | |
| TWI596740B (zh) | 整合齊納二極體及場效應電晶體的半導體元件及其製備方法 | |
| CN111668209B (zh) | 一种低漏电的用于低压esd防护的可控硅整流器 | |
| CN106653752A (zh) | 半导体器件 | |
| CN1953203A (zh) | 高耐压半导体开关元件及使用其的开关电源装置 | |
| TW201316665A (zh) | 一種離線低壓直流輸出電路、其晶片和晶片佈局方法 | |
| US9608072B2 (en) | Semiconductor device | |
| CN104969342B (zh) | 半导体装置 | |
| US10666158B2 (en) | Rectifier device | |
| CN101159263A (zh) | 箝位电路的静电放电保护 | |
| US6054740A (en) | Protection against overvoltages of an integrated MOS power transistor | |
| US8258752B2 (en) | Integrated PMOS transistor and Schottky diode and charging switch circuit employing the integrated device | |
| US7112828B2 (en) | Semiconductor device | |
| Lim et al. | A smart-power synchronous rectifier by CMOS process | |
| CN206505919U (zh) | 用于片上集成的整流桥结构 | |
| TW201304370A (zh) | 半導體裝置、啟動電路及其操作方法 | |
| US10148263B2 (en) | Combined isolator and power switch | |
| KR101006514B1 (ko) | 정전 방전 보호 장치용 반도체 제어 정류기 | |
| CN107946375A (zh) | 一种双外延超级势垒整流器 | |
| CN106847809A (zh) | 用于片上集成的整流桥结构 |