JP3093216B2 - Semiconductor device and inspection method thereof - Google Patents
Semiconductor device and inspection method thereofInfo
- Publication number
- JP3093216B2 JP3093216B2 JP01157675A JP15767589A JP3093216B2 JP 3093216 B2 JP3093216 B2 JP 3093216B2 JP 01157675 A JP01157675 A JP 01157675A JP 15767589 A JP15767589 A JP 15767589A JP 3093216 B2 JP3093216 B2 JP 3093216B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- power supply
- scribe line
- region
- supply terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置の端子構造とその検査方法に関
し、特に半導体基板であるウェーハ上に形成された半導
体装置を、複数個同時測定することが出来る半導体装置
及びその検査方法に関する。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a terminal structure of a semiconductor device and a method of inspecting the terminal structure, and more particularly, to simultaneously measuring a plurality of semiconductor devices formed on a wafer as a semiconductor substrate. The present invention relates to a semiconductor device and a method for testing the same.
第３図のウェーハ上に形成された従来の半導体装置を
示すウェーハの部分平面図である。従来、この種の半導
体装置12は、第３図に示すように、半導体基板であるウ
ェーハ11上に配列されて形成されている。また、各々の
半導体装置12の入出力端子であるボンディングパッド13
は、半導体装置12の周辺に配置されて、ウェーハ11上に
半導体装置が形成された状態での電気的検査測定用端子
をも兼ねている。FIG. 4 is a partial plan view of the wafer showing a conventional semiconductor device formed on the wafer of FIG. 3; Conventionally, as shown in FIG. 3, this type of semiconductor device 12 is arranged and formed on a wafer 11 which is a semiconductor substrate. Further, bonding pads 13 which are input / output terminals of each semiconductor device 12 are provided.
Are arranged around the semiconductor device 12 and also serve as terminals for electrical inspection and measurement when the semiconductor device is formed on the wafer 11.
上述した従来の半導体装置の構造では、半導体基板で
あるウェーハ上に形成されたものを、複数個同時に電気
的測定検査をしようとした場合、隣り合う半導体装置同
志の特性等が異なると、お互いに影響を受け合って正し
い検査が行なわれないという欠点がある。特に、端子に
印加される電源電位のゆらぎによる影響は、集積度が高
まるにつれて、著しいものとなってくる。In the structure of the conventional semiconductor device described above, when a plurality of semiconductor devices formed on a wafer, which is a semiconductor substrate, are to be simultaneously subjected to electrical measurement and inspection, if the characteristics and the like of adjacent semiconductor devices are different from each other, they are mutually different. There is a disadvantage that correct inspection is not performed due to the influence. In particular, the influence of fluctuations in the power supply potential applied to the terminals becomes more significant as the degree of integration increases.
本発明の目的は、かかる問題を解消する半導体装置及
びその検査方法を提供することである。An object of the present invention is to provide a semiconductor device which solves such a problem and an inspection method thereof.
本発明の第１の特徴は、スクライブ線で区画された半
導体基板上の複数の領域のそれぞれに形成される回路素
子と、前記回路素子形成領域の周縁に形成される入出力
端子および電源端子であるボンディングパッドを有する
半導体装置において、前記スクライブ線上に形成される
とともに前記電源端子から供給を受けることなく独立し
た他の電源端子を有する半導体装置である。A first feature of the present invention is that a circuit element formed in each of a plurality of regions on a semiconductor substrate partitioned by a scribe line and an input / output terminal and a power supply terminal formed on the periphery of the circuit element formation region A semiconductor device having a certain bonding pad, the semiconductor device having another power terminal formed on the scribe line and independent without being supplied from the power terminal.
また、本発明の第２の特徴は、スクライブ線で区画さ
れた半導体基板上の複数の領域のそれぞれに形成される
回路素子と、前記回路素子形成領域の周縁に形成される
入出力端子および電源端子であるボンディングパッドを
有する相補型MOSの半導体装置において、ウェル領域内
であってかつ前記スクライブ線上に形成されるとともに
前記電源端子から供給を受けることなく独立した他の電
源端子を有する相補型MOSの半導体装置である。According to a second feature of the present invention, a circuit element formed in each of a plurality of regions on a semiconductor substrate partitioned by scribe lines, an input / output terminal formed on a periphery of the circuit element formation region, and a power supply A complementary MOS semiconductor device having a bonding pad as a terminal, wherein the complementary MOS is formed in the well region and on the scribe line, and has another independent power supply terminal without being supplied from the power supply terminal. Semiconductor device.
さらに、本発明の第３の特徴は、スクライブ線で区画
された半導体基板上の複数の領域のそれぞれに形成され
る回路素子と、前記回路素子形成領域の周縁に形成され
る入出力端子および電源端子であるボンディングパッド
と、前記スクライブ線上に形成されるとともに前記電源
端子から供給を受けることなく独立した他の電源端子を
有する半導体装置半導体を２個以上同時に測定する半導
体装置の検査方法において、前記他の電源端子に電圧印
加しながら測定する半導体装置の検査方法である。Further, a third feature of the present invention is that a circuit element formed in each of a plurality of regions on a semiconductor substrate partitioned by a scribe line, an input / output terminal formed on a periphery of the circuit element formation region, and a power supply A bonding pad that is a terminal, and a semiconductor device inspection method for simultaneously measuring two or more semiconductor devices formed on the scribe line and having another independent power terminal without being supplied from the power terminal. This is an inspection method for a semiconductor device in which measurement is performed while applying a voltage to another power supply terminal.
次に、本発明について図面を参照して説明する。 Next, the present invention will be described with reference to the drawings.
第１図は本発明の一実施例を示すウェーハ上に形成さ
れた半導体装置の部分平面図である。この半導体装置２
は、第１図に示すように、ウェーハ１上に形成されたス
クライブ線11によって区画されている。また、ボンディ
ングパッド13は、従来例と同様に、半導体装置の周辺に
形成されており、測定用パッド３が、回路機能素子用の
電源端子から独立してスクライブ線11上に形成されてい
る。FIG. 1 is a partial plan view of a semiconductor device formed on a wafer showing one embodiment of the present invention. This semiconductor device 2
Are defined by scribe lines 11 formed on the wafer 1 as shown in FIG. Further, the bonding pad 13 is formed around the semiconductor device as in the conventional example, and the measuring pad 3 is formed on the scribe line 11 independently of the power supply terminal for the circuit functional element.
この測定用パッド３は、測定用探針を接続する為に十
分な大きさ、例えば100μｍ×100μｍ程度で形成され
る。そしてこの半導体装置２を複数個同時に電気的に検
査測定する際には、この測定用パッド３には、回路の入
出力端子であるボンディングパッド13の内の１つから独
立して電源電圧が印加されるので、隣り合う半導体装置
２同志がお互いに測定時の電源電圧変動の影響を減らす
ことができる。The measurement pad 3 is formed in a size sufficient to connect the measurement probe, for example, about 100 μm × 100 μm. When a plurality of semiconductor devices 2 are simultaneously electrically inspected and measured, a power supply voltage is applied to the measuring pads 3 independently of one of the bonding pads 13 which are input / output terminals of the circuit. Therefore, adjacent semiconductor devices 2 can reduce the influence of power supply voltage fluctuation when measuring each other.
第２図は本発明の他の実施例を示すウェーハ上に形成
された半導体装置の断面図である。この実施例は、例え
ば、相補型MOS半導体装置に適用した例である。この半
導体装置は、ウェーハ１に区画されて形成された第１の
ウェル領域４に形成されており、測定用パッド３は、第
２図に示すように、回路機能素子用の電源端子から独立
してスクライブ線11の領域に形成された第２のウェル領
域７に形成されている。一方、第１のウェル４の領域に
は、フィールド絶縁膜５、回路機能素子用の電源端子６
及びボンディングパッド13が形成されている。このよう
な構造にすることによって、半導体装置２を複数個同時
に電気的に検査する際、隣り合う半導体装置２同志がお
互いに測定時の電源電圧変動の影響を抑えることができ
る。FIG. 2 is a sectional view of a semiconductor device formed on a wafer showing another embodiment of the present invention. This embodiment is an example applied to, for example, a complementary MOS semiconductor device. This semiconductor device is formed in a first well region 4 partitioned and formed on a wafer 1. As shown in FIG. 2, a measurement pad 3 is independent of a power supply terminal for a circuit functional element. The second well region 7 is formed in the scribe line 11 region. On the other hand, a field insulating film 5 and a power supply terminal 6 for a circuit functional element are provided in the region of the first well 4.
And a bonding pad 13 are formed. With such a structure, when a plurality of semiconductor devices 2 are electrically inspected simultaneously, the adjacent semiconductor devices 2 can suppress the influence of the power supply voltage fluctuation at the time of measurement.
以上説明したように本発明の半導体装置は、回路機能
上必要とするボンディングパッド以外に、回路素子領域
を取り囲み、かつ回路機能素子用の電源端子から独立し
た測定用パッドをスクライブ線上に設けることによっ
て、ウェーハ上に配列形成された半導体装置を２個以上
同時測定する場合に、素子用電源から独立した電源を、
回路素子領域を取り囲みかつ回路機能素子用の電源端子
から独立して設けられた測定用パッドに接続して電圧印
加をしながら測定することが出来る。従って、隣り合う
半導体同志がお互いに測定時の電源電圧変動の影響を抑
えることができるという効果がある。As described above, the semiconductor device of the present invention can be configured such that a measurement pad that surrounds a circuit element region and is independent of a power supply terminal for a circuit function element is provided on a scribe line in addition to a bonding pad required for a circuit function. When simultaneously measuring two or more semiconductor devices arrayed on a wafer, a power supply independent of the power supply for the element is used.
Measurement can be performed while applying a voltage by connecting to a measuring pad which surrounds the circuit element region and is provided independently of the power supply terminal for the circuit functional element. Therefore, there is an effect that adjacent semiconductors can suppress the influence of power supply voltage fluctuation at the time of measurement.
第１図は本発明の一実施例を示すウェーハ上に形成され
た半導体装置の部分平面図、第２図は本発明の他の実施
例を示すウェーハ上に形成された半導体装置の断面図、
第３図はウェーハ上に形成された従来の半導体装置を示
すウェーハの部分平面図である。 1,11……ウェーハ、2,12……半導体装置、３……測定用
パッド、４……第１のウェル領域、５……フィールド絶
縁膜、６……電源端子、７……第２のウェル領域、13…
…ボンディングパッド。FIG. 1 is a partial plan view of a semiconductor device formed on a wafer showing one embodiment of the present invention, FIG. 2 is a cross-sectional view of a semiconductor device formed on a wafer showing another embodiment of the present invention,
FIG. 3 is a partial plan view of the wafer showing a conventional semiconductor device formed on the wafer. 1,11 wafer, 2,12 semiconductor device, 3 measurement pad, 4 first well region, 5 field insulating film, 6 power supply terminal, 7 second Well area, 13 ...
... bonding pads.
Claims (2)
域によって区画された複数の半導体装置領域と、前記半
導体装置領域に形成された第１のウェルと、前記第１の
ウェルとは独立して前記スクライブ線領域に形成された
第２のウェルと、前記半導体装置領域内に設けられ前記
第１のウェルに接続された第１の電源端子と、前記スク
ライブ線領域に設けられ前記第２のウェルに接続された
第２の電源端子とを備える半導体装置。A scribe line region, a plurality of semiconductor device regions partitioned by the scribe line region, a first well formed in the semiconductor device region, and the first well independently of each other. A second well formed in a scribe line region; a first power supply terminal provided in the semiconductor device region and connected to the first well; and a second well provided in the scribe line region. And a second power supply terminal connected thereto.
の半導体装置領域内に形成された回路素子の検査方法で
あって、前記半導体装置領域に形成された第１のウェル
に第１の電源端子を介して電源を供給するとともに前記
スクライブ線領域に形成された第２のウェルに第１の電
源端子とは異なる第２の電源端子を介して独立に電源を
供給し、前記複数の半導体装置領域内に形成された回路
素子を同時に検査することを特徴とする半導体装置の検
査方法。2. A method for inspecting a circuit element formed in a plurality of semiconductor device regions partitioned by a scribe line region, wherein a first power terminal is provided in a first well formed in the semiconductor device region. Power is supplied to the second well formed in the scribe line region through a second power supply terminal different from the first power supply terminal. A method for inspecting a semiconductor device, comprising: simultaneously inspecting circuit elements formed in a semiconductor device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01157675A JP3093216B2 (en) | 1989-06-19 | 1989-06-19 | Semiconductor device and inspection method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01157675A JP3093216B2 (en) | 1989-06-19 | 1989-06-19 | Semiconductor device and inspection method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0322456A JPH0322456A (en) | 1991-01-30 |
| JP3093216B2 true JP3093216B2 (en) | 2000-10-03 |
Family
ID=15654928
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01157675A Expired - Fee Related JP3093216B2 (en) | 1989-06-19 | 1989-06-19 | Semiconductor device and inspection method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3093216B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09252034A (en) * | 1996-03-18 | 1997-09-22 | Mitsubishi Electric Corp | Semiconductor wafer, semiconductor device, and method of fabricating semiconductor device |
| JP2937132B2 (en) * | 1996-09-02 | 1999-08-23 | 日本電気株式会社 | Semiconductor device |
| JP3737405B2 (en) | 2001-09-13 | 2006-01-18 | Ｎｅｃマイクロシステム株式会社 | Chip manufacturing method and system, circuit board, and circuit chip |
-
1989
- 1989-06-19 JP JP01157675A patent/JP3093216B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0322456A (en) | 1991-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03187236A (en) | Test circuit which checks passive substrate for incorporating integrated circuit | |
| JPH0342503B2 (en) | ||
| US4223337A (en) | Semiconductor integrated circuit with electrode pad suited for a characteristic testing | |
| JP3093216B2 (en) | Semiconductor device and inspection method thereof | |
| JPH04365347A (en) | Element structure for monitor apparatus in semiconductor chip | |
| JP2657315B2 (en) | Probe card | |
| KR100396344B1 (en) | Monitoring resistor element and measuring method of relative preciseness of resistor elements | |
| JP2001110858A (en) | Semiconductor device, its manufacturing method, and burn-in device | |
| JP3495835B2 (en) | Semiconductor integrated circuit device and inspection method thereof | |
| JPS62183134A (en) | Semiconductor device | |
| JPS59148345A (en) | Lsi chip measuring prober | |
| JPH02184043A (en) | Manufacture of semiconductor device | |
| JPH0496343A (en) | Semiconductor device | |
| JP3763258B2 (en) | Probe card and chip area sorting method using the same | |
| JPS618939A (en) | Semiconductor device | |
| JPS6128215B2 (en) | ||
| JP2978883B1 (en) | Semiconductor device | |
| JPS58161336A (en) | Semiconductor integrated circuit device | |
| JPS62193137A (en) | Manufacture of semiconductor device | |
| JPH05121501A (en) | Semiconductor integrated circuit | |
| JPH0262947B2 (en) | ||
| JPH0666372B2 (en) | Integrated circuit | |
| JPH0355982B2 (en) | ||
| JPS6342140A (en) | Manufacture of semiconductor integrated circuit device | |
| JPH02166748A (en) | Inspection circuit for temperature |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |