JP3088302B2 - バイナリカウンタ読み出し回路 - Google Patents
バイナリカウンタ読み出し回路Info
- Publication number
- JP3088302B2 JP3088302B2 JP08235925A JP23592596A JP3088302B2 JP 3088302 B2 JP3088302 B2 JP 3088302B2 JP 08235925 A JP08235925 A JP 08235925A JP 23592596 A JP23592596 A JP 23592596A JP 3088302 B2 JP3088302 B2 JP 3088302B2
- Authority
- JP
- Japan
- Prior art keywords
- count data
- encoded
- data
- count
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005070 sampling Methods 0.000 claims description 39
- 230000003111 delayed effect Effects 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- 230000001052 transient effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/08—Output circuits
- H03K21/12—Output circuits with parallel read-out
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はカウンタ読み出し回
路に係り、特にバイナリカウンタから計数値を非同期で
読み出すバイナリカウンタ読み出し回路に関する。
路に係り、特にバイナリカウンタから計数値を非同期で
読み出すバイナリカウンタ読み出し回路に関する。
【０００２】
【従来の技術】バイナリカウンタ非同期読み出し回路で
は、バイナリカウンタの計数処理タイミングとは無関係
な外部のタイミングを用いてバイナリ計数値を読み出し
ている。
は、バイナリカウンタの計数処理タイミングとは無関係
な外部のタイミングを用いてバイナリ計数値を読み出し
ている。
【０００３】図２は、従来の非同期読み出し回路の一例
を示すブロック図である。バイナリカウンタ２０１は、
計数用クロックＣＬＫにより計数処理を行い、バイナリ
計数デー夕ＣBをサンプリング回路２０２へ出力する。
サンプリング回路２０２は、計数用クロックＣＬＫとは
非同期の計数値読出信号ＴASのタイミングで、バイナリ
カウンタ２０１の計数データＣＢを一旦サンプリング
し、そのサンプリング値をバイナリ計数値として出力す
る。したがって、バイナリカウンタ２０１がカウントア
ップするタイミングで計数値読出信号ＴASが入力した時
でも、計数値読出信号ＴASのタイミングでサンプリング
したバイナリ計数データＣBを出力することになる。
を示すブロック図である。バイナリカウンタ２０１は、
計数用クロックＣＬＫにより計数処理を行い、バイナリ
計数デー夕ＣBをサンプリング回路２０２へ出力する。
サンプリング回路２０２は、計数用クロックＣＬＫとは
非同期の計数値読出信号ＴASのタイミングで、バイナリ
カウンタ２０１の計数データＣＢを一旦サンプリング
し、そのサンプリング値をバイナリ計数値として出力す
る。したがって、バイナリカウンタ２０１がカウントア
ップするタイミングで計数値読出信号ＴASが入力した時
でも、計数値読出信号ＴASのタイミングでサンプリング
したバイナリ計数データＣBを出力することになる。
【０００４】
【発明が解決しようとする課題】しかしながら、Ｎ（正
の整数）ビットのバイナリカウンタの計数データはハミ
ング距離が１〜Ｎであるから、非同期のサンプリングタ
イミングで読み出しを行うと、バイナリカウンタの計数
処理とは無関係なデータがサンプリングされ出力される
可能性が存在する。その際、上述した従来の非同期読み
出し回路では、サンプリング値をそのまま読み出すため
に、データの精度が全く保証されない。
の整数）ビットのバイナリカウンタの計数データはハミ
ング距離が１〜Ｎであるから、非同期のサンプリングタ
イミングで読み出しを行うと、バイナリカウンタの計数
処理とは無関係なデータがサンプリングされ出力される
可能性が存在する。その際、上述した従来の非同期読み
出し回路では、サンプリング値をそのまま読み出すため
に、データの精度が全く保証されない。
【０００５】このような点に対処した技術として、例え
ば特開平４−２１７１１８号公報には高速同期カウンタ
の構成が開示されている。これと略同様に、本発明の目
的も、バイナリカウンタの読み出しデータの信頼性を向
上させる非同期読み出し回路の一つを提供することにあ
る。
ば特開平４−２１７１１８号公報には高速同期カウンタ
の構成が開示されている。これと略同様に、本発明の目
的も、バイナリカウンタの読み出しデータの信頼性を向
上させる非同期読み出し回路の一つを提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明では主要な構成と
して上記特開平４−２１７１１８号公報の開示技術と同
等な、予め定められた周波数のクロックに従って２進計
数処理を行い計数データを生成するバイナリカウンタの
計数データ読み出し回路において、計数データをグレイ
コードに変換し第１符号化計数データを生成する符号化
手段と、クロックと非同期に第１符号化計数データをサ
ンプリングするサンプリング手段と、サンプリングされ
たデータをグレイコードから計数データに復号化する復
号化手段を含み構成されている。
して上記特開平４−２１７１１８号公報の開示技術と同
等な、予め定められた周波数のクロックに従って２進計
数処理を行い計数データを生成するバイナリカウンタの
計数データ読み出し回路において、計数データをグレイ
コードに変換し第１符号化計数データを生成する符号化
手段と、クロックと非同期に第１符号化計数データをサ
ンプリングするサンプリング手段と、サンプリングされ
たデータをグレイコードから計数データに復号化する復
号化手段を含み構成されている。
【０００７】これら構成要素を含み構成されている結
果、上記既知技術相当の作用が得られる。すなわち、バ
イナリカウンタの計数データをグレイコードに変換した
後、非同期の計数値読み出し信号でサンプリングし、そ
のサンプリングされたグレイコードデータを元のバイナ
リデータに逆変換する。言い換えれば、グレイコードデ
ータの状態で非同期タイミングによるサンプリングを行
う。グレイコードはバイナリカウンタのビット数に関係
なく隣接符号間のハミング距離が常に１であるから、外
部からの非同期の計数値読み出し信号のタイミングとバ
イナリカウンタが出力するバイナリ計数データの変化点
とが一致した時であっても、データ保証されたバイナリ
計数データを読み出すことができる。
果、上記既知技術相当の作用が得られる。すなわち、バ
イナリカウンタの計数データをグレイコードに変換した
後、非同期の計数値読み出し信号でサンプリングし、そ
のサンプリングされたグレイコードデータを元のバイナ
リデータに逆変換する。言い換えれば、グレイコードデ
ータの状態で非同期タイミングによるサンプリングを行
う。グレイコードはバイナリカウンタのビット数に関係
なく隣接符号間のハミング距離が常に１であるから、外
部からの非同期の計数値読み出し信号のタイミングとバ
イナリカウンタが出力するバイナリ計数データの変化点
とが一致した時であっても、データ保証されたバイナリ
計数データを読み出すことができる。
【０００８】特に、本発明では、固有のサンプリングを
行っていて、予め定められた周波数のクロックに従って
２進計数処理を行い計数データを生成するバイナリカウ
ンタの計数データ読み出し回路において、計数データを
グレイコードに変換し第１符号化計数データを生成する
符号化手段と、クロックに基づいてクロックより予め定
められた時間だけ遅延した遅延クロック信号を生成する
タイミング生成手段と、遅延クロック信号に従って第１
符号化計数データをサンプリングし第２符号化計数デー
タを生成する第１サンプリング手段と、クロックと非同
期の計数値読み出し信号に従って第２符号化計数データ
をサンプリングし第３符号化計数データを生成する第２
サンプリング手段と、第３符号化計数データをグレイコ
ードから計数データに復号化する復号化手段と、からな
ることを特徴とする。
行っていて、予め定められた周波数のクロックに従って
２進計数処理を行い計数データを生成するバイナリカウ
ンタの計数データ読み出し回路において、計数データを
グレイコードに変換し第１符号化計数データを生成する
符号化手段と、クロックに基づいてクロックより予め定
められた時間だけ遅延した遅延クロック信号を生成する
タイミング生成手段と、遅延クロック信号に従って第１
符号化計数データをサンプリングし第２符号化計数デー
タを生成する第１サンプリング手段と、クロックと非同
期の計数値読み出し信号に従って第２符号化計数データ
をサンプリングし第３符号化計数データを生成する第２
サンプリング手段と、第３符号化計数データをグレイコ
ードから計数データに復号化する復号化手段と、からな
ることを特徴とする。
【０００９】上記構成の本発明によれば、バイナリカウ
ンタの計数データをグレイコードに変換した後、計数用
のクロックより若干遅延したタイミングでグレイコード
データをサンプリングし、更にそのサンプリングされた
グレイコードデータを非同期の計数値読み出し信号でサ
ンプリングする。そして、非同期サンプリングされたグ
レイコードデータを元のバイナリデータに逆変換する。
符号化手段によって得られるグレイコードデータは、バ
イナリカウンタの計数データが変化する時点でグリッチ
が発生するが、クロックより若干遅延したタイミングで
グレイコードデータを一旦サンプリングしておくこと
で、安定したグレイコードデータを得ることができ、非
同期読み出しデータの安定性を更に向上させることがで
きる。
ンタの計数データをグレイコードに変換した後、計数用
のクロックより若干遅延したタイミングでグレイコード
データをサンプリングし、更にそのサンプリングされた
グレイコードデータを非同期の計数値読み出し信号でサ
ンプリングする。そして、非同期サンプリングされたグ
レイコードデータを元のバイナリデータに逆変換する。
符号化手段によって得られるグレイコードデータは、バ
イナリカウンタの計数データが変化する時点でグリッチ
が発生するが、クロックより若干遅延したタイミングで
グレイコードデータを一旦サンプリングしておくこと
で、安定したグレイコードデータを得ることができ、非
同期読み出しデータの安定性を更に向上させることがで
きる。
【００１０】
【発明の実施の形態】図１は、本発明によるバイナリカ
ウンタ読み出し回路の一実施形態を示すブロック構成図
である。バイナリカウンタ１０１は計数用クロックＣＬ
Ｋに従って計数処理を行い、バイナリ計数データＣBを
生成する。グレイエンコーダ１０２は、バイナリカウン
タ１０１が出力するバイナリ計数データＣBをグレイコ
ード化し、グレイコード計数データＤGE1を生成する。
サンプリング回路１０３は、サンプルタイミング生成器
１０４によって生成されたサンプルタイミング信号ＴSS
に従って、グレイエンコーダ１０２から入力するグレイ
コード計数データＤGE1をサンプリングし、グレイコー
ド計数データＤGE2を生成する。更に、サンプリング回
路１０５は、計数用クロックＣＬＫとは非同期の計数値
読出信号ＴASに従って、サンプリング回路１０３から入
力するグレイコード計数データＤGE2をサンプリング
し、グレイコード計数データＤGE3を生成する。最後
に、グレイデコーダ１０６は、サンプリング回路１０５
が出力するグレイコード計数データＤGE3をバイナリデ
ータに変換し、バイナリ計数値を出力する。
ウンタ読み出し回路の一実施形態を示すブロック構成図
である。バイナリカウンタ１０１は計数用クロックＣＬ
Ｋに従って計数処理を行い、バイナリ計数データＣBを
生成する。グレイエンコーダ１０２は、バイナリカウン
タ１０１が出力するバイナリ計数データＣBをグレイコ
ード化し、グレイコード計数データＤGE1を生成する。
サンプリング回路１０３は、サンプルタイミング生成器
１０４によって生成されたサンプルタイミング信号ＴSS
に従って、グレイエンコーダ１０２から入力するグレイ
コード計数データＤGE1をサンプリングし、グレイコー
ド計数データＤGE2を生成する。更に、サンプリング回
路１０５は、計数用クロックＣＬＫとは非同期の計数値
読出信号ＴASに従って、サンプリング回路１０３から入
力するグレイコード計数データＤGE2をサンプリング
し、グレイコード計数データＤGE3を生成する。最後
に、グレイデコーダ１０６は、サンプリング回路１０５
が出力するグレイコード計数データＤGE3をバイナリデ
ータに変換し、バイナリ計数値を出力する。
【００１１】サンプルタイミング生成器１０４は計数用
クロックＣＬＫに基づいてサンプルタイミング信号ＴSS
を生成する。サンプルタイミング信号ＴSSはクロックＣ
ＬＫよりも若干遅延したタイミングで生成され、サンプ
リング回路１０３へ供給される。このようなサンプルタ
イミング信号ＴSSによって、サンプリング回路１０３で
はグリッチを回避したグレイコード計数データＤGE1を
サンプリングすることができる。より詳しくは、グレイ
エンコーダ１０２から出力されるグレイコード計数デー
タＤGE1には、バイナリカウンタ１０１のバイナリ計数
データＣBがカウントアップするタイミングでグリッチ
が発生する。従って、クロックＣＬＫよりも若干遅延し
たサンプルタイミング信号ＴSSによってグレイコード計
数データＤGE1をサンプリングすることにより、サンプ
リング回路１０３はグリッチ発生後の安定したグレイコ
ード計数データＤGE1をサンプリングし、グレイコード
計数データＤGE2を出力することができる。
クロックＣＬＫに基づいてサンプルタイミング信号ＴSS
を生成する。サンプルタイミング信号ＴSSはクロックＣ
ＬＫよりも若干遅延したタイミングで生成され、サンプ
リング回路１０３へ供給される。このようなサンプルタ
イミング信号ＴSSによって、サンプリング回路１０３で
はグリッチを回避したグレイコード計数データＤGE1を
サンプリングすることができる。より詳しくは、グレイ
エンコーダ１０２から出力されるグレイコード計数デー
タＤGE1には、バイナリカウンタ１０１のバイナリ計数
データＣBがカウントアップするタイミングでグリッチ
が発生する。従って、クロックＣＬＫよりも若干遅延し
たサンプルタイミング信号ＴSSによってグレイコード計
数データＤGE1をサンプリングすることにより、サンプ
リング回路１０３はグリッチ発生後の安定したグレイコ
ード計数データＤGE1をサンプリングし、グレイコード
計数データＤGE2を出力することができる。
【００１２】ここで、サンプルタイミング生成器１０４
からのサンプルタイミング信号ＴSSによりサンプリング
回路１０３が出力するグレイコード計数データＤGE2が
サンプリング前の値とサンプリング後の値との過渡的な
状態にあり、この時に外部からの計数値読出信号ＴASが
サンプリング回路１０５に入力したと仮定する。このと
き、サンプリング回路１０５では、サンプリング前ある
いはサンプリング後のいずれかのグレーコード計数デー
タＤGE2がサンプリングされるが、グレイコード化され
ているため、サンプリング前とサンプリング後の２符号
間のハミング距離はバイナリカウンタ１０１のビット数
に関わらず、常に１である。従って、サンプリング回路
１０５では、バイナリカウンタ１０１のカウントアップ
前のグレイコード計数データあるいはカウントアップ後
のグレイコード計数データのいずれかがサンプリングさ
れる。言い換えれば、非同期タイミングで読み出しを行
っても、バイナリカウンタ１０１の計数処理と全くかけ
離れた計数値が読み出されることはない。こうして得ら
れたグレイコード計数データＤGE3がグレイデコーダ１
０６によってバイナリデータに変換される。
からのサンプルタイミング信号ＴSSによりサンプリング
回路１０３が出力するグレイコード計数データＤGE2が
サンプリング前の値とサンプリング後の値との過渡的な
状態にあり、この時に外部からの計数値読出信号ＴASが
サンプリング回路１０５に入力したと仮定する。このと
き、サンプリング回路１０５では、サンプリング前ある
いはサンプリング後のいずれかのグレーコード計数デー
タＤGE2がサンプリングされるが、グレイコード化され
ているため、サンプリング前とサンプリング後の２符号
間のハミング距離はバイナリカウンタ１０１のビット数
に関わらず、常に１である。従って、サンプリング回路
１０５では、バイナリカウンタ１０１のカウントアップ
前のグレイコード計数データあるいはカウントアップ後
のグレイコード計数データのいずれかがサンプリングさ
れる。言い換えれば、非同期タイミングで読み出しを行
っても、バイナリカウンタ１０１の計数処理と全くかけ
離れた計数値が読み出されることはない。こうして得ら
れたグレイコード計数データＤGE3がグレイデコーダ１
０６によってバイナリデータに変換される。
【００１３】これに対して図２で例示した従来の読み出
し回路では、Ｎビットのバイナリカウンタの出力をサン
プリングする場合、バイナリカウンタの出力のハミング
距離は１〜ｎであるから、サンプリングタイミングによ
っては、計数処理とは無関係なデータが読み出される可
能性があり、しかもそのようなデータがそのまま読み出
されてしまう。
し回路では、Ｎビットのバイナリカウンタの出力をサン
プリングする場合、バイナリカウンタの出力のハミング
距離は１〜ｎであるから、サンプリングタイミングによ
っては、計数処理とは無関係なデータが読み出される可
能性があり、しかもそのようなデータがそのまま読み出
されてしまう。
【００１４】以上説明したように、本発明によれば、バ
イナリカウンタの出力に対してグレイコード化を行い、
非同期の読み出しタイミングで、一旦グレイコード化し
た計数値をサンプリングする。続いて、サンプリングさ
れた計数値をバイナリデータにデコードして取り出すた
めに、バイナリカウンタの出力がハミング距離２以上の
ときに計数値を読み出しても、正確な計数値を読み出す
ことができ、特にクロックより若干遅延したタイミング
でグレイコードデータを一旦サンプリングしておくこと
で、安定したグレイコードデータを得ることができ、非
同期読み出しデータの安定性を更に向上させるという効
果がある。
イナリカウンタの出力に対してグレイコード化を行い、
非同期の読み出しタイミングで、一旦グレイコード化し
た計数値をサンプリングする。続いて、サンプリングさ
れた計数値をバイナリデータにデコードして取り出すた
めに、バイナリカウンタの出力がハミング距離２以上の
ときに計数値を読み出しても、正確な計数値を読み出す
ことができ、特にクロックより若干遅延したタイミング
でグレイコードデータを一旦サンプリングしておくこと
で、安定したグレイコードデータを得ることができ、非
同期読み出しデータの安定性を更に向上させるという効
果がある。
【図１】本発明によるバイナリカウンタ読み出し回路の
一実施形態を示すブロック構成図である。
一実施形態を示すブロック構成図である。
【図２】従来のバイナリカウンタ読み出し回路の一例を
示すブロック構成図である。
示すブロック構成図である。
１０１ バイナリカウンタ １０２ グレイエンコーダ １０３ サンプリング回路 １０４ サンプルタイミング生成器 １０５ サンプリング回路 １０６ グレイデコーダ ＣＬＫ 計数用クロック
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−217118（ＪＰ，Ａ) 特開 平８−149117（ＪＰ，Ａ) 特開 昭62−179221（ＪＰ，Ａ) 特開 平１−251822（ＪＰ，Ａ) 特開 昭63−50123（ＪＰ，Ａ) 特開 平３−96122（ＪＰ，Ａ) 実開 昭59−46031（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03M 7/16 H03K 21/08
Claims (4)
- 【請求項１】 予め定められた周波数のクロックに従っ
て２進計数処理を行い計数データを生成するバイナリカ
ウンタの計数データ読み出し回路において、 前記計数データをグレイコードに変換し第１符号化計数
データを生成する符号化手段と、 前記クロックに基づいて前記クロックより予め定められ
た時間だけ遅延した遅延クロック信号を生成するタイミ
ング生成手段と、 前記遅延クロック信号に従って、前記第１符号化計数デ
ータをサンプリングし、第２符号化計数データを生成す
る第１サンプリング手段と、 前記クロックと非同期の計数値読み出し信号に従って、
前記第２符号化計数データをサンプリングし、第３符号
化計数データを生成する第２サンプリング手段と、 前記第３符号化計数データをグレイコードから前記計数
データに復号化する復号化手段と、 からなることを特徴とするバイナリカウンタ読み出し回
路。 - 【請求項２】 前記遅延クロック信号の前記クロックに
対する遅延時間は、前記計数データの変化時において発
生する前記符号化手段の過渡状態の継続時間より長く設
定されることを特徴とする請求項１記載のバイナリカウ
ンタ読み出し回路。 - 【請求項３】 前記遅延クロック信号は、前記第１符号
化計数データのグリッチ発生後の安定した状態で前記第
１符号化計数データをサンプリングすることを特徴とす
る請求項１又は２に記載のバイナリカウンタ読み出し回
路。 - 【請求項４】 予め定められた周波数のクロックに従っ
て２進計数処理を行い計数データを生成するバイナリカ
ウンタの計数データ読出方法において、 前記計数データをグレイコードに変換して第１符号化計
数データを生成し、 前記クロックより予め定められた時間だけ遅延したタイ
ミングで前記第１符号化計数データをサンプリングする
ことで第２符号化計数データを生成し、 前記クロックと非同期の計数値読み出し信号に従って、
前記第２符号化計数データをサンプリングすることで第
３符号化計数データを生成し、 前記第３符号化計数データをグレイコードから前記計数
データに復号化する、 ことを特徴とするバイナリカウンタ読み出し方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08235925A JP3088302B2 (ja) | 1996-08-19 | 1996-08-19 | バイナリカウンタ読み出し回路 |
| US08/918,586 US5923718A (en) | 1996-08-19 | 1997-08-19 | Binary counter reading circuit |
| CN97115218A CN1091979C (zh) | 1996-08-19 | 1997-08-19 | 二进制计数器读出电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08235925A JP3088302B2 (ja) | 1996-08-19 | 1996-08-19 | バイナリカウンタ読み出し回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1065545A JPH1065545A (ja) | 1998-03-06 |
| JP3088302B2 true JP3088302B2 (ja) | 2000-09-18 |
Family
ID=16993278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08235925A Expired - Lifetime JP3088302B2 (ja) | 1996-08-19 | 1996-08-19 | バイナリカウンタ読み出し回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5923718A (ja) |
| JP (1) | JP3088302B2 (ja) |
| CN (1) | CN1091979C (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6314154B1 (en) * | 1999-11-04 | 2001-11-06 | Vlsi Technology, Inc | Non-power-of-two Gray-code counter and binary incrementer therefor |
| US6337893B1 (en) * | 1999-11-04 | 2002-01-08 | Philips Electronics North America Corp. | Non-power-of-two grey-code counter system having binary incrementer with counts distributed with bilateral symmetry |
| US7149956B1 (en) | 2004-02-09 | 2006-12-12 | Pericom Semiconductor Corp. | Converging error-recovery for multi-bit-incrementing gray code |
| JP5091911B2 (ja) * | 2009-05-15 | 2012-12-05 | 川崎マイクロエレクトロニクス株式会社 | コード変換回路およびカウンタ |
| JP5818485B2 (ja) * | 2011-04-05 | 2015-11-18 | アズビル株式会社 | 計数装置および計数方法 |
| JP5762116B2 (ja) * | 2011-04-28 | 2015-08-12 | 富士通株式会社 | 非同期式カウンタ回路および非同期式カウンタ回路のサンプリング補正方法 |
| CN102904584A (zh) * | 2011-07-26 | 2013-01-30 | 上海华虹集成电路有限责任公司 | 一种格雷码编解码并行电路 |
| CN104766121B (zh) * | 2015-03-13 | 2017-09-22 | 康凯 | 一种计数码盘 |
| CN109257046B (zh) * | 2018-11-07 | 2022-03-22 | 太原理工大学 | 基于fpga的速率可调的高速格雷互补码发生系统 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62180612A (ja) * | 1986-02-04 | 1987-08-07 | Toshiba Corp | 半導体集積回路装置 |
| US4975968A (en) * | 1989-10-27 | 1990-12-04 | Spatial Dynamics, Ltd. | Timed dielectrometry surveillance method and apparatus |
| US5045854A (en) * | 1990-03-01 | 1991-09-03 | Hewlett-Packard Company | Integrated high speed synchronous counter with asynchronous read-out |
| JPH05291961A (ja) * | 1992-04-13 | 1993-11-05 | Fujitsu Ltd | グレイ符号発生装置 |
| JP2697682B2 (ja) * | 1995-05-31 | 1998-01-14 | 日本電気株式会社 | Ｒｔｓ生成回路 |
| US5754614A (en) * | 1997-04-03 | 1998-05-19 | Vlsi Technology, Inc. | Gray code counter |
-
1996
- 1996-08-19 JP JP08235925A patent/JP3088302B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-19 CN CN97115218A patent/CN1091979C/zh not_active Expired - Fee Related
- 1997-08-19 US US08/918,586 patent/US5923718A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1065545A (ja) | 1998-03-06 |
| CN1175129A (zh) | 1998-03-04 |
| CN1091979C (zh) | 2002-10-02 |
| US5923718A (en) | 1999-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6208478B1 (en) | Read clock interface for read channel device | |
| JP3088302B2 (ja) | バイナリカウンタ読み出し回路 | |
| JP3249405B2 (ja) | 誤り訂正回路および誤り訂正方法 | |
| US6950375B2 (en) | Multi-phase clock time stamping | |
| JPS6046749B2 (ja) | 計算機への割込み回路 | |
| EP0240921B1 (en) | BCH code signal correcting system | |
| US4001779A (en) | Digital error correcting decoder | |
| JP3190846B2 (ja) | バイナリカウンタの非同期読み出し回路 | |
| KR950003625B1 (ko) | 위상동기용 반도체집적회로 | |
| JP4320414B2 (ja) | 符号判定装置及びその方法並びにプログラム | |
| JP3001414B2 (ja) | 符号誤り訂正装置 | |
| JPH1168861A (ja) | 同時双方向送受信方法および同時双方向送受信回路 | |
| JPH0129339B2 (ja) | ||
| KR100314675B1 (ko) | 디지털 텔레비전의 양위상 디코더 | |
| JPH06291681A (ja) | レート変換回路 | |
| JP2728818B2 (ja) | 可変長復号化器 | |
| JP2536489B2 (ja) | 圧縮デ−タ復号化装置 | |
| JP2002033661A (ja) | デジタル・アナログ変換回路 | |
| JPH04346517A (ja) | 計数装置 | |
| KR950004542Y1 (ko) | 서브코드 인터페이스 회로 | |
| JPH02206292A (ja) | 可変長符号の符号変換回路 | |
| JPS5853257A (ja) | デイジタルデ−タ受信回路 | |
| JPS58182352A (ja) | デジタルデ−タ受信回路 | |
| KR960038918A (ko) | 디지탈 브이씨알의 에러 정정 장치 | |
| JP2000036804A (ja) | 同期化回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090714 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100714 Year of fee payment: 10 |