CN109257046B - 基于fpga的速率可调的高速格雷互补码发生系统 - Google Patents

基于fpga的速率可调的高速格雷互补码发生系统 Download PDF

Info

Publication number
CN109257046B
CN109257046B CN201811315905.2A CN201811315905A CN109257046B CN 109257046 B CN109257046 B CN 109257046B CN 201811315905 A CN201811315905 A CN 201811315905A CN 109257046 B CN109257046 B CN 109257046B
Authority
CN
China
Prior art keywords
module
serial
code
memory
speed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811315905.2A
Other languages
English (en)
Other versions
CN109257046A (zh
Inventor
李静霞
刘洋
王冰洁
徐航
刘丽
郭甜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyuan University of Technology
Original Assignee
Taiyuan University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyuan University of Technology filed Critical Taiyuan University of Technology
Priority to CN201811315905.2A priority Critical patent/CN109257046B/zh
Publication of CN109257046A publication Critical patent/CN109257046A/zh
Application granted granted Critical
Publication of CN109257046B publication Critical patent/CN109257046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及到一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，包括：上位机、FPGA控制器、第一存储器、第二存储器、差分信号发送模块，上位机控制FPGA控制器产生并显示高速格雷互补码，FPGA控制器将产生的一对高速格雷互补码分别写入第一存储器和第二存储器中，随后从第一存储器和第二存储器中读取数据，并利用差分信号发送模块将其输出。利用该系统可以产生码长为2n（n为自然数），速率为615Mbps~3.125Gbps的码长可变、速率可调的高速格雷互补码。

Description

基于FPGA的速率可调的高速格雷互补码发生系统
技术领域
本发明涉及一种基于FPGA的码长可变，速率可调的高速格雷互补码发生控制系统。产生码长2n（n为自然数），速率615Mbps ~ 3.125Gbps的格雷互补码信号。
背景技术
伪随机编码信号由于具有类似图钉形状的自相关特性、抗噪声性能强、截获率低等优点，在雷达探测领域极具应用前景。伪随机码编码种类繁多，应用较多的有barker码、m序列编码、gold序列编码、以及格雷互补码。Barker码虽然具有良好的自相关特性，但是码长太短，无法获得更大的脉冲压缩比，难以直接应用。m序列编码、gold序列、以及格雷互补码都有着良好的自相关特性，然而后者相比于前两者拥有更高的峰值旁瓣比，非常适合用于复杂环境下弱反射目标的探测。
现有产生格雷互补码的控制系统主要有以下两种方案：1. 单级编译器逐级级联形成多级编译器产生格雷互补码。如：可以采用两个二选一的数据选择器通过二分频器级联构成。利用这种方法产生的格雷互补码，当电路结构固定后，只能产生特定码长格雷互补码，若要产生较长码长的格雷互补码时，电路结构复杂，且由于需要时钟依次级联，存在时钟偏移，稳定性较差；2. 将已设定好的格雷互补码存储在存储器中，通过时钟信号读取存储器中信息，并采用移位寄存器将信号输出。该方法虽然电路结构简单，但是，若要实现任意码长的格雷互补码，需要重新修改计数器位数、存储器容量等参数，修改不够灵活，且利用该方法产生的格雷互补码速率较低。
发明内容
本发明的目的是提供一种基于FPGA的码长可变、速率可调的高速格雷互补码发生控制系统，解决现有格雷互补码速率较低，码长调节灵活性差的问题。
为实现上述目的，本发明采用以下技术方案：
一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，包括上位机、FPGA控制器、第一存储器、第二存储器、差分信号发送模块。PC计算机控制FPGA控制器产生高速格雷互补码，且同时实时显示产生的高速格雷互补码； FPGA控制器将产生的一对高速格雷互补码分别写入第一存储器和第二存储器中，随后从第一存储器和第二存储器中读取数据，并利用差分信号发送模块将其输出。
所述FPGA控制器包括：源码发生模块、码长动态控制模块、第一信号转换模块、第二信号转换模块、第一控制模块、第二控制模块、第一串行收发模块、第二串行收发模块、串行收发动态模块、片选模块；所述串行收发动态模块与上位机连接；
码长动态控制模块控制源码发生模块产生一对具有互补特性的格雷互补码序列；上位机将设计数值写入到码长动态控制模块的寄存器中，源码发生模块源码中格雷互补码迭代次数受制于码长动态控制模块中寄存的数值，不同的循环迭代次数产生不同码长的格雷互补码；产生的一对格雷互补码序列分别经过第一信号转换模块和第二信号转换模块完成串并转换，同时，第一信号转换模块和第二信号转换模块每完成一组串并转换会产生一个高电平的脉冲，形成周期一定的两个计数时钟TA和TB；计数时钟TA和TB分别驱动第一控制模块和第二控制模块将串并转换后的一对格雷互补码序列写入第一存储器和第二存储器中；
片选模块控制第一串行收发模块和第二串行收发模块的工作状态，当片选模块处在工作状态时，第一串行收发模块和第二串行收发模块分别发送指令给第一控制模块和第二控制模块，第一控制模块和第二控制模块接收到指令后分别控制第一存储器和第二存储器，将存入其中的一对格雷互补码序列分别读入到第一串行收发模块和第二串行收发模块；而当片选模块工作在复位状态时，第一串行收发模块和第二串行收发模块无数据读入；
串行收发动态控制模块用于产生不同频率的时钟信号TAB，产生的时钟信号TAB驱动第一串行收发模块和第二串行收发模块，从而改变第一串行收发模块和第二串行收发模块中速率寄存器的值，进而实现产生不同速率的格雷互补码；利用差分信号发送模块将产生的一对任意码长和速率的高速格雷互补码（码A和其补码B）输出；
上位机向串行收发动态模块发送可产生不同速率格雷互补码的命令，串行收发模块受控于串行收发动态模块以产生不同速率的格雷互补码。
进一步的，FPGA控制器实时的将格雷互补码的码速、码长、信号发送状态回传给上位机，上位机实时显示上述信息。
与现有方案相比，本发明的优点在于：可以实现码长和速率可调的高速格雷互补码。且不存在时钟偏移，稳定性好，不需要消耗较多的FPGA资源；具体而言，利用本发明所述系统可以产生码长为2n（n为自然数），速率为615Mbps ~ 3.125Gbps的码长可变、速率可调的高速格雷互补码。
附图说明
图1是本发明基于FPGA的码长可变、速率可调的高速格雷互补码发生系统示意图；
图2是FPGA控制器原理图；
图3是产生码长256，速率750Mbps的一对格雷互补码的仿真结果图；
图4是产生码长1024，速率1.5Gbps的一对格雷互补码的仿真结果图；
图5是产生码长1024，速率1.5Gbps的一对格雷互补码中A码的频谱图；
图6是产生码长1024，速率1.5Gbps的一对互补格雷码的自相关曲线。
具体实施方式
下面结合实施例和附图来详细说明本发明，但本发明并不限于此。
图1是本发明基于FPGA的码长可变、速率可调的高速格雷互补码发生系统示意图。如图1所示，本发明实施例提供一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，包括PC计算机、FPGA控制器、第一存储器、第二存储器、差分信号发送模块。PC计算机控制FPGA控制器产生高速格雷互补码，且同时实时显示产生的高速格雷互补码； FPGA控制器将产生的一对高速格雷互补码分别写入第一存储器和第二存储器中，随后从第一存储器和第二存储器中读取数据，并利用差分信号发送模块将其输出。
如图2所示，FPGA控制器原理图。FPGA控制器包括：源码发生模块、码长动态控制模块、第一信号转换模块、第二信号转换模块、第一控制模块、第二控制模块、第一串行收发模块、第二串行收发模块、串行收发动态模块、片选模块；
码长动态控制模块控制源码发生模块产生一对具有互补特性的格雷互补码序列。其中，通过改变码长动态控制模块中寄存器的值可产生任意码长的格雷互补码序列；产生的一对格雷互补码序列分别经过第一信号转换模块和第二信号转换模块完成串并转换，同时，第一信号转换模块和第二信号转换模块每完成一组串并转换会产生一个高电平的脉冲，形成周期一定的两个计数时钟TA和TB；计数时钟TA和TB分别驱动第一控制模块和第二控制模块将串并转换后的一对格雷互补码序列写入第一存储器和第二存储器中；
片选模块控制第一串行收发模块和第二串行收发模块的工作状态，当片选模块处在工作状态时，第一串行收发模块和第二串行收发模块分别发送指令给第一控制模块和第二控制模块，第一控制模块和第二控制模块接收到指令后分别控制第一存储器和第二存储器，将存入其中的一对格雷互补码序列分别读入到第一串行收发模块和第二串行收发模块；而当片选模块工作在复位状态时，第一串行收发模块和第二串行收发模块无数据读入；
串行收发动态模块用于产生不同频率的时钟信号TAB，产生的时钟信号TAB驱动第一串行收发模块和第二串行收发模块，从而改变第一串行收发模块和第二串行收发模块中速率寄存器的值，进而实现产生不同速率的格雷互补码；利用差分信号发送模块将产生的任意码长和速率的一对高速格雷互补码（码A和其补码B）输出。
如图3所示产生码长256，速率750Mbps的一对格雷互补码的仿真结果图,如图4是产生码长1024，速率1.5Gbps的一对格雷互补码的仿真结果图。从两幅图可以得到：利用该系统可以产生码长可变、速率可调的高速格雷互补码。
进一步，如图5是产生码长1024，速率1.5Gbps的一对格雷互补码中码A的频谱图，补码B的频率由于和码A的频率相同，因此其频谱图与码A的频谱图相类似；图6是产生码长1024，速率1.5Gbps的一对互补格雷码的码A、补码B、码A+补码B的自相关曲线。从码A+补码B的相关曲线中可以看到，信号的噪声基底明显变低，而峰值变为2倍。将此互补格雷码信号作为探测信号，应用于探地雷达领域中，将显著改善系统的信噪比，提高目标的检测率。

Claims (2)

1.一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，其特征在于，包括：上位机、FPGA控制器、第一存储器、第二存储器、差分信号发送模块；上位机控制FPGA控制器产生并显示高速格雷互补码，FPGA控制器将产生的一对高速格雷互补码分别写入第一存储器和第二存储器中，随后从第一存储器和第二存储器中读取数据，并利用差分信号发送模块将其输出；
所述FPGA控制器包括：源码发生模块、码长动态控制模块、第一信号转换模块、第二信号转换模块、第一控制模块、第二控制模块、第一串行收发模块、第二串行收发模块、串行收发动态模块、片选模块；所述串行收发动态模块与上位机连接；
所述码长动态控制模块控制源码发生模块产生一对具有互补特性的格雷互补码序列，上位机将设计数值写入到码长动态控制模块的寄存器中，源码发生模块中格雷互补码迭代次数受制于码长动态控制模块中寄存的数值，不同的循环迭代次数产生不同码长的格雷互补码；产生的一对格雷互补码序列分别经过第一信号转换模块、第二信号转换模块完成串并转换，同时，第一信号转换模块和第二信号转换模块每完成一组串并转换会产生一个高电平的脉冲，形成周期一定的两个计数时钟TA和TB；
所述第一控制模块、第二控制模块分别受计数时钟TA和TB驱动，分别将一对格雷互补码序列写入第一存储器和第二存储器中；
所述片选模块用于控制第一串行收发模块和第二串行收发模块工作的工作状态，当片选模块处在工作状态时，第一串行收发模块和第二串行收发模块分别发送指令给第一控制模块和第二控制模块，第一控制模块和第二控制模块接收到指令后分别控制第一存储器和第二存储器，将存在第一存储器和第二存储器中的格雷互补码序列分别读入到第一串行收发模块和第二串行收发模块；当片选模块工作在复位状态时，第一串行收发模块和第二串行收发模块无数据读入；
所述串行收发动态模块用于产生不同频率的时钟信号TAB，产生的时钟信号TAB用来驱动第一串行收发模块、第二串行收发模块，从而改变第一串行收发模块、第二串行收发模块中速率寄存器的值，实现产生不同速率的格雷互补码；
所述差分信号发送模块用于输出从第一串行收发模块和第二串行收发模块接收到的一对高速格雷互补码；
上位机向串行收发动态模块发送可产生不同速率格雷互补码的命令，串行收发模块受控于串行收发动态模块以产生不同速率的格雷互补码。
2.根据权利要求1所述的一种基于FPGA的码长可变、速率可调的高速格雷互补码发生系统，其特征在于，FPGA控制器实时的将格雷互补码的码速、码长、信号发送状态回传给上位机，上位机实时显示上述信息。
CN201811315905.2A 2018-11-07 2018-11-07 基于fpga的速率可调的高速格雷互补码发生系统 Active CN109257046B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811315905.2A CN109257046B (zh) 2018-11-07 2018-11-07 基于fpga的速率可调的高速格雷互补码发生系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811315905.2A CN109257046B (zh) 2018-11-07 2018-11-07 基于fpga的速率可调的高速格雷互补码发生系统

Publications (2)

Publication Number Publication Date
CN109257046A CN109257046A (zh) 2019-01-22
CN109257046B true CN109257046B (zh) 2022-03-22

Family

ID=65044679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811315905.2A Active CN109257046B (zh) 2018-11-07 2018-11-07 基于fpga的速率可调的高速格雷互补码发生系统

Country Status (1)

Country Link
CN (1) CN109257046B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175129A (zh) * 1996-08-19 1998-03-04 日本电气株式会社 二进制计数器读出电路
CN1430353A (zh) * 2003-01-30 2003-07-16 清华大学 最小欧氏距离最大化的星座映射级联纠错编码方法
CN1448014A (zh) * 2000-08-16 2003-10-08 维桑特·迪亚斯·富恩特 利用格雷互补序列调制的扩频数字通信的方法、发射器和接收器
WO2009061967A1 (en) * 2007-11-06 2009-05-14 Qualcomm Incorporated Method and apparatus for creating beamforming profiles in a wireless communication network
CN101527571A (zh) * 2009-04-12 2009-09-09 金如江 一种格雷互补码的产生电路
CN201378831Y (zh) * 2009-04-12 2010-01-06 金如江 一种格雷互补码的产生电路
US9001951B1 (en) * 2011-12-16 2015-04-07 Altera Corporation Techniques for transferring time information between clock domains
CN107251504A (zh) * 2015-02-12 2017-10-13 华为技术有限公司 使用stf自动检测wlan分组的系统和方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8718193B2 (en) * 2006-11-20 2014-05-06 Proteus Digital Health, Inc. Active signal processing personal health signal receivers
CN107390276B (zh) * 2017-07-21 2019-01-22 太原理工大学 一种基于互补格雷码的地下管线定位装置及方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1175129A (zh) * 1996-08-19 1998-03-04 日本电气株式会社 二进制计数器读出电路
CN1448014A (zh) * 2000-08-16 2003-10-08 维桑特·迪亚斯·富恩特 利用格雷互补序列调制的扩频数字通信的方法、发射器和接收器
CN1430353A (zh) * 2003-01-30 2003-07-16 清华大学 最小欧氏距离最大化的星座映射级联纠错编码方法
WO2009061967A1 (en) * 2007-11-06 2009-05-14 Qualcomm Incorporated Method and apparatus for creating beamforming profiles in a wireless communication network
CN101527571A (zh) * 2009-04-12 2009-09-09 金如江 一种格雷互补码的产生电路
CN201378831Y (zh) * 2009-04-12 2010-01-06 金如江 一种格雷互补码的产生电路
US9001951B1 (en) * 2011-12-16 2015-04-07 Altera Corporation Techniques for transferring time information between clock domains
CN107251504A (zh) * 2015-02-12 2017-10-13 华为技术有限公司 使用stf自动检测wlan分组的系统和方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
"An Introduction to Golay Complementary Sequences";Elana Kalashnikov;《eureka》;20140728;第4卷(第1期);40-48 *
"一种噪声环境下超宽带冲激信号稀疏重构方法";姜敏敏;《南 京 邮 电 大 学 学 报 ( 自 然 科 学 版 )》;20171031;第37卷(第5期);29-33 *
"面向超宽带雷达系统的CPPM微波源设计与实现";周凯等;《电子器件》;20151031;第38卷(第5期);1042-1047 *

Also Published As

Publication number Publication date
CN109257046A (zh) 2019-01-22

Similar Documents

Publication Publication Date Title
US10935633B2 (en) Programmable code generation for radar sensing systems
CN108802699B (zh) 线性调频连续波雷达信号处理系统及处理方法
US7020567B2 (en) System and method of measuring a signal propagation delay
CN102736891A (zh) 一种并行可调节的伪随机序列发生器设计
CN101866007B (zh) 大气多参数探测激光雷达的信号采集处理系统
CN101860358A (zh) 一种单光子计数系统及计数方法
CN105404495B (zh) 用于调制宽带转换器的高速伪随机序列发生器及发生方法
CN102540057A (zh) 半导体装置的测试模式控制电路及其控制方法
CN102467978A (zh) 半导体装置的输入/输出电路和方法及具有其的系统
CN102468806A (zh) 一种白噪声信号发生器
CN113238196B (zh) 基于射频场景存储的雷达回波模拟方法
CN111044886B (zh) 一种ddr2/3 phy bist数据通道测试向量生成方法
CN104901719B (zh) 一种常见卫星干扰信号生成方法
CN104935304A (zh) 一种宽带重复任意波形发生器及发生方法
CN100533975C (zh) 采用半速时钟的全速率伪随机序列生成器
CN108494433B (zh) 一种单线通信方法及其电路实现
CN109257046B (zh) 基于fpga的速率可调的高速格雷互补码发生系统
CN106324589B (zh) 一种移动目标的参数测量方法及电子设备
CN101888209A (zh) 基于fpga的高斯白噪声发生器
CN109240130A (zh) 可程序化接脚位准的控制电路
KR100958806B1 (ko) 데이터 송수신 회로 및 제어 방법
CN102496389B (zh) 一种读取时序控制电路
CN101232350B (zh) 奇偶校验误差检测电路和方法
CN103107877A (zh) 数据传输系统、数据传输方法、接收电路以及接收方法
Kreiser et al. Design and ASIC implementation of an IR-UWB-baseband transceiver for IEEE 802.15. 4a

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant