JP3087481B2 - In-circuit emulator - Google Patents

In-circuit emulator

Info

Publication number
JP3087481B2
JP3087481B2 JP04325127A JP32512792A JP3087481B2 JP 3087481 B2 JP3087481 B2 JP 3087481B2 JP 04325127 A JP04325127 A JP 04325127A JP 32512792 A JP32512792 A JP 32512792A JP 3087481 B2 JP3087481 B2 JP 3087481B2
Authority
JP
Japan
Prior art keywords
circuit
signal
input
circuit emulator
external terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04325127A
Other languages
Japanese (ja)
Other versions
JPH06175870A (en
Inventor
裕 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP04325127A priority Critical patent/JP3087481B2/en
Publication of JPH06175870A publication Critical patent/JPH06175870A/en
Application granted granted Critical
Publication of JP3087481B2 publication Critical patent/JP3087481B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、イン・サーキット・エ
ミュレータに関し、特に外部とのコマンドの同期実行の
制御回路を有するイン・サーキット・エミュレータに関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an in-circuit emulator, and more particularly to an in-circuit emulator having a control circuit for synchronously executing an external command.

【0002】[0002]

【従来の技術】従来、この種のイン・サーキット・エミ
ュレータは、同期化の機能を有していないため、複数の
イン・サーキット・エミュレータで同期をとって動作さ
せることができなかった。そのため、マルチ・マイクロ
プロセッサ・システムのデバッグ時など、マイクロプロ
セッサ間で同期をとったデバッグを行う場合は、ターゲ
ット・システムにプロセッサ間の通信用ハードウエアと
ソフトウエアを組み込みデバッグを行っていた。
2. Description of the Related Art Conventionally, this kind of in-circuit emulator does not have a synchronization function, so that it has not been possible to operate in synchronization with a plurality of in-circuit emulators. Therefore, when performing synchronous debugging between microprocessors, such as when debugging a multi-microprocessor system, the target system incorporates hardware and software for communication between the processors into the target system for debugging.

【0003】図6を参照すると、ターゲット・システム
Aとターゲット・システムBは、通信用ポートで接続さ
れ、ターゲット・システムに組み込まれたデバッグ用モ
ニタは、この通信用ポートを介してターゲット・システ
ム間の情報の伝達を行う。
Referring to FIG. 6, a target system A and a target system B are connected by a communication port, and a debug monitor incorporated in the target system communicates between the target systems via the communication port. Of information.

【0004】ターゲット・システムAの状態でターゲ
ット・システムBの処理の開始したいときは、デバッ
グ・モニタAは、状態を検出すると通信ポートに知ら
せる。デバッグ・モニタBは、通信ポートを監視しター
ゲット・システムAの状態を検出するとターゲット・
システムBの処理を開始する。このようにターゲット
・システム上のハードウエアとソフトウエアを使用して
デバッグを行う構成となっている。
When it is desired to start the processing of the target system B in the state of the target system A, the debug monitor A notifies the communication port when detecting the state. The debug monitor B monitors the communication port and detects the state of the target system A.
The processing of the system B is started. Thus, the configuration is such that debugging is performed using hardware and software on the target system.

【0005】[0005]

【発明が解決しようとする課題】上述した従来のイン・
サーキット・エミュレータでは、ターゲット・システム
上に通信用のハードウエアおよびソフトウエアが必要で
あり本来のシステム機能に必要ない開発および製造コス
トが大きくなる。またターゲット上のソフトウエアで状
態検出を行うため検出できる状態が限られ、しかもその
オーバヘッドによりリアルタイム性が犠牲になるという
欠点がある。
SUMMARY OF THE INVENTION The above-described conventional in-
The circuit emulator requires communication hardware and software on the target system, which increases development and manufacturing costs that are not required for the original system functions. In addition, since the state is detected by software on the target, the state that can be detected is limited, and the overhead impairs the real-time property.

【0006】[0006]

【課題を解決するための手段】本発明のイン・サーキッ
ト・エミュレータは、入力信号の供給を受ける外部端子
と、前記入力信号の信号レベルまたはパルスの有無を検
出し、デバッグ用コマンドの実行の開始および停止を制
御する制御回路を有するイン・サーキット・エミュレー
タにおいて、前記制御回路が、前記外部端子の入力とマ
イクロプロセッサ・バスの状態検出回路出力との論理積
をデバッグ用割込信号として使用する構成である
An in-circuit emulator according to the present invention detects an external terminal supplied with an input signal, a signal level of the input signal or the presence or absence of a pulse, and starts execution of a debug command. -Circuit emulator having control circuit for controlling start and stop
The input / output terminal of the external terminal and the control circuit
AND with the output of the status detection circuit of the microprocessor bus
Is used as a debug interrupt signal .

【0007】[0007]

【0008】さらに、本発明のイン・サーキット・エミ
ュレータは、入力信号の供給を受ける外部端子と、前記
入力信号の信号レベルまたはパルスの有無を検出し、デ
バッグ用コマンドの実行の開始および停止を制御する制
御回路を有するイン・サーキット・エミュレータにおい
て、前記制御回路が、前記外部端子の入力とマイクロプ
ロセッサ・バスの状態検出回路出力との論理積をバスサ
イクル延長(ウエイト)信号として使用する構成とする
こともできる。
Further, the in-circuit Emi of the present invention
An external terminal for receiving an input signal;
Detects the signal level of the input signal or the presence or absence of a pulse, and
Controls the start and stop of bag command execution
In-circuit emulator with control circuit
The control circuit is configured to connect the input of the external terminal to the microprocessor.
The logical product with the output of the processor bus status detection circuit is
Use as a cycle extension (weight) signal
You can also.

【0009】さらにまた、本発明のイン・サーキット・
エミュレータは、入力信号の供給を受ける外部端子と、
前記入力信号の信号レベルまたはパルスの有無を検出
し、デバッグ用コマンドの実行の開始および停止を制御
する制御回路を有するイン・サーキット・エミュレータ
において、前記制御回路が、前記外部端子の入力とマイ
クロプロセッサ・バスの状態検出回路出力との論理積を
バス開放要求(ホールド)信号として使用する構成とす
ることもできる。
Further, the in-circuit circuit of the present invention
The emulator has an external terminal for receiving an input signal,
Detects the signal level of the input signal or the presence or absence of a pulse
And start and stop the execution of debugging commands
-Circuit emulator with control circuit
In the above, the control circuit may connect the input of the external terminal to the
AND with the output of the state detection circuit of the microprocessor bus
Use as a bus release request (hold) signal
You can also.

【0010】[0010]

【実施例】次に、本発明について図面を参照して説明す
る。
Next, the present invention will be described with reference to the drawings.

【0011】図1は本発明の第1の実施例のイン・サー
キット・エミュレータの接続図である。
FIG. 1 is a connection diagram of an in-circuit emulator according to a first embodiment of the present invention.

【0012】ターゲット・システムA3に接続されたイ
ン・サーキット・エミュレータA1とターゲット・シス
テムB4に接続されたイン・サーキット・エミュレータ
B2は、同期信号端子EVENT IN,EVENT
OUTで接続して使用される。
The in-circuit emulator A1 connected to the target system A3 and the in-circuit emulator B2 connected to the target system B4 have synchronization signal terminals EVENT IN, EVENT.
Used by connecting at OUT.

【0013】図2は、第1の実施例の内部ブロック図で
ある。エミュレーションMPU6は、MPUバスを介し
てメモリ空間切替ブロック9およびバス状態検出ブロッ
ク7に接続される。メモリ空間切替ブロック9は、デバ
ッグ用コマンドの処理を行うモニタ・メモリ10とター
ゲット・システムのプログラムを実行するターゲット・
メモリ11を切り替える。バス状態検出ブロック7は、
アドレス、データなど特定のバス状態を検出するブロッ
クでデバッグ時に設定した条件でバス状態を監視し検出
結果を出力する。このイベント検出出力はEVENT
OUT端子12とプログラム実行制御ブロックおよびA
NDゲートに入力される。EVENTIN端子信号入力
13は前記EVENT OUT信号12とANDがとら
れプログラム実行制御回路8に入力する。プログラム実
行制御ブロック8は、検出されたイベントに従いエミュ
レーションMPU6に対してデバッグ割込を要求し、メ
モリ空間を切り替えるメモリ選択信号を生成する。
FIG. 2 is an internal block diagram of the first embodiment . The emulation MPU 6 is connected to a memory space switching block 9 and a bus state detection block 7 via an MPU bus. The memory space switching block 9 includes a monitor memory 10 for processing a command for debugging and a target memory for executing a program of the target system.
The memory 11 is switched. The bus state detection block 7
A block for detecting a specific bus state, such as an address and data, monitors the bus state under conditions set during debugging and outputs a detection result. This event detection output is EVENT
OUT terminal 12 and program execution control block and A
Input to the ND gate. The EVENTIN terminal signal input 13 is ANDed with the EVENT OUT signal 12 and input to the program execution control circuit 8. The program execution control block 8 requests a debug interrupt to the emulation MPU 6 in accordance with the detected event, and generates a memory selection signal for switching a memory space.

【0014】本発明の第1の実施例を使用した場合の状
態遷移図である図3を併せて参照してこの実施例の動作
を説明する。
The operation of this embodiment will be described with reference to FIG. 3 which is a state transition diagram when the first embodiment of the present invention is used.

【0015】ターゲット・システムAのプログラム実行
中にI/Oアドレス=3FFFHにデータ=55Hをラ
イトするとターゲット・システムBのプログラムをアド
レス=0100Hから開始する場合である。
When data = 55H is written to I / O address = 3FFFFH during execution of the program of target system A, the program of target system B is started from address = 0100H.

【0016】まず、イン・サーキット・エミュレータA
では、バス状態検出ブロックの設定をI/Oアドレス=
3FFFHにデータ=55HライトでEVENT OU
Tに出力とする。それからターゲット・システムAのプ
ログラムを実行する。実行中にI/Oアドレス=3FF
FHにデータ=55Hにライトが発生するとEVENT
OUTを出力する。
First, an in-circuit emulator A
Then, the setting of the bus state detection block is changed to I / O address =
EVENT OU with data = 55H write to 3FFFFH
Output to T. Then, the program of the target system A is executed. I / O address = 3FF during execution
EVENT when a write occurs on data = 55H in FH
OUT is output.

【0017】一方、イン・サーキット・エミュレータB
2では、バス状態検出ブロック7を全状態に設定し、割
込処理内容を各レジスタ値の戻りアドレス(ターゲット
・システムBプログラム開始アドレス)=100Hに設
定し割込待ち状態に入る。前述のターゲット・システム
A3からのEVENT INが入力されると割込処理が
実行されターゲット・システムB4は、アドレス=10
0Hからプログラムを実行する。
On the other hand, an in-circuit emulator B
In step 2, the bus state detection block 7 is set to all states, the contents of the interrupt processing are set to the return address of each register value (target system B program start address) = 100H, and the apparatus enters the interrupt wait state. When the EVENT IN from the target system A3 is input, an interrupt process is executed, and the target system B4 sets the address = 10
Execute the program from 0H.

【0018】次に、本発明の第2の実施例のイン・サー
キッ・エミュレータのブロック図を示す図4を参照する
と、この実施例は、プログラム実行制御ブロック8の出
力16をエミュレーションMPU6のウエイト信号WA
ITに接続している。実施例1の割込待ち状態の代りに
バス・サイクルの延長でEVENT IN入力を待機す
る。この実施例では、割込処理によるオーバヘッドが無
く、バス・サイクル単位での同期化が可能である。
Next, referring to FIG. 4 showing a block diagram of an in-circuit emulator according to a second embodiment of the present invention, this embodiment outputs an output 16 of the program execution control block 8 to a wait signal of the emulation MPU 6. WA
Connected to IT. Instead of the interrupt waiting state in the first embodiment, the EVENT IN input is waited for by extending the bus cycle. In this embodiment, there is no overhead due to the interrupt processing, and synchronization can be performed in bus cycle units.

【0019】次に、本発明の第3の実施例のイン・サー
キット・エミュレータのブロック図を示す図5を参照す
ると、この実施例は、プログラム実行制御ブロック8の
出力17をエミュレーションMPUのホールド信号HO
LDに接続しており、実施例1の割込待ち状態の代りに
バス開放(ホールド状態でEVENT IN入力を待
機)する。この実施例では、割込処理によるオーバヘッ
ドが無く、命令単位での同期化が可能である。
Next, referring to FIG. 5, which shows a block diagram of an in-circuit emulator according to a third embodiment of the present invention, this embodiment outputs an output 17 of a program execution control block 8 to a hold signal of an emulation MPU. HO
It is connected to the LD, and releases the bus (waits for EVENT IN input in the hold state) instead of the interrupt wait state in the first embodiment. In this embodiment, there is no overhead due to the interrupt processing, and synchronization can be performed in instruction units.

【0020】[0020]

【発明の効果】以上説明したように、本発明のイン・サ
ーキット・エミュレータはコマンド実行の同期化回路を
具備することにより、ターゲット・システムのハードウ
エアおよびソフトウエアに変更を加えること無しに2つ
以上のマイクロコンピュータ・システム間のプログラム
の同期化および非同期化を意図的に設定、変更できるた
め通常の評価では困難な複数プロセッサ間のプログラム
同期に起因する不具合状態を容易に再現でき、効率的な
デバッグができるという効果が有る。
As described above, the in-circuit emulator according to the present invention is provided with a command execution synchronization circuit, so that two emulators can be provided without changing the hardware and software of the target system. Since the program synchronization and de-synchronization between the microcomputer systems described above can be intentionally set and changed, it is possible to easily reproduce the problem state caused by the program synchronization between multiple processors, which is difficult in normal evaluation, and to efficiently execute This has the effect of enabling debugging.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例のイン・サーキット・エ
ミュレータの回路接続図である。
FIG. 1 is a circuit connection diagram of an in-circuit emulator according to a first embodiment of the present invention.

【図2】図1に示す実施例1の内部ブロック図である。FIG. 2 is an internal block diagram of the first embodiment shown in FIG.

【図3】図1に示す本発明の第1の実施例のイン・サー
キット・エミュレータを使用した場合の状態遷移図であ
る。
FIG. 3 is a state transition diagram when the in-circuit emulator according to the first embodiment of the present invention shown in FIG. 1 is used.

【図4】本発明の第2の実施例のイン・サーキット・エ
ミュレータの内部ブロック図である。
FIG. 4 is an internal block diagram of an in-circuit emulator according to a second embodiment of the present invention.

【図5】本発明の第3の実施例のイン・サーキット・エ
ミュレータの内部ブロック図である。
FIG. 5 is an internal block diagram of an in-circuit emulator according to a third embodiment of the present invention.

【図6】従来例のイン・サーキット・エミュレータの回
路接続図である。
FIG. 6 is a circuit connection diagram of a conventional in-circuit emulator.

【符号の説明】[Explanation of symbols]

1 イン・サーキット・エミュレータA 2 イン・サーキット・エミュレータB 3 ターゲットシステムA 4 ターゲットシステムB 5 同期信号端子 6 エミュレーションMPU 7 バネ状態検出ブロック 8 プログラム実行制御ブロック 9 メモリ空間切替ブロック 10 モニタ・メモリ 11 ターゲット・メモリ 12 EVENT OUT端子 13 EVENT IN端子 14 バッファ選択信号 15 デバッグ割込信号 16 WAIT信号 17 HOUD信号 21 イン・サーキット・エミュレータA 22 イン・サーキット・エミュレータB 23 ターゲットシステムA 24 ターゲットシステムB 25 通信用ポート 26 デバッグ用モニタ 1 In-Circuit Emulator A 2 In-Circuit Emulator B 3 Target System A 4 Target System B 5 Synchronization Signal Terminal 6 Emulation MPU 7 Spring State Detection Block 8 Program Execution Control Block 9 Memory Space Switching Block 10 Monitor Memory 11 Target -Memory 12 EVENT OUT terminal 13 EVENT IN terminal 14 Buffer selection signal 15 Debug interrupt signal 16 WAIT signal 17 HOUD signal 21 In-circuit emulator A 22 In-circuit emulator B 23 Target system A 24 Target system B 25 For communication Port 26 Debug monitor

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号の供給を受ける外部端子と、前
記入力信号の信号レベルまたはパルスの有無を検出し、
デバッグ用コマンドの実行の開始および停止を制御する
制御回路を有するイン・サーキット・エミュレータにお
いて、前記制御回路が、前記外部端子の入力とマイクロ
プロセッサ・バスの状態検出回路出力との論理積をデバ
ッグ用割込信号として使用することを特徴とするイン・
サーキット・エミュレータ。
An external terminal for receiving an input signal; detecting a signal level of the input signal or the presence or absence of a pulse;
Controls starting and stopping execution of debugging commands
In-circuit emulator with control circuit
And the control circuit is configured to connect the input of the external terminal
The logical product with the output of the processor bus status detection circuit is debugged.
Characterized in that it is used as an interrupt signal for
Circuit emulator.
【請求項2】 入力信号の供給を受ける外部端子と、前
記入力信号の信号レベルまたはパルスの有無を検出し、
デバッグ用コマンドの実行の開始および停止を制御する
制御回路を有するイン・サーキット・エミュレータにお
いて、前記制御回路が、前記外部端子の入力とマイクロ
プロセッサ・バスの状態検出回路出力との論理積をバス
サイクル延長(ウエイト)信号として使用することを特
徴とするイン・サーキット・エミュレータ。
An external terminal for receiving an input signal;
Detects the signal level of the input signal or the presence or absence of a pulse.
Controls starting and stopping execution of debugging commands
In-circuit emulator with control circuit
And the control circuit is configured to connect the input of the external terminal
The AND of the processor bus status detection circuit output and the bus
Specially used as cycle extension (wait) signal.
An in-circuit emulator to feature.
【請求項3】 入力信号の供給を受ける外部端子と、前
記入力信号の信号レベルまたはパルスの有無を検出し、
デバッグ用コマンドの実行の開始および停止を制御する
制御回路を有するイン・サーキット・エミュレータにお
いて、前記制御回路が、前記外部端子の入力とマイクロ
プロセッサ・バスの状態検出回路出力との論理積をバス
開放要求(ホールド)信号として使用することを特徴と
するイン・サーキット・エミュレータ。
3. An external terminal for receiving an input signal, and
Detects the signal level of the input signal or the presence or absence of a pulse.
Controls starting and stopping execution of debugging commands
In-circuit emulator with control circuit
And the control circuit is configured to connect the input of the external terminal
The AND of the processor bus status detection circuit output and the bus
It is used as an open request (hold) signal.
In-circuit emulator.
JP04325127A 1992-12-04 1992-12-04 In-circuit emulator Expired - Fee Related JP3087481B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04325127A JP3087481B2 (en) 1992-12-04 1992-12-04 In-circuit emulator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04325127A JP3087481B2 (en) 1992-12-04 1992-12-04 In-circuit emulator

Publications (2)

Publication Number Publication Date
JPH06175870A JPH06175870A (en) 1994-06-24
JP3087481B2 true JP3087481B2 (en) 2000-09-11

Family

ID=18173382

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04325127A Expired - Fee Related JP3087481B2 (en) 1992-12-04 1992-12-04 In-circuit emulator

Country Status (1)

Country Link
JP (1) JP3087481B2 (en)

Also Published As

Publication number Publication date
JPH06175870A (en) 1994-06-24

Similar Documents

Publication Publication Date Title
JP2651916B2 (en) In-circuit emulator
JPH011039A (en) In-circuit emulator
JP2002202898A (en) System lsi
US4580213A (en) Microprocessor capable of automatically performing multiple bus cycles
EP0638864B1 (en) Development support system for microcomputer with internal cache
JP3087481B2 (en) In-circuit emulator
JPH0363098B2 (en)
JP2680842B2 (en) Data processing device
JP2954006B2 (en) Emulation device and emulation method
JPH04125740A (en) Microcomputer and emulator
JPH01309138A (en) In-circuit emulator
JP2554423Y2 (en) Memory controller
JPS584365B2 (en) Reset control system
JPH09288593A (en) In-circuit emulator
JPS6057609B2 (en) Power outage processing control method for electronic equipment
JPH08287004A (en) Data processor
JPH05233525A (en) Input/otuput processor
JPH0594328A (en) Debugger and emulator
JPH06223046A (en) Bus tracing execution method
JPS6215903B2 (en)
JPH04148244A (en) Software evaluating device
JPH07225700A (en) In-circuit emulator
JPS6224821B2 (en)
JPH04264932A (en) In-circuit emulator
JPS62239238A (en) Break circuit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000613

LAPS Cancellation because of no payment of annual fees