JP3087257B2 - マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム - Google Patents

マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム

Info

Publication number
JP3087257B2
JP3087257B2 JP07060356A JP6035695A JP3087257B2 JP 3087257 B2 JP3087257 B2 JP 3087257B2 JP 07060356 A JP07060356 A JP 07060356A JP 6035695 A JP6035695 A JP 6035695A JP 3087257 B2 JP3087257 B2 JP 3087257B2
Authority
JP
Japan
Prior art keywords
bus
time intervals
arbitration level
computer system
access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07060356A
Other languages
English (en)
Other versions
JPH0883254A (ja
Inventor
ジョン・ダブリュー・ブラックレッジ・ジュニア
ブラドリー・ジー・フレイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0883254A publication Critical patent/JPH0883254A/ja
Application granted granted Critical
Publication of JP3087257B2 publication Critical patent/JP3087257B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/3625—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using a time dependent access

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Bus Control (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、全般的には、改良され
たマルチメディア・コンピュータ・システムに関し、詳
細には、マルチメディア・コンピュータ・システムにお
いて効率的にバスを割り振る方法に関する。さらに詳細
には、本発明は、所定のデータ転送速度での選択された
入出力装置のバス・アクセスを保証するバス割振り技法
に関する。
【０００２】
【従来の技術】データ処理システム内のデータの相互交
換は、現代の最新のコンピュータ・システムの周知の特
徴である。コンピュータ・システム内のテキスト・デー
タおよびグラフィクス・データは、周知のバス技法を使
用して、コンピュータ・システム内の様々なサブシステ
ム間で効率的に相互交換することができる。しかし、現
代のコンピュータ・システムは、いわゆる「マルチメデ
ィア」データを使用し始めたばかりである。すなわち、
音声、ビデオ、テキスト、グラフィクス、およびイメー
ジを含むプレゼンテーションが共通のプレゼンテーショ
ンとして組み合わされてきた。
【０００３】マルチメディア・データの１つの共通の特
性は、人間の感覚系に受け入れられるタイム・ドメイン
対応方法でデータを表示しなければならないことであ
る。たとえば、フル・モーション・ピクチャの形のビデ
オ・データでは通常、ビデオ・サブシステム・リフレッ
シュ・メモリ内で、毎秒２４データ・フレームないし３
０データ・フレームの速度で厳密なタイミングで更新を
行う必要がある。この情報は通常、圧縮済みデータとし
てコンピュータ・システム内に記憶され、大容量記憶装
置またはネットワーク接続部から検索される。同様に、
音声データは、圧縮されて記憶されている場合でも、人
間の発話、音楽、またはその他の音声を人間の耳に受け
入れられる方法で忠実に再生するのに必要な時限速度で
提示しなければならない。
【０００４】したがって、パーソナル・コンピュータ・
システム中のマルチメディア入出力装置およびその他の
リアルタイム入出力装置は、保証された時間間隔でデー
タを受け取り、かつ送らなければならない。通常、この
ような装置は、厳密な時間間隔を有することも、有さな
いこともある他の装置によって共用されるバスに接続さ
れる。したがって、これらの時間依存型入出力装置に、
バスの制御を得させてデータを転送させ、同時に、ある
時間間隔のデータ転送がすべて完了するまで他のどんな
装置もバスを使用できないようにさせるのは望ましくな
い。さらに、そのようなコンピュータ内で使用される通
常のバス調停機構は通常、このような時間依存型データ
転送が必要に応じて実行されるようにするための機構を
含んでいない。これは、複数の時間依存型入出力装置が
コンピュータ・バスに結合されているときに特にそうで
ある。
【０００５】したがって、マルチメディア・コンピュー
タ・システムにおいて効率的にバスを割り振る方法およ
びそのためのシステム、または所定のデータ転送速度で
の特定の入出力装置のバス・アクセスを保証するために
使用できるその他の時間依存型データ転送システムが必
要であることは明らかであろう。
【０００６】
【発明が解決しようとする課題】したがって、本発明の
一目的は、改良されたマルチメディア・コンピュータ・
システムを提供することである。
【０００７】本発明の他の目的は、マルチメディア・コ
ンピュータ・システムにおいて効率的にバスを割り振る
方法を提供することである。
【０００８】本発明の他の目的は、所定のデータ転送速
度での選択された入出力装置のバス・アクセスを保証す
るバス割振り技法を提供することである。
【０００９】
【課題を解決するための手段】前記の目的は、次に説明
するようにして達成される。本発明の方法およびシステ
ムは、最大データ転送速度を有するバスを介して結合さ
れたプロセッサと、メモリと、複数の入出力装置とを含
むマルチメディア・コンピュータ・システムで効率的に
バスを割り振るために使用することができる。選択され
た適用業務をサポートするには、コンピュータ・システ
ム内の音声データ、ビデオ・データ、またはその他の時
間依存型データの様々なプレゼンテーション装置への転
送をある所定の転送速度で行わなければならない。バス
・アクセスの優先順位を示すために使用できる調停レベ
ル・インジケータを、バス・アクセスを争奪することが
できる各プレゼンテーション装置に関連付ける。次い
で、バスを一連のタイム・フレームに分割し、タイム・
フレームをより小さな時間間隔として細分割する。必要
なデータ転送速度でのバス・アクセスを保証するには、
選択された時間間隔の間に、特定のプレゼンテーション
装置に関連する調停レベル・インジケータの順序を一時
的に変更する。
【００１０】本発明の上記のおよびその他の目的、特
徴、および利点は、以下の詳細な説明から明らかになろ
う。
【００１１】本発明の特徴と考えられる新規の態様は、
添付の特許請求の範囲に記載されている。しかし、本発
明自体と、好ましい使用法と、本発明の他の目的および
利点は、以下の例示的な実施例の詳細な説明を参照し、
添付の図面に関して読むことによって最もよく理解され
よう。
【００１２】
【実施例】次に、図面、具体的には図１を参照すると、
本発明の方法およびシステムを実施するために使用でき
るマルチメディア・コンピュータ・システム１０の全体
図が示されている。図のように、マルチメディア・コン
ピュータ・システム１０は、プロセッサ装置１２と、グ
ラフィクス、テキスト、またはフル・モーション・ビデ
オの形でビデオ表示データを表示できるディスプレイ１
４とを含むことが好ましい。キーボード１６は、マルチ
メディア・コンピュータ・システム１０へのユーザ入力
を受け取るために提供され、マルチメディア・コンピュ
ータ・システム１０は、１対のオーディオ・スピーカ１
８および２０を含むことが好ましい。これらのスピーカ
は通常、当業者に周知の方法でプロセッサ装置１２内の
音声出力アダプタに結合されている。
【００１３】次に、図２を参照すると、図１のマルチメ
ディア・コンピュータ・システム１０のハイ・レベル・
ブロック図が示されている。図のように、マルチメディ
ア・コンピュータ・システム１０は、メモリ制御／バス
制御機構２８を介してメモリ２６に結合されたプロセッ
サ２４を含むことが好ましい。これらの要素は次いで、
当業者に周知の方法でバス３６を介して複数の入出力装
置に結合されている。
【００１４】図２に示したように、マルチメディア・コ
ンピュータ・システム１０は、音声（オーディオ）プレ
ゼンテーション装置３８およびビデオ・プレゼンテーシ
ョン装置４４を含む複数の様々なタイプの入出力装置を
含むことが好ましい。同様に、そのような装置では広く
行われているように、ネットワーク入出力ポート４０も
バス３６に結合されており、これによって、プロセッサ
２４はネットワークにデータを送り、かつネットワーク
からデータを受け取ることができる。
【００１５】図２内にも示したように、マルチメディア
・コンピュータ・システム１０などマルチメディア・コ
ンピュータ・システム内には通常、複数の拡張スロット
５０を含む拡張バスも備えられる。このような拡張スロ
ット内の装置との間でデータを送り、かつ受け取ること
は一般に、当業者に周知の方法で拡張バス制御機構４８
を介して制御される。また、図２内に示したように、バ
ス３６を介してプロセッサ２４に外部ディスク装置４６
を結合することもできる。
【００１６】最後に、入出力制御装置４２は、バス３６
に結合され、通常、キーボード５２、マウス５４、ディ
スク装置５６など様々な入出力装置を制御するために使
用される。入出力制御装置４２を使用して直列ポート５
８および並列ポート６０を提供することもできる。
【００１７】上記にかんがみ、当業者には、１つまたは
複数の入出力装置が、バス３６を介してデータを同時に
送ることを必要とする可能性があることが明らかであろ
う。上述のように、このような要件には、人間の感覚要
件に一貫するマルチメディア出力を提供するために必要
とされる何らかのデータ転送速度が含まれることがあ
る。本発明の方法およびシステムによれば、これは、時
分割多重（ＴＤＭ）制御機構３２とバス調停制御機構３
４を共に含むバス調停制御装置３０を使用して達成する
ことができる。本明細書で詳細に説明するように、時分
割多重制御機構３２およびバス調停制御機構３４は、所
定のデータ転送速度での選択された入出力装置のバス・
アクセスを保証するために使用される。
【００１８】次に、図３を参照すると、本発明の方法お
よびシステムによる調停レベル・インジケータの時間間
隔割振りの図が示されている。図３内に示したように、
バス３６は、複数のタイム・フレームとして分割するこ
とが好ましい。１つのタイム・フレームを図３に示す。
各タイム・フレームは、参照符号７２で示した周期Ｔf
を表す。次いで、各タイム・フレームはさらに複数の時
間間隔として分割される。本発明の図の実施例では、各
タイム・フレーム内に１００個の時間間隔が存在する。
【００１９】本発明の図の実施例では、各タイム・フレ
ームは、所定の周期、たとえば１００マイクロ秒、５０
０マイクロ秒などを構成する。図３の図では、各フレー
ムに使用される時間間隔は、５００マイクロ秒に等し
く、したがって、１フレーム当たり１００個の間隔を使
用することによって、各間隔は５マイクロ秒周期を表
す。したがって、このバスの最大転送速度が毎秒２０メ
ガバイトであり、調停レベル６（Ａ６）を割り当てられ
た特定の入出力装置が毎秒４メガバイトのデータ転送速
度を必要とする場合、フレーム内のあらゆる５番目の間
隔がその調停レベルに割り振られる。その場合、調停レ
ベル６（Ａ６）に関連する装置は、２５マイクロ秒ごと
に２５ワード（１００バイト）をバーストして、必要と
されるデータ転送速度を達成することができる。この装
置は、３０番目の間隔と９０番目の間隔の間のフレーム
内のであらゆる５番目の間隔も使用する。しかし、図示
のために、これらの間隔は示さない。
【００２０】このように、調停レベル６（Ａ６）に関連
する入出力装置は、各フレーム内の間隔の２０％を使用
し、したがって、最大バス転送速度の２０％の速度でデ
ータを受け取ることが保証される。もちろん、当業者に
は、入出力装置が使用できるバス帯域幅の割合が調停オ
ーバヘッドと待ち時間に依存することが認識されよう。
しかし、この例は、各フレーム内の時間にわたる一様な
分散を示している。
【００２１】図３には、調停レベル２（Ａ２）が割り当
てられた入出力装置へのバスの一部の割振りも示されて
いる。この装置は、各フレーム内の割り振られた間隔の
１０％を使用して、２メガバイト・データ転送速度を達
成する。図３内に示したように、割り当てられる間隔
は、隣接する２つの間隔のグループになっており、各１
００個の間隔のうちの１０個の間隔から成る。したがっ
て、各フレームの様々な間隔内での優先順位を与えるべ
き調停レベルの割振りを非一様に分散することも、ある
いは一様に分散することもできることが明らかであろ
う。
【００２２】図３を参照すると、当業者には、これが、
バス３６（図２参照）上の各タイム・フレーム内の所与
の間隔内の最高のバス優先順位をどの調停レベルに与え
るべきかの表示を高速メモリ内に記憶する問題に過ぎな
いことが理解されよう。このように、保証された所定の
データ転送速度でのバス・アクセスを行うことができ
る。特定の入出力装置に割り当てられる各フレーム内の
間隔の数は単に、バス内で使用できる最大データ転送速
度と、特定の入出力装置に必要なデータ転送速度に基づ
いて計算することができる。
【００２３】次に、図４を参照すると、本発明の方法お
よびシステムによって提供できるバス割振りシステムの
ハイ・レベル・ブロック図が示されている。図のよう
に、バスに関する各タイム・フレーム内の所与の間隔内
の最高の優先順位をどの調停レベルに与えるべきかの表
示は、高速メモリ７０内に記憶される。その後、図４に
示したように、タイマ・ソースが時間間隔カウンタ７４
に結合される。次いで、時間間隔カウンタ７４を使用し
て、フレーム内の所定の間隔のうちのどれが現時間間隔
であるかが判定される。次いで、時間間隔カウンタ７４
の出力が時間間隔比較器７６に結合される。時間間隔比
較器は、アドレス・レジスタ８０と共に、現時間間隔に
対応する高速メモリ７０の部分にアクセスするために使
用される。次いで、その位置に記憶されている調停レベ
ルがもしあれば、バッファ８２を介してバス調停制御点
８４に結合される。
【００２４】バス調停制御点（回路）８４は、選択され
た調停レベルおよびシステム内の以降の各調停レベルの
特定の優先順位を割り当てることによって、各入出力装
置のバス・アクセス優先順位を割り当てる。以降の調停
レベルに割り当てられるアクセスの優先順位は、ラウン
ド・ロビン割当てなど当業者に周知の任意の方法で割り
当てることができる。
【００２５】したがって、バスのタイム・フレーム内の
各間隔ごとに、その間隔内のバス・アクセスに関する最
高の優先順位を有するものとして特定の調停レベルを割
り当て、したがって、その調停レベルに関連する装置用
の所定のデータ転送速度でのバスへのアクセスを保証す
ることができる。フレーム内の最後の間隔が、その間隔
のために調停レベルの順序を変更すべきかどうかを判定
するために検査されると、フレーム制御機構７８は、そ
のフレームが完了したことを示し、アドレス・レジスタ
８０をそのフレーム内の最初の間隔に戻す。このよう
に、本発明の方法およびシステムは、特定の入出力装置
のバス・アクセスが所定の速度で保証できるようにする
技術を提供する。
【００２６】最後に、図５を参照すると、本発明の方法
およびシステムを実施するために使用できるプロセスを
示すハイ・レベル論理フローチャートが示されている。
図のように、プロセスは論理ブロック１００で開始し、
その後、論理ブロック１０２に進む。論理ブロック１０
２で、タイム・カウンタを始動する。その後、プロセス
は、論理ブロック１０４に進む。論理ブロック１０４
で、間隔ポインタ（図４参照）のロードおよび初期設定
を行う。
【００２７】次に、プロセスは論理ブロック１０６に進
む。論理ブロック１０６で、ポインタが次の間隔に移動
するのに十分な時間が経過したかどうかを判定する。そ
うでない場合、プロセスは、論理ブロック１０８に進
み、反復的に論理ブロック１０８に戻って、次の間隔の
時間が発生したかどうかを判定する。
【００２８】引き続き、論理ブロック１０６を参照する
と、次の間隔の時間が発生した場合、プロセスは論理ブ
ロック１１０に進む。論理ブロック１１０で、その間隔
に関連する高速メモリ７０（図４参照）内の項目にアク
セスする。その後、プロセスは論理ブロック１１２に進
む。論理ブロック１１２で、その間隔に関連する指定さ
れた調停レベルがリストされているかどうかを判定す
る。そうでない場合、プロセスは論理ブロック１１４に
進み、通常の調停手順に従う。その後、プロセスは論理
ブロック１１８に進み、以下で詳細に説明するように処
理を継続する。
【００２９】再び論理ブロック１１２を参照すると、指
定された調停レベルが現間隔に関連付けられている場
合、プロセスは論理ブロック１１６に進む。論理ブロッ
ク１１６で、その間隔内にリストされている指定された
調停レベルをバス調停制御点に送る。次いで、バス調停
制御点は、上述のように、指定された調停レベルが、そ
の間隔の間のバス・アクセスに関する最高優先順位を与
えられるように、その特定の間隔に関するバス・アクセ
ス優先順位を決定するために使用される調停レベルの順
序を変更する。その後、プロセスは論理ブロック１１８
に進む。
【００３０】論理ブロック１１８で、間隔ポインタを増
分する。その後、プロセスは論理ブロック１２０に進
む。論理ブロック１２０で、フレーム中の最後の間隔が
検討されたことを間隔ポインタが示しているかどうかを
判定し、そうでない場合、プロセスは反復的に論理ブロ
ック１０６に戻り、次の間隔が発生するのを待つ。しか
し、フレームの終りが発生した場合、プロセスは論理ブ
ロック１０４に進み、前述のように、バス内の次のタイ
ム・フレームの始めに間隔ポインタのロードおよび初期
設定を行う。
【００３１】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３２】（１）最大データ転送速度を有するバスを
介して結合されたプロセッサと、メモリと、複数の入出
力装置とを有するコンピュータ・システムにおいて効率
的にバスを割り振る方法であって、（ａ）前記コンピュ
ータ・システム内の各前記複数の入出力装置に調停レベ
ル・インジケータを関連付けるステップと、（ｂ）関連
する各入出力装置ごとにバス・アクセスの優先順位を示
すように前記調停レベル・インジケータを順序付けるス
テップと、（ｃ）前記バスを複数の連続時間間隔として
分割するステップと、（ｄ）前記複数の連続時間間隔の
うちの特定の時間間隔内で前記調停レベル・インジケー
タの順序を選択的かつ一時的に変更するステップとの各
コンピュータ実施ステップを含み、所定のデータ転送速
度での選択された入出力装置のバス・アクセスを保証す
ることができることを特徴とする方法。 （２）関連する各入出力装置ごとに前記調停レベル・イ
ンジケータを順序付ける前記ステップが、関連する各入
出力装置ごとのバスの優先順位を示すように前記調停レ
ベル・インジケータをラウンド・ロビン方式で数値的に
順序付けるステップから成ることを特徴とする上記
（１）に記載のコンピュータ・システムにおいて効率的
にバスを割り振る方法。 （３）前記バスを複数の連続時間間隔として分割する前
記ステップが、前記バスを複数の連続フレームとして分
割するステップと、各フレームを複数の連続時間間隔と
して分割するステップとから成ることを特徴とする上記
（１）に記載のコンピュータ・システムにおいて効率的
にバスを割り振る方法。 （４）前記複数の連続時間間隔のうちの特定の時間間隔
内で前記調停レベル・インジケータの順序を選択的かつ
一時的に変更する前記ステップが、前記調停レベル・イ
ンジケータのうちの特定のものを前記複数の時間間隔の
うちの特定の時間間隔の間のバス・アクセスに関する最
高優先順位として指定するステップから成ることを特徴
とする上記（３）に記載のコンピュータ・システムにお
いて効率的にバスを割り振る方法。 （５）前記複数の連続時間間隔のうちの特定の時間間隔
内で前記調停レベル・インジケータの順序を選択的かつ
一時的に変更する前記ステップがさらに、（i）特定の
入出力装置に必要とされるデータ転送速度を決定するス
テップと、（ii）前記必要とされるデータ転送速度を満
たすのに必要とされる前記バスの前記最大データ転送速
度の第１の割合を計算するステップと、（iii）前記特
定の入出力装置に関連する調停レベルを前記複数の連続
時間間隔の第１の割合の間のバス・アクセスに関する最
高優先順位として指定するステップとを含むことを特徴
とする上記（１）に記載のコンピュータ・システムにお
いて効率的にバスを割り振る方法。 （６）最大データ転送速度を有するバスを介して結合さ
れたプロセッサと、メモリと、複数の入出力装置とを有
するコンピュータ・システムにおいて効率的にバスを割
り振るためのシステムであって、（ａ）前記コンピュー
タ・システム内の各前記複数の入出力装置に調停レベル
・インジケータを関連付ける手段と、（ｂ）関連する各
入出力装置ごとのバス・アクセスの優先順位を示すよう
に前記調停レベル・インジケータを順序付ける手段と、
（ｃ）前記バスを複数の連続時間間隔として分割する手
段と、（ｄ）前記複数の連続時間間隔のうちの特定の時
間間隔内で前記調停レベル・インジケータの順序を選択
的かつ一時的に変更する手段を備え、所定のデータ転送
速度での選択された入出力装置のバス・アクセスを保証
することができることを特徴とするシステム。 （７）関連する各入出力装置ごとに前記調停レベル・イ
ンジケータを順序付ける前記手段が、関連する各入出力
装置ごとのバスの優先順位を示すように前記調停レベル
・インジケータをラウンド・ロビン方式で数値的に順序
付ける手段から成ることを特徴とする上記（６）に記載
のコンピュータ・システムにおいて効率的にバスを割り
振るためのシステム。 （８）前記バスを複数の連続時間間隔として分割する前
記手段が、前記バスを複数の連続フレームとして分割
し、各フレームを複数の連続時間間隔として分割する手
段から成ることを特徴とする上記（６）に記載のコンピ
ュータ・システムにおいて効率的にバスを割り振るため
のシステム。 （９）前記複数の連続時間間隔のうちの特定の時間間隔
内で前記調停レベル・インジケータの順序を選択的かつ
一時的に変更する前記手段が、前記調停レベル・インジ
ケータのうちの特定のものを前記複数の時間間隔のうち
の特定の時間間隔の間のバス・アクセスに関する最高優
先順位として指定する手段から成ることを特徴とする上
記（６）に記載のコンピュータ・システムにおいて効率
的にバスを割り振るためのシステム。 （１０）前記複数の連続時間間隔のうちの特定の時間間
隔内で前記調停レベル・インジケータの順序を選択的か
つ一時的に変更する前記手段がさらに、（i）特定の入
出力装置に必要とされるデータ転送速度を決定する手段
と、（ii）前記必要とされるデータ転送速度を満たすの
に必要とされる前記バスの前記最大データ転送速度の第
１の割合を計算する手段と、（iii）前記特定の入出力
装置に関連する調停レベルを前記複数の連続時間間隔の
第１の割合の間のバス・アクセスに関する最高優先順位
として指定する手段とを含むことを特徴とする上記
（６）に記載のコンピュータ・システムにおいて効率的
にバスを割り振るためのシステム。
【００３３】
【発明の効果】前記を参照すると、当業者には、本出願
が、所定のデータ転送速度でのバスへの特定の入出力装
置のアクセスを保証するために、特定の入出力装置に関
連する順序付けられた調停レベル・インジケータ・リス
トを特定の時間間隔中に選択的かつ一時的に変更するた
めの技法を提供したことが理解されよう。このように、
本発明の方法およびシステムは、代替装置によるバスへ
のアクセスを不当に制限することなく、所定のデータ転
送速度でのバスへのアクセスを保証するための技法を提
供する。
【図面の簡単な説明】
【図１】本発明の方法およびシステムを実施するために
使用できるマルチメディア・コンピュータ・システムの
図である。
【図２】図１のマルチメディア・コンピュータ・システ
ムのハイ・レベル・ブロック図である。
【図３】本発明の方法およびシステムによる調停レベル
・インジケータの時間間隔割振りの図である。
【図４】本発明の方法およびシステムによって提供され
るバス割振りシステムのハイ・レベル・ブロック図であ
る。
【図５】本発明の方法およびシステムを実施するプロセ
スを示すハイ・レベル論理フローチャートである。
【符号の説明】
１０ マルチメディア・コンピュータ・システム １２ プロセッサ装置 １４ ディスプレイ １６ キーボード １８ オーディオ・スピーカ ２６ メモリ ３０ バス調停制御装置 ３２ 時分割多重制御機構 ３４ バス調停制御機構 ３６ バス ３８ オーディオ・プレゼンテーション装置 ４２ 入出力制御装置 ４４ ビデオ・プレゼンテーション装置 ４８ バス制御機構 ５０ 拡張スロット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ブラドリー・ジー・フレイ アメリカ合衆国78727 テキサス州オー スチン ブレーディッド・ロープ・ドラ イブ 1441 (56)参考文献 特開 平５−40729（ＪＰ，Ａ) 特開 平１−305461（ＪＰ，Ａ) 特開 平４−328665（ＪＰ，Ａ) 特開 平３−52052（ＪＰ，Ａ) 特開 昭64−76255（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/177 682 G06F 13/362 510 ＷＰＩ（ＤＩＡＬＯＧ)

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】最大データ転送速度を有するバスを介して
    結合されたプロセッサと、メモリと、複数の入出力装置
    とを有するコンピュータ・システムにおいて効率的にバ
    スを割り振る方法であって、 （ａ）前記コンピュータ・システム内の各前記複数の入
    出力装置に調停レベル・インジケータを関連付けるステ
    ップと、 （ｂ）関連する各入出力装置ごとにバス・アクセスの優
    先順位を示すように前記調停レベル・インジケータを順
    序付けるステップと、 （ｃ）前記バスを複数の連続時間間隔として分割するス
    テップと、 （ｄ）前記複数の連続時間間隔のうちの特定の時間間隔
    内で前記調停レベル・インジケータの順序を選択的かつ
    一時的に変更するステップとの各コンピュータ実施ステ
    ップを含み、前記複数の連続時間間隔のうちの特定の時間間隔内で前
    記調停レベル・インジケータの順序を選択的かつ一時的
    に変更する前記ステップがさらに、 （i）特定の入出力装置に必要とされるデータ転送速度
    を決定するステップと、 （ii）前記必要とされるデータ転送速度を満たすのに必
    要とされる前記バスの前記最大データ転送速度の第１の
    割合を計算するステップと、 （iii）前記特定の入出力装置に関連する調停レベルを
    前記複数の連続時間間隔の第１の割合の間のバス・アク
    セスに関する最高優先順位として指定するステップとを
    含む、 所定のデータ転送速度での選択された入出力装置のバス
    ・アクセスを保証することができることを特徴とする方
    法。
  2. 【請求項２】関連する各入出力装置ごとに前記調停レベ
    ル・インジケータを順序付ける前記ステップが、関連す
    る各入出力装置ごとのバスの優先順位を示すように前記
    調停レベル・インジケータをラウンド・ロビン方式で数
    値的に順序付けるステップから成ることを特徴とする請
    求項１に記載のコンピュータ・システムにおいて効率的
    にバスを割り振る方法。
  3. 【請求項３】前記バスへのアクセスを複数の連続時間間
    隔として分割する前記ステップが、前記バスへのアクセ
    スを複数の連続フレームとして分割するステップと、各
    フレームを複数の連続時間間隔として分割するステップ
    とから成ることを特徴とする請求項１に記載のコンピュ
    ータ・システムにおいて効率的にバスを割り振る方法。
  4. 【請求項４】前記複数の連続時間間隔のうちの特定の時
    間間隔内で前記調停レベル・インジケータの順序を選択
    的かつ一時的に変更する前記ステップが、前記調停レベ
    ル・インジケータのうちの特定のものを前記複数の時間
    間隔のうちの特定の時間間隔の間のバス・アクセスに関
    する最高優先順位として指定するステップから成ること
    を特徴とする請求項３に記載のコンピュータ・システム
    において効率的にバスを割り振る方法。
  5. 【請求項５】 最大データ転送速度を有するバスを介して
    結合されたプロセッサと、メモリと、複数の入出力装置
    とを有するコンピュータ・システムにおいて効率的にバ
    スを割り振るためのシステムであって、 （ａ）前記コンピュータ・システム内の各前記複数の入
    出力装置に調停レベル・インジケータを関連付ける手段
    と、 （ｂ）関連する各入出力装置ごとのバス・アクセスの優
    先順位を示すように前記調停レベル・インジケータを順
    序付ける手段と、 （ｃ）前記バスを複数の連続時間間隔として分割する手
    段と、 （ｄ）前記複数の連続時間間隔のうちの特定の時間間隔
    内で前記調停レベル・インジケータの順序を選択的かつ
    一時的に変更する手段を備え、前記複数の連続時間間隔のうちの特定の時間間隔内で前
    記調停レベル・インジケータの順序を選択的かつ一時的
    に変更する前記手段がさらに、 （i）特定の入出力装置に必要とされるデータ転送速度
    を決定する手段と、 （ii）前記必要とされるデータ転送速度を満たすのに必
    要とされる前記バスの前記最大データ転送速度の第１の
    割合を計算する手段と、 （iii）前記特定の入出力装置に関連する調停レベルを
    前記複数の連続時間間隔の第１の割合の間のバス・アク
    セスに関する最高優先順位として指定する手段とを含
    む、 所定のデータ転送速度での選択された入出力装置のバス
    ・アクセスを保証することができることを特徴とするシ
    ステム。
  6. 【請求項６】 関連する各入出力装置ごとに前記調停レベ
    ル・インジケータを順序付ける前記手段が、関連する各
    入出力装置ごとのバスの優先順位を示すように前記調停
    レベル・インジケータをラウンド・ロビン方式で数値的
    に順序付ける手段から成ることを特徴とする請求項５に
    記載のコンピュータ・システムにおいて効率的にバスを
    割り振るためのシステム。
  7. 【請求項７】 前記バスへのアクセスを複数の連続時間間
    隔として分割する前記手段が、前記バスへのアクセスを
    複数の連続フレームとして分割し、各フレームを複数の
    連続時間間隔として分割する手段から成ることを特徴と
    する請求項５に記載のコンピュータ・システムにおいて
    効率的にバスを割り振るためのシステム。
  8. 【請求項８】 前記複数の連続時間間隔のうちの特定の時
    間間隔内で前記調停レベル・インジケータの順序を選択
    的かつ一時的に変更する前記手段が、前記調停レベル・
    インジケータのうちの特定のものを前記複数の時間間隔
    のうちの特定の時間間隔の間のバス・アクセスに関する
    最高優先順位として指定する手段から成ることを特徴と
    する請求項５に記載のコンピュータ・システムにおいて
    効率的にバスを割り振るためのシステム。
JP07060356A 1994-03-30 1995-03-20 マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム Expired - Fee Related JP3087257B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/220,326 US5533205A (en) 1994-03-30 1994-03-30 Method and system for efficient bus allocation in a multimedia computer system
US220326 1994-03-30

Publications (2)

Publication Number Publication Date
JPH0883254A JPH0883254A (ja) 1996-03-26
JP3087257B2 true JP3087257B2 (ja) 2000-09-11

Family

ID=22823114

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07060356A Expired - Fee Related JP3087257B2 (ja) 1994-03-30 1995-03-20 マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム

Country Status (3)

Country Link
US (1) US5533205A (ja)
EP (1) EP0675445A2 (ja)
JP (1) JP3087257B2 (ja)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5771397A (en) * 1993-12-09 1998-06-23 Quantum Corporation SCSI disk drive disconnection/reconnection timing method for reducing bus utilization
WO1996027945A1 (en) * 1995-03-08 1996-09-12 Advanced Micro Devices, Inc. Conditional latching mechanism and pipelined microprocessor employing the same
US5784650A (en) * 1995-09-11 1998-07-21 Avanced Micro Devices, Inc. System for increasing multimedia performance and other real time applications by including a local expansion bus and a multimedia bus on the computer system motherboard
US5948094A (en) * 1995-09-29 1999-09-07 Intel Corporation Method and apparatus for executing multiple transactions within a single arbitration cycle
US5935232A (en) * 1995-11-20 1999-08-10 Advanced Micro Devices, Inc. Variable latency and bandwidth communication pathways
US5682484A (en) * 1995-11-20 1997-10-28 Advanced Micro Devices, Inc. System and method for transferring data streams simultaneously on multiple buses in a computer system
US5905879A (en) * 1995-11-20 1999-05-18 Advanced Micro Devices, Inc. System and method for transferring periodic data streams on a multimedia bus
US5754801A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system having a multimedia bus and comprising a centralized I/O processor which performs intelligent data transfers
US5754807A (en) * 1995-11-20 1998-05-19 Advanced Micro Devices, Inc. Computer system including a multimedia bus which utilizes a separate local expansion bus for addressing and control cycles
US5778200A (en) * 1995-11-21 1998-07-07 Advanced Micro Devices, Inc. Bus arbiter including aging factor counters to dynamically vary arbitration priority
US5758105A (en) * 1995-12-04 1998-05-26 International Business Machines Corporation Method and apparatus for bus arbitration between isochronous and non-isochronous devices
US5956493A (en) * 1996-03-08 1999-09-21 Advanced Micro Devices, Inc. Bus arbiter including programmable request latency counters for varying arbitration priority
US5761452A (en) * 1996-03-18 1998-06-02 Advanced Micro Devices, Inc. Bus arbiter method and system
JPH09251437A (ja) * 1996-03-18 1997-09-22 Toshiba Corp 計算機装置及び連続データサーバ装置
US5805840A (en) * 1996-03-26 1998-09-08 Advanced Micro Devices, Inc. Bus arbiter employing a transaction grading mechanism to dynamically vary arbitration priority
US5802330A (en) * 1996-05-01 1998-09-01 Advanced Micro Devices, Inc. Computer system including a plurality of real time peripheral devices having arbitration control feedback mechanisms
US5740380A (en) * 1996-07-15 1998-04-14 Micron Electronics, Inc. Method and system for apportioning computer bus bandwidth
US6385678B2 (en) * 1996-09-19 2002-05-07 Trimedia Technologies, Inc. Method and apparatus for bus arbitration with weighted bandwidth allocation
US5784569A (en) * 1996-09-23 1998-07-21 Silicon Graphics, Inc. Guaranteed bandwidth allocation method in a computer system for input/output data transfers
JP3712842B2 (ja) * 1997-08-05 2005-11-02 株式会社リコー データ転送制御方法、データ転送制御装置及び情報記録媒体
US6006303A (en) * 1997-08-28 1999-12-21 Oki Electric Industry Co., Inc. Priority encoding and decoding for memory architecture
JPH11161505A (ja) * 1997-12-01 1999-06-18 Matsushita Electric Ind Co Ltd メディア送出装置
US6112316A (en) * 1997-12-03 2000-08-29 Micron Electronics, Inc. System for use of bus parking states to communicate diagnostic information
US6092219A (en) 1997-12-03 2000-07-18 Micron Technology, Inc. Method for use of bus parking states to communicate diagnostic information
US6105094A (en) * 1998-01-26 2000-08-15 Adaptec, Inc. Method and apparatus for allocating exclusive shared resource requests in a computer system
US6178486B1 (en) 1998-02-19 2001-01-23 Quantum Corporation Time allocation shared memory arbitration for disk drive controller
JPH11250005A (ja) * 1998-03-05 1999-09-17 Nec Corp バス制御方法、バス制御装置及びバス制御プログラムを記憶した記憶媒体
US6374244B1 (en) 1998-04-01 2002-04-16 Matsushita Electric Industrial Co., Ltd. Data transfer device
US6138200A (en) * 1998-06-09 2000-10-24 International Business Machines Corporation System for allocating bus bandwidth by assigning priority for each bus duration time slot to application using bus frame and bus duration
US6134698A (en) * 1998-06-17 2000-10-17 Advanced Micro Devices, Inc. Reduced pin count isochronous data bus
US6404771B1 (en) 1998-06-17 2002-06-11 Advanced Micro Devices, Inc. Clock lead/lag extraction in an isochronous data bus
US6085270A (en) * 1998-06-17 2000-07-04 Advanced Micro Devices, Inc. Multi-channel, multi-rate isochronous data bus
US6088748A (en) * 1998-06-17 2000-07-11 Advanced Micro Devices, Inc. Personal computer system incorporating an isochronous multi-channel, multi-rate data bus
DE10000305B4 (de) * 2000-01-05 2011-08-11 Robert Bosch GmbH, 70469 Verfahren und Vorrichtung zum Austausch von Daten zwischen wenigstens zwei mit einem Bussystem verbundenen Teilnehmern
US6744987B1 (en) * 2000-04-17 2004-06-01 Delphi Technologies, Inc Tertiary optical media interface
US6658512B1 (en) * 2000-09-28 2003-12-02 Intel Corporation Admission control method for data communications over peripheral buses
GB0031763D0 (en) * 2000-12-29 2001-02-07 Mitel Semiconductor Ltd Arbiter for a queue management system
US6754747B2 (en) 2001-01-25 2004-06-22 Dell Products L.P. System and method for configuring an I/O bus
US6820152B2 (en) 2001-04-25 2004-11-16 Matsushita Electric Industrial Co., Ltd. Memory control device and LSI
TW200415476A (en) * 2002-09-30 2004-08-16 Matsushita Electric Ind Co Ltd Resource management device
JP2004287576A (ja) * 2003-03-19 2004-10-14 Matsushita Electric Ind Co Ltd バスコントローラ
US20050066097A1 (en) * 2003-09-04 2005-03-24 Matsushita Electric Industrial Co., Ltd. Resource management apparatus
JP4480427B2 (ja) * 2004-03-12 2010-06-16 パナソニック株式会社 リソース管理装置
JP4907166B2 (ja) * 2005-01-12 2012-03-28 パナソニック株式会社 リソース管理装置
JP4419868B2 (ja) * 2005-02-25 2010-02-24 ソニー株式会社 情報処理装置および方法、メモリ制御装置および方法、記録媒体、並びにプログラム
JP2007334641A (ja) 2006-06-15 2007-12-27 Sony Corp 情報処理装置および方法、並びにプログラム
JP2008059478A (ja) * 2006-09-01 2008-03-13 Hitachi Ltd 記憶システム及びデータ入出力制御方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4855996A (en) * 1988-08-03 1989-08-08 American Telephone And Telegraph Company Time division multiplex arrangement
US5241541A (en) * 1990-03-15 1993-08-31 International Business Machines Corporation Burst time division multiplex interface for integrated data link controller
JPH0810445B2 (ja) * 1990-09-21 1996-01-31 インターナショナル・ビジネス・マシーンズ・コーポレイション 動的バス調停方法及び装置
US5146455A (en) * 1990-12-17 1992-09-08 At&T Bell Laboratories Wide range mixed rate TDM bus using a multiple of time slot interchange circuit switches
US5265223A (en) * 1991-08-07 1993-11-23 Hewlett-Packard Company Preservation of priority in computer bus arbitration
US5359592A (en) * 1993-06-25 1994-10-25 Stratacom, Inc. Bandwidth and congestion control for queue channels in a cell switching communication controller

Also Published As

Publication number Publication date
JPH0883254A (ja) 1996-03-26
US5533205A (en) 1996-07-02
EP0675445A2 (en) 1995-10-04

Similar Documents

Publication Publication Date Title
JP3087257B2 (ja) マルチメディア・コンピュータ・システムにおいて効率的にバスを割り振る方法およびそのためのシステム
JP4480427B2 (ja) リソース管理装置
US5828856A (en) Dual bus concurrent multi-channel direct memory access controller and method
USRE38134E1 (en) System for communications where first priority data transfer is not disturbed by second priority data transfer and where allocated bandwidth is removed when process terminates abnormally
US6393506B1 (en) Virtual channel bus and system architecture
US5506969A (en) Method and apparatus for bus bandwidth management
US5870622A (en) Computer system and method for transferring commands and data to a dedicated multimedia engine
JP4457168B2 (ja) 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
US6519666B1 (en) Arbitration scheme for optimal performance
JPH06266649A (ja) 複数のデータチャネルを介してデータを転送する方法及びその回路アーキテクチャ
JPH0821017B2 (ja) Ｃｐｕバス割振り制御装置
KR20010085709A (ko) 공유 버스상에서의 등시성 트랜잭션 및 비동기 트랜잭션의스케줄링을 위한 우선 순위 매커니즘
US20050091554A1 (en) Event time-stamping
EP1238342B1 (en) Apparatus for memory resource arbitration based on dedicated time slot allocation
JP2001216279A (ja) リアルタイム・システム用時分割多重メモリーを用いた、複数のプロセッサーのインターフェース及び、同期化及びアービトレーション方法
US6412049B1 (en) Method for minimizing CPU memory latency while transferring streaming data
US6094696A (en) Virtual serial data transfer mechanism
JPH0793274A (ja) データ転送方式及びデータ転送装置
US20050138251A1 (en) Arbitration of asynchronous and isochronous requests
JP4344163B2 (ja) 資源要求調停装置、資源要求調停方法、及び、コンピュータプログラム
JP2731768B2 (ja) メモリ制御装置
US6959371B2 (en) Dynamic access control of a function to a collective resource
JP2021060726A (ja) データ処理システムおよびデータ処理システムの制御方法
JP2000029777A (ja) デ―タ転送装置
JPH08339353A (ja) マルチプロセッサ装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees