JP3083871B2 - 積算カウンタの計数方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オフセットを含む入力
信号を電圧・周波数変換器（以下、Ｖ／Ｆコンバータと
称す。）を介して変換した周波数出力からオフセット周
波数を除去して入力の積算値を計測し、同時に瞬時値も
計測出来る積算カウンタの計数方法に関するものであ
る。

【０００２】

【従来の技術】流量計や積算電力計等の工業用計器の入
力信号（Ｅｉ）は、図９に示すように、０から始まらな
い１〜５Ｖや４〜２０ｍＡ等のオフセット（Ｅｏ）（上
記例では１Ｖと４ｍＡに相当する。）を含む信号にな
る。この場合、上記入力信号（Ｅｉ）はオフセット（Ｅ
ｏ）を減じて計測しなければならず、その計測方法の一
例を図８を参照して次に示す。図において（Ｖｉ）は入
力端子、（Ａｏ）はオフセット除去用オペアンプ、（Ｖ
ｒ）はオペアンプ用基準電源、（Ａｇ）は利得可変用ア
ンプ、（１）はＶ／Ｆコンバータ、（２）は積算カウン
タ、（Ｒａ）（Ｒｂ）はアンプ（Ａｏ）（Ａｇ）の各調
整用抵抗である。上記構成において入力端子（Ｖｉ）よ
り例えば１〜５Ｖのオフセット（１Ｖ）を含む入力信号
（Ｅｉ）を印加したとする。そうすると、入力信号（Ｅ
ｉ）はオペアンプ（Ａｏ）を経て１Ｖを減じられ、０〜
４Ｖの信号として出力する。そこで、Ｖ／Ｆコンバータ
（１）にて入力電圧に比例した周波数に変換した後、そ
の周波数を積算カウンタ（２）にて加算して計数する
と、入力信号（Ｅｉ）の積算値が計測される。又、オペ
アンプ（Ａｏ）の出力にアナログ・デジタル変換器
（３）を接続すると、オフセットを減じた入力信号（Ｅ
ｉ）の瞬時値を計測できる。或いは、Ｖ／Ｆコンバータ
（１）の出力をカウンタ（４）にてゲート時間で計数し
て上記瞬時値を計測する。

【０００３】

【発明が解決しようとする課題】解決しようとする課題
は、上述した計測方法によれば、オフセット（Ｅｏ）を
オペアンプ（Ａｏ）によりアナログ的に処理しているた
めオペアンプ用基準電源（Ｖｒ）や調整用抵抗等を必要
とし、その結果、アナログ回路部品が増加して形状が大
きくなること、及びアンプ回路が入るためその経時変化
に伴う温度係数やオフセット周波数の調整が必要になっ
て手間が掛かる点である。又、基準電源（Ｖｒ）や上記
調整を必要とし、且つ、アナログ回路部品の増加により
動作安定度が悪化する点もある。

【０００４】

【課題を解決するための手段】本発明は、オフセットを
含む入力信号をＶ／Ｆコンバータを介して周波数に変換
し、その変換出力からオフセット周波数を除去して入力
の積算値を計測するにあたり、予め設定したオフセット
パルス波形と上記電圧・周波数変換器出力パルス波形と
をパルス検出制御部に入力し、パルス検出制御部にてオ
フセット周波数パルスの立ち上がりを検出する毎にＶ／
Ｆコンバータの出力パルスを１個消去することによりオ
フセット周波数を除去したパルスを出力し、パルス検出
制御部出力を積算カウンタにて計数して入力信号の積算
値を計測することを特徴とする。

【０００５】

【作用】上記技術的手段によれば、予め設定したオフセ
ットパルス波形と入力信号のＶ／Ｆコンバータ出力パル
ス波形とをパルス検出制御部に入力してオフセット周波
数パルスの立ち上がりを検出する毎にＶ／Ｆコンバータ
の次の出力パルスを１個消去する。そこで、入力信号の
Ｖ／Ｆコンバータ出力パルス波形からオフセット周波数
を除去したパルスをパルス検出制御部から出力して積算
カウンタにて計数し、入力信号の積算値を計測する。

【０００６】

【実施例】本発明に係る積算カウンタの計数方法の実施
例を図１乃至図７を参照して以下に説明する。まず図１
は本発明に係る積算カウンタの計数方法を実施する回路
のブロック図を示し、図において（１）はＶ／Ｆコンバ
ータ、（２）は積算カウンタ、（５）はＣＰＵ、（６）
はパルス検出制御部、（７）はオフセット周波数発生器
である。上記Ｖ／Ｆコンバータ（１）は、従来と異なっ
てオフセット（Ｅｏ）を含む入力信号（Ｅｉ）が直接、
入力してその信号電圧に比例したＶ／Ｆ周波数（Ｆｉ）
のパルス（Ｐｉ）を出力する。ＣＰＵ（１）はパルス検
出制御部（６）とオフセット周波数発生器（７）と積算
カウンタ（２）を有し、後述するように、Ｖ／Ｆコンバ
ータ（１）から出力したＶ／Ｆ周波数（Ｆｉ）のパルス
（Ｐｉ）をロジック的に処理して入力信号（Ｅｉ）の積
算値や瞬時値を計測する。パルス検出制御部（６）は、
主としてＶ／Ｆ周波数（Ｆｉ）のパルス（Ｐｉ）をロジ
ック的に処理するブロックで、オフセット周波数発生器
（７）にて生成したオフセット周波数（Ｆｏ）のパルス
（Ｐｏ）とＶ／Ｆ周波数（Ｆｉ）とを入力してＶ／Ｆ周
波数（Ｆｉ）よりオフセット周波数（Ｆｏ）を減じたパ
ルス（Ｐｕ）をリアルタイムで出力する。積算カウンタ
（２）はパルス検出制御部（６）の出力に接続され、パ
ルス（Ｐｕ）を計数し、入力信号（Ｅｉ）の積算値を計
測する。尚、図示しないが、パルス検出制御部（６）と
積算カウンタ（２）の間に分周器を設けても良い。

【０００７】上記構成に基づき本発明の動作を次に説明
する。まず、予めオフセット周波数（Ｆｏ）をその誤差
分を見込んで検出しておき、オフセット周波数発生器
（７）にてオフセット周波数（Ｆｏ）を上記検出された
周波数に設定して生成させる。その後、設定されたオフ
セット周波数（Ｆｏ）のパルス（Ｐｏ）とＶ／Ｆ周波数
（Ｆｉ）のパルス（Ｐｉ）とをパルス検出制御部（６）
に入力する。そこで、図２に示すように、オフセット周
波数（Ｆｏ）がＶ／Ｆ周波数（Ｆｉ）より低い場合、パ
ルス検出制御部（６）においてオフセットパルス（Ｐ
ｏ）の立ち上がりを検出する毎にパルス（Ｐｉ）の次の
パルス（Ｐｉａ）を１個消去する。そうすると、Ｖ／Ｆ
周波数（Ｆｉ）から丁度、オフセット周波数（Ｆｏ）分
だけ減じた周波数（Ｆｕ＝Ｆｉ−Ｆｏ）のパルス（Ｐ
ｕ）をパルス検出制御部（６）よりリアルタイムで出力
する。即ち、図３（ａ）に示すように、オフセット周波
数（Ｆｏ）を含むＶ／Ｆ周波数（Ｆｉ）に対し、同図
（ｂ）に示すように、オフセット周波数（Ｆｏ）を減じ
た周波数（Ｆｕ）が積算カウンタ（２）に入力される。
そこで、積算カウンタ（２）において周波数（Ｆｕ）の
パルス（Ｐｕ）を計数して入力信号（Ｅｉ）の積算値を
計測する。又、パルス検出制御部（６）の出力に瞬時周
波数測定カウンタ（後述図５の（１１）を参照）を接続
すると、上記周波数（Ｆｕ）より直接、入力信号（Ｅ
ｉ）の瞬時値を計測することも出来る。

【０００８】更に、図示しないが、オフセット周波数
（Ｆｏ）がＶ／Ｆ周波数（Ｆｉ）より高いか又は等しい
場合、パルス検出制御部（６）においてオフセット周波
数（Ｆｏ）の立ち上がりを検出する毎にＶ／Ｆ周波数
（Ｆｉ）の次のパルスを１個消去していくと、最終的に
Ｖ／Ｆ周波数（Ｆｉ）のパルスが全て無くなって周波数
（Ｆｕ）が常に０となり、パルスを出力しない。

【０００９】尚、実際の処理に際しては、上記オフセッ
ト除去後、例えば０点付近で揺らぎのある場合、その領
域における計数を除去（カットオフ処理）する必要があ
り、この場合にも本発明方法を適用できる。そこで、図
４（ａ）に示すように、カットオフ周波数（０点付近で
揺らぎのある領域の境界周波数で、その周波数以下を計
数しない。）のあるＶ／Ｆ周波数（Ｆｉｃ）の処理方法
を次に示す。この場合、図７に示すように、カットオフ
電圧（Ｅｃ）以下の入力信号（Ｅｉ）が比較器（ＣＭ）
に入力した時、スイッチ（ＳＷ）を開いてＶ／Ｆコンバ
ータ（１）への入力を遮断し、カットオフ電圧（Ｅｃ）
以上の入力信号（Ｅｉ）が入力した時、スイッチ（Ｓ
Ｗ）を閉じてＶ／Ｆコンバータ（１）へ入力信号（Ｅ
ｉ）を送れば良い。そこで、図１に示すオフセット周波
数発生器（７）に代えてカットオフ周波数発生器（８）
（後述図５参照）を設け、カットオフ周波数（Ｆｃ）の
パルス（Ｐｃ）とＶ／Ｆ周波数（Ｆｉｃ）のパルス（Ｐ
ｉ）とをパルス検出制御部（６）に入力する。そこで、
パルス（Ｐｉ）と（Ｐｃ）の各立ち上がりを検出し、例
えば２つの立ち上がりを同時に検出した後、パルス（Ｐ
ｉ）の一周期（Ｔｉ）（図２参照）の間にパルス（Ｐ
ｃ）の次の立ち上がりを検出しなければ、Ｖ／Ｆ周波数
（Ｆｉｃ）がカットオフ周波数（Ｆｃ）より高いと判断
する。逆に、２つの立ち上がりを同時に検出した後、パ
ルス（Ｐｉ）の一周期（Ｔｉ）の間にパルス（Ｐｃ）の
次の立ち上がりを検出すれば、Ｖ／Ｆ周波数（Ｆｉｃ）
がカットオフ周波数（Ｆｃ）より低いと判断する。そこ
で、図４（ｂ）に示すように、前者の場合、カットオフ
周波数（Ｆｃ）に対する処理を禁止して計数可能状態に
する。又、後者の場合、パルス検出制御部（６）におい
てその出力周波数（Ｆｕ）は常に０となり、積算カウン
タ（２）へのパルス出力を抑制して計数しない。このよ
うにしてカットオフ処理が可能になり、上述したよう
に、オフセット除去後、不要の領域における計数を除去
する際に行なう。

【００１０】又、本発明を実施するための総括的ブロッ
ク図を図５を参照して次に示す。図において（１）はＶ
／Ｆコンバータ、（２）は積算カウンタ、（５）はＣＰ
Ｕ、（６）はパルス検出制御部、（７）はオフセット周
波数発生器、（８）は上述したカットオフ周波数発生
器、（９）は分周器、（１０）はＡＮＤゲート、（１
１）は瞬時周波数測定カウンタ、（１２）はゲート時間
発生器、（１３）は表示器である。上記Ｖ／Ｆコンバー
タ（１）と積算カウンタ（２）とＣＰＵ（５）とパルス
検出制御部（６）とオフセット周波数発生器（７）につ
いては図１と同様で説明を省略し、又、カットオフ周波
数発生器（８）についても上述した通りで説明を省略す
る。分周器（９）は、パルス検出制御部（６）が高周波
で作動しないため、それとＶ／Ｆコンバータ（１）との
間に挿入され、Ｖ／Ｆコンバータ（１）の出力であるＶ
／Ｆ周波数（Ｆｉ）を分周（１／６４００）して２５〜
１２５Ｈｚの周波数を出力し、パルス検出制御部（６）
に入力する。ＡＮＤゲート（１０）はＶ／Ｆコンバータ
（１）の出力に接続され、ゲート時間発生器（１２）に
て設定したゲート時間の間、開放して瞬時周波数測定カ
ウンタ（１１）にてＶ／Ｆコンバータ出力を直接、計数
し、入力瞬時値を計測する。表示器（１３）は入力積算
値と瞬時値とを表示する。

【００１１】更に、図５のブロック図においてその要部
であるパルス検出制御部（６）の回路図を図６に示す
と、図において端子（Ｖａ）（Ｖｂ）よりそれぞれＶ／
Ｆ周波数（Ｆｉ）とオフセット周波数（Ｆｏ）の各パル
ス（Ｐｉ）（Ｐｏ）を入力し、両者の差の周波数（Ｆ
ｕ）のパルス（Ｐｕ）を端子（Ｖｕ）より出力する。

【００１２】

【発明の効果】本発明によれば、オフセットを含んだ入
力信号を電圧・周波数変換し、その変換出力をロジック
的に処理してオフセットを除去したから、オフセット除
去に係るアナログ回路部品が無くなって構成及び形状が
簡略化されると共に、アンプ等のアナログ回路部品の経
時変化に伴うオフセット周波数や温度係数の調整が不要
になって動作の安定度が向上し、且つ、長期間、高精度
の性能を維持できる。更に、オフセット除去後、カット
オフ処理にも適用できる。

【図面の簡単な説明】

【図１】本発明に係る積算カウンタの計数方法を実施す
る回路のブロック図である。

【図２】本発明に係る積算カウンタの計数方法を説明す
る図で、入力周波数とオフセット周波数と両者の差の周
波数の各パルス波形図である。

【図３】（ａ）はオフセットを含む入力信号を電圧・周
波数変換したグラフである。 （ｂ）は入力信号よりオフセットを除去した信号を電圧
・周波数変換したグラフである。

【図４】（ａ）はカットオフ未処理の信号を電圧・周波
数変換したグラフである。 （ｂ）はカットオフ処理の信号を電圧・周波数変換した
グラフである。

【図５】本発明に係る積算カウンタの計数方法を実施す
る回路の総括的ブロック図である。

【図６】図５に示すブロック図の要部を示す回路図であ
る。

【図７】カットオフ処理回路のブロック図である。

【図８】従来の積算カウンタの計数方法を実施する回路
のブロック図である。

【図９】オフセットを含む入力信号のグラフである。

【符号の説明】

１ 電圧・周波数変換器 ２ 積算カウンタ ５ ＣＰＵ ６ パルス検出制御部 ７ オフセット周波数発生器

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G01R 19/00 - 19/32 G01D 3/00 - 4/18 H03K 21/00 - 23/86 G01F 1/00 - 1/46

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 オフセットを含む入力信号を電圧・周波
   数変換器を介して周波数に変換し、その変換出力からオ
   フセット周波数を除去して入力の積算値を計測するにあ
   たり、予め設定したオフセットパルス波形と上記電圧・
   周波数変換器出力パルス波形とをＣＰＵ内のパルス検出
   制御部に入力し、パルス検出制御部にてオフセット周波
   数パルスの立ち上がりを検出する毎に電圧・周波数変換
   器の出力パルスを１個消去することによりオフセット周
   波数を除去したパルスを出力し、パルス検出制御部出力
   を積算カウンタにて計数して入力信号の積算値を計測す
   ることを特徴とする積算カウンタの計数方法。