JPH0470588B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパルス測定回路、特に入力信号（パル
ス）のパルス幅、周期、立上り時間等の時間パラ
メータを測定する２時間軸オシロスコープ等に適
用して好適なパルス測定回路に関する。

〔従来の技術及び発明が解決しようとする問題点〕

従来の２時間軸オシロスコープは、メツツによ
る米国特許第4551656号明細書及びダルトンによ
る米国特許第4109182号明細書に開示されている
ように、主掃引及び遅延掃引を発生する為、２つ
の掃引信号（即ち、ランプ信号）発生器を有す
る。遅延掃引の開始時点として主掃引期間中の任
意の時点を選択することかできる。この遅延掃引
の開始時点から主掃引の一部分を選択して拡大表
示することにより、CRT画面上の計測用目盛を
用いて所望のパルス等を視覚測定できる。例え
ば、周期のようなパルスの時間パラメータを測定
する為には、目盛上でパルスを拡大表示して測定
分解能をより高めるように遅延掃引を設定するこ
とができる。この測定技法の明らかな欠点は目盛
を用いて視覚的に計測値を読み取る場合に特有の
測定誤差を生じることである。特に、電子ビーム
や目盛の線の太さが所望の分解能に比べて大きい
場合には、この誤差は顕著になる。

従つて、本発明の目的は信号パルスの時間パラ
メータを正確に測定する改良パルス測定回路を提
供することである。

本発明の別の目的はパルスの時間パラメータを
電気的に算出し、その結果を機器の操作者に表示
する装置を提供することである。

本発明の他の目的は２時間軸オシロスコープに
適用して好適な信号測定回路を提供することであ
る。

本発明の更に他の目的はオシロスコープの主及
び遅延トリガ発生器が同一のイベントに対してト
リガを発生し得る回路を提供することである。

〔発明の概要〕

本発明のパルス測定回路は主トリガ発生手段及
び遅延トリガ発生手段を含んでいる。可変遅延手
段は主トリガ信号が発生してから選択した遅延時
間後に遅延トリガ発生手段をイネーブルして遅延
トリガ信号を発生可能にする。入力信号（パル
ス）は遅延トリガ発生手段に送られる前に、固定
遅延手段によつて予め設定した時間遅延される。
次に、測定手段により主及び遅延トリガ信号間の
時間差を測定する。可変遅延手段の遅延時間を調
整することにより、遅延トリガ発生手段は主トリ
ガ手段と同じパルスに対しトリガを発生したり、
或いは後続のパルスに対しトリガを発生すること
が出来る。

入力信号の時間パラメータを測定する為には、
主及び遅延トリガ発生器は、例えば予め定めた電
圧レベル及びスロープの如き第１パラメータ条件
で同一のパルスに対しトリガを発生する。それか
ら、２個のトリガ信号の発生時点の第１時間差が
測定される。次に、両トリガ発生器の一方が別の
電圧レベル及びスロープの如き第２パラメータ条
件でトリガを発生する。これら２個のトリガ信号
の発生時点間の第２時間差が測定される。そして
第１時間差を第２時間差から差し引いて、入力信
号の時間パラメータを求める。

〔実施例〕

第１図は本発明によるパルス測定回路の実施例
を含む２時間軸オシロスコープのブロツク図であ
る。ここに説明するパルス測定回路は様々な計測
器に応用し得るが、１例としてオシロスコープに
応用した場合を示している。

この第１図は、周知の複数垂直軸チヤンネル内
の１チヤンネルを示している。このチヤンネル
は、電気的入力信号を受ける入力端子１０と、入
力信号を減衰する減衰回路１２と、この信号を水
平掃引信号と一致させる為に遅延させる遅延線１
４と、垂直増幅器１６と、CRT１８とを含んで
いる。CRT１８に含まれる１対の垂直偏向板２
０は、入力信号に応じて、CRTスクリーン上に
内部電子ビーム（図示せず）を偏向させて、周知
の方法で波形を再成する。

このオシロスコープの掃引（ランプ）発生回路
は内部電源（LINE）或いは外部の信号源からト
リガされる。本発明を説明する為、主及び遅延ト
リガ発生器のトリガ動作間の時間関係が確定する
入力信号の内部トリガ動作をしているものとす
る。第１図の接続点Ａに於て、この垂直軸チヤン
ネルの入力信号の一部が内部トリガ信号として取
り出され主トリガ発生器２２へ入力される。この
周知の主トリガ発生器２２は電圧レベル比較器及
び信号スロープ・セレクタを内蔵している。入力
パルスに応じて主トリガ発生器２２は特定のパル
ス・スロープ及び電圧レベルの如き選択可能なト
リガ点でトリガ信号を発生する。このトリガ信号
は主掃引（ランプ）発生器２４へ入力する。この
主掃引発生器２４はミラー積分回路、即ちランプ
電圧を発生するようにコンデンサに定電流源を直
列接続したものである。このランプ電圧はラン
プ・チヤンネル・スイツチ２６及び水平増幅器２
８を介してCRT１８の水平偏向板３０に印加さ
れる。一旦トリガ信号を発生すると、主トリガ発
生器２２はマイクロプロセツサ（MPU）制御回
路３２からの主トリガ制御信号により、周知の通
りリセツトし、イネーブル状態となる。

入力信号はまた接続点Ａから同軸ケーブルの如
き遅延線３４を介して遅延トリガ発生器３６の入
力端Ｂにも内部トリガ信号として入力される。主
トリガ発生器２２と同様に、遅延トリガ発生器３
６は入力信号のスロープ及び電圧を選択してトリ
ガを発生するように調整できる。遅延トリガ発生
器の端子Ｃには可変遅延回路３８からRESET／
ENABLE信号が入力する。このRESET／
ENABLE信号は、接続点Ｄに於ける主トリガ信
号に応じて可変遅延回路３８から発生し、選択し
た遅延時間後に遅延トリガ発生器３６をイネーブ
ルする。遅延トリガ発生器３６のイネーブルによ
り発生した遅延トリガ信号は遅延掃引（ランプ）
発生器４０へ入力する。遅延掃引（ランプ）発生
器４０の発生したランプ電圧は、ランプ・チヤン
ネル・スイツチ２６及び水平増幅器２８を介して
CRT１８の水平偏向板３０に印加される。２時
間軸オシロスコープで通常見られるように、ラン
プ・チヤンネル・スイツチ２６は、主掃引発生器
２４及び遅延掃引発生器４０の両掃引電圧をオル
タネート掃引或いはチヨツプ掃引する為に用いら
れ、入力信号の波形を両掃引で同時に表示し得
る。

第２図は可変遅延回路３８の回路図を示してい
る。可変遅延回路３８は様々に構成できるが、こ
の基本的な実施例は１対のトランジスタ４２及び
４４を有する差動増幅器を含んでおり、トランジ
スタ４２に差動入力として主トリガ信号が入力
し、トランジスタ４４には差動入力として基準電
圧源V_REF４５が入力している。電流源４６はトラ
ンジスタ・ペア４２及び４４に低入力電圧で電流
を供給している。トランジスタ４４のコレクタに
はコンデンサ４８と、MPU制御回路３２からの
RESET／線路５０と、トリガ発生器
３６にイネーブル信号を送る比較器５２の反転入
力端と接続している。スイツチ５４を介して比較
器５２の非反転入力端は複数の基準電圧源群５６
の中の１つと接続している。スイツチ５４で電圧
源群５６の電圧レベルを切換えることにより、可
変遅延回路３８の可変遅延制御を可能にしてい
る。

主トリガ信号が主トリガ発生器２２で発生する
と、主トリガ信号電圧が上昇して基準電圧源４５
の電圧を越えると、電流源４６からの電流はトラ
ンジスタ４２からトランジスタ４４へと切換わ
る。イネーブル・モード時、線路５０のインピー
ダンスが高いので、トランジスタ４４を流れる電
流はコンデンサ４８を直線的に充電し、比較器５
２の反転入力端にランプ電圧を印加する。このラ
ンプ電圧はMPU制御回路３２で制御された基準
電圧源群５６の１つの電圧レベルと比較され、遅
延トリガ発生器３６の入力端子ＣにRESET／
ENABLE信号が送られる。こうして、MPU制御
回路３２は、可変遅延回路３８の信号伝播遅延を
制御している。可変遅延回路は、MPU制御回路
３２からのリセツト信号がトランジスタ５７を飽
和させ、コンデンサ４８の電荷を線路５０を介し
て放電させることにより、リセツトされる。遅延
線３４の遅延時間は、少くとも主トリガ発生器２
２の伝播遅延時間と、可変遅延回路３８の最小遅
延時間との和と等しくなるように選ばれる。遅延
トリガ発生器３６の入力信号を遅延線３４で遅延
させることにより、入力信号が入力する前に遅延
トリガ発生器３６が可変遅延回路３８によりイネ
ーブルされるようにして、主及び遅延トリガ発生
器２２，３６が同一のパルスに対してトリガ信号
を発生できるようにしている。また、可変遅延回
路３８の遅延時間を増加して、可変遅延回路３８
からのRESET／信号を制御すること
により、遅延トリガ発生器３６が連続しているパ
ルスに対してトリガ信号を発生するようにもでき
る。即ち、可変遅延回路３８の遅延時間を充分大
きくすることにより、入力端Ｂに信号が入力した
時に遅延トリガ発生器３６がイネーブルされてい
ないようにできる。しかし、その後遅延トリガ発
生器３６はイネーブルして、繰返し信号の連続し
ている（後続の）パルスに対してトリガを発生し
得る。

両トリガ発生器が同一パルスに対してトリガを
発生し得るが、主トリガ発生器２２は遅延トリガ
発生器３６がイネーブルされる前にトリガを発生
するので、両トリガ発生器は同時にトリガを発生
することはできない。主及び遅延トリガ信号間の
発生時間差は第３図に示した計時手段であるタイ
マ５８により測定され、その測定データはMPU
制御回路３２へ出力される。第１図及び第３図に
於て、タイマ５８内のカウンタ６０は、接続点Ｄ
に於ける主トリガ信号の発生時点及び接続点Ｅに
於ける遅延トリガ信号の発生時点間に、水晶発振
器の如き発振器６２が発生するパルスを計数す
る。主トリガ信号が発生するとANDゲート６４
がイネーブルしてカウンタ６０に入力信号が供給
される。発振器６２の発生するパルス信号は、ゲ
ート６４と、遅延トリガ信号が入力しない時にイ
ネーブルする第2ANDゲート６６とを介してカウ
ンタ６０に入力する。遅延トリガ信号が入力する
と、ANDゲート６６は、デイセーブルしてカウ
ンタ６０の計数を停止させる。勿論、カウンタ６
０の計数値は、主及び遅延トリガ信号の発生時点
間の時間差に相当する。それからMPU制御回路
３２が両トリガ信号間に計数したカウンタ６０の
計数値を記録する。

両信号間の時間差は２回測定される。１回は時
間パラメータの第１パラメータ条件に於ける主及
び遅延トリガ信号の発生時点間の第１時間差の測
定であり、もう１回は第１パラメータ条件に於け
る主トリガ信号の発生時点と第２パラメータ条件
に於ける遅延トリガ信号の発生時点間の第２の時
間差の測定である。これらのパラメータ条件は選
択されたパルスのスロープ及び電圧レベルを含む
予め設定したトリガ点に相当する。例えば、パル
ス幅パラメータとしてのパラメータ条件は最大電
圧レベルの50％レベルに於ける立上りスロープ及
び最大電圧レベルの50％レベルに於ける立下りス
ロープとしてもよい。MPU制御回路３２が第２
時間差から第１時間差を減算するのは、一方のパ
ラメータ条件だけで測定した場合に含まれる時間
的ずれ（誤差）を除く為である。減算した結果、
２つのパラメータ条件間の実際の時間差が得られ
る。それからこの時間差をMPU制御回路が操作
者に表示或いは指示する。

遅延トリガ発生器３６は、入力信号パルスがこ
のトリガ発生器のヒステリシス領域に入る前にイ
ネーブルされていなければならないということに
留意すべきである。入力信号が遅延トリガ発生器
３６のヒステリシス領域に入つてからイネーブル
信号が入力端Ｃに入力すると、この遅延トリガ発
生器３６は入力信号の電圧レベルがヒステリシス
領域以下に低下してから再び上昇して領域内に入
り、そしてトリガ閾値を越えない限りトリガ信号
を発生し得ない。この経過は、勿論後続の入力信
号パルスに対しては当然起こることである。

以上説明したパルス測定回路によつて、繰返し
信号に共通なパルスの時間パラメータ、即ち周
期、パルス幅、立上り時間等を正確に差動測定す
ることができる。パルスの周期を測定するには２
組のパルスを必要とし、それを第４図のタイミン
グ波形図に示している。接続点Ａの入力繰返し信
号により、主トリガ発生器２２は自身の遅延時間
後に接続点Ｄに主トリガ信号を発生する。第４図
の左側部分に於て、可変遅延回路３８は最小遅延
時間に設定されており、Ｄ点より更に遅延して遅
延トリガ発生器３６をイネーブルする。一方、入
力信号は遅延線３４を介して遅延されて、遅延ト
リガ発生器３６がイネーブルしてから入力端子Ｂ
に達する。従つて、主及び遅延トリガ発生器２２
及び３６は第１パラメータ条件（即ち、同一のパ
ルスに対して同じ電圧レベルと同じスロープだが
異なる時点）でトリガを発生する。それから、こ
れら２個のトリガ信号の発生時点間の第１時間差
がタイマ５８及びMPU制御回路３２により計算
される。

実際には、主トリガ発生器２２は遅延トリガ発
生器３６と比べて、立上りスロープのトリガの場
合にはより低い電圧レベルでトリガを発生し、立
下りスロープのトリガの場合にはより高い電圧レ
ベルでトリガを発生するようにするのが望まし
い。こうすることにより、入力信号が遅延トリガ
発生器３６のヒステリシス領域に入る前に入力端
Ｃにイネーブル信号が到達する確率を高めること
ができる。

第４図の右側部分には遅延トリガ発生器３６の
イネーブルを遅延させるように可変遅延回路３８
の遅延時間を調整後、遅延トリガ発生器３６が第
２パラメータ条件（この場合、後続のパルスに対
して同じ電圧レベル及びスロープ）でトリガを発
生している場合を示している。この場合、主トリ
ガ発生器２２及び可変遅延回路３８の合計遅延時
間は遅延線３４の遅延時間を越えている。第２組
のパルスが両トリガ発生器２２及び３６に夫々入
力する。主トリガ発生器２２は再び第１パラメー
タ条件でトリガを発生するが、遅延トリガ発生器
３６は第２パラメータ条件でトリガを発生する。
タイマ５８は両トリガ信号の発生時点間の第２時
間差を測定する。勿論、主トリガ発生器２２は遅
延トリガ発生器３６がトリガを発生するまでリセ
ツトしないので、後続のパルスに対してトリガを
発生しない。第２時間差から第１時間差を減算す
れば入力パルスの実際の周期が求められる。

パルス幅を測定するには、両トリガ発生器２２
及び３６が共に第１パラメータ条件（パルスの前
縁の同じ電圧レベル及び同じスロープ、例えば立
上りスロープ）でトリガを発生するように調整す
る。２個のトリガ信号の発生時点間の第１時間差
をタイマ５８を用いてMPU制御回路３２が算出
及び記憶する。それから遅延トリガ発生器が第２
パラメータ条件（前と同じ電圧レベルだがスロー
プの極性は逆、例えば立下りスロープ）でトリガ
を発生するように調整する。それから第２組のパ
ルス両トリガ発生器２２及び３６に夫々入力す
る。主トリガ発生器２２は再び立上り（正）スロ
ープでトリガを発生するが、遅延トリガ発生器３
６は同じパルスに対して立下り（負）スロープで
トリガを発生する。再び両トリガ信号の発生時点
間の第２時間差を算出及び記憶して、MPU制御
回路３２は第２時間差から第１時間差を減算して
パルス幅を算出する。

立上り（遷移）時間もパルス幅の場合と同様に
算出することができる。両トリガ発生器２２及び
３６は第１パラメータ条件（即ち、同じパルスの
立上り（正）スロープで振幅の10％という低電圧
レベル）でトリガを発生するように調整する。
MPU制御回路３２が第１時間差を算出及び記憶
してから、遅延トリガ発生器３６が第２パラメー
タ条件（同じスロープだが振幅の90％という高電
圧レベル）でトリガを発生するように調整する。
それから第２組のパルスを両トリガ発生器２２及
び３６が受け、主トリガ発生器２２は再び低い電
圧レベル（10％）でトリガを発生するが、遅延ト
リガ発生器３６は同じスロープ及びパルスに対し
て高電圧レベル（90％）でトリガを発生する。こ
うして得た第２時間差から第１時間差を減算し
て、MPU制御回路３２はパルスの立上り時間を
測定する。

以上、好適実施例について本発明の原理を説明
したが、本発明の要旨を逸脱することなく種々の
変更及び変形が可能であることは当業者には明ら
かであろう。例えば、説明したパルス測定回路と
してはどのような型の測定回路に利用してもよ
く、オシロスコープのみに限定されるものではな
い。

〔発明の効果〕

上述のように、本発明によれば計時手段で測定
した第１及び第２時間差測定値に含まれる測定誤
差は同じであると考えられるので、両者の差を取
ることにより測定誤差が相殺されて、極めて正確
な測定値を得られる。また、MPU制御回路によ
り、所望の時間パラメータに応じてトリガ条件の
設定及び可変遅延時間の設定を自動的に行えるの
で、極めて簡単かつ迅速に視覚的読取り誤差のな
い正確な時間パラメータの測定が可能になる。

【図面の簡単な説明】

第１図は本発明によるパルス測定回路を含む２
時間軸オシロスコープのブロツク図、第２図は第
１図の可変遅延回路３８の実施例の回路図、第３
図は第１図のタイマ５８の実施例の回路図、第４
図は第１図のパルス測定回路の各信号間の関係を
示すタイミング波形図である。 ２２は第１トリガ発生手段、３４は固定遅延手
段、３６は第２トリガ発生手段、３８は可変遅延
手段、３２は計算手段、５８は計時手段である。

Claims (1)

1. 【特許請求の範囲】 １ 入力信号に応じて第１トリガ信号を発生する
   第１トリガ発生手段と、 上記第１トリガ信号を可変時間だけ遅延させる
   可変遅延手段と、 上記入力信号を所定時間遅延させる固定遅延手
   段と、 上記可変遅延手段の出力に応じてイネーブル状
   態となつた後に上記固定遅延手段の出力に応じて
   第２トリガ信号を発生する第２トリガ発生手段
   と、 上記第１及び第２トリガ信号の発生時間差を測
   定する計時手段と、 上記可変遅延手段により第１及び第２遅延時間
   だけ上記第１トリガ信号を遅延させた時に上記計
   時手段が夫々測定した第１及び第２時間差間の差
   を計算する計算手段とを備えることを特徴とする
   パルス測定回路。