JP3082749B2 - 半導体装置および製造方法 - Google Patents

半導体装置および製造方法

Info

Publication number
JP3082749B2
JP3082749B2 JP10170993A JP17099398A JP3082749B2 JP 3082749 B2 JP3082749 B2 JP 3082749B2 JP 10170993 A JP10170993 A JP 10170993A JP 17099398 A JP17099398 A JP 17099398A JP 3082749 B2 JP3082749 B2 JP 3082749B2
Authority
JP
Japan
Prior art keywords
bonding wire
semiconductor device
lead
divided
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10170993A
Other languages
English (en)
Other versions
JP2000012761A (ja
Inventor
佳博 久木元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10170993A priority Critical patent/JP3082749B2/ja
Publication of JP2000012761A publication Critical patent/JP2000012761A/ja
Application granted granted Critical
Publication of JP3082749B2 publication Critical patent/JP3082749B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に、１本のリードに複数ボンディングを行う半導
体装置に関する。
【０００２】
【従来の技術】従来の半導体装置は、出力のトランジス
タを２分割した構成になっている。
【０００３】図３は、上述した従来の半導体装置の一例
を示す平面図である。この図に示すように、従来の半導
体装置は、出力のトランジスタを２分割し、分割出力ト
ランジスタ６ａ，６ｂとする構成になっている。次に、
この従来例の動作について説明する。２本打たれるはず
のボンディングワイヤーが組立工程の何らかの不具合に
より、１本しか打たれなかった場合、従来の半導体装置
は、選別工程でオン抵抗の選別を行うことで不具合を検
出できる。これは１本しかワイヤーが無い場合、出力ト
ランジスタは面積が半分になりオン抵抗が倍になってし
まうからである。
【０００４】
【発明が解決しようとする課題】上述した従来例では、
ワイヤーボンディングの不具合を検出するために、出力
ＭＯＳＦＥＴを２分割することによる分離の領域が必要
になり、チップサイズが大きくなってしまう。このた
め、製品のコストアップ及び歩留りの悪化を招いてしま
うという問題があった。
【０００５】そこで、本発明の目的は、上記問題を解決
すべく、チップサイズを大きくすることなく、ワイヤー
ボンディングの異常を検出することができる半導体装置
を提供することにある。
【０００６】また、本発明の他の目的は、上記半導体装
置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置は、出力部にパワーＭＯＳＦＥ
Ｔを有し、その出力部に対するリードが２本に分割され
たリードフレームを持ち、２本に分割されたリードに１
本ずつボンディングワイヤを打ち、ボンディングワイヤ
の不具合は、一方のボンディングワイヤから他方のボン
ディングワイヤに電流を流し、電流が流れるかどうかに
よって判断する半導体装置において、ボンディングワイ
ヤに半田ディップを行うことにより、２本に分割された
リードを１本にして完成品とすることを特徴とする。
【０００８】
【０００９】
【００１０】
【００１１】
【００１２】さらに、本発明の半導体装置の製造方法
は、出力部にパワーＭＯＳＦＥＴを有する半導体装置の
製造方法において、その出力部に対するリードを２本に
分割するステップと、２本に分割されたリードに１本ず
つボンディングワイヤを打つステップと、ボンディング
ワイヤの不具合を、一方のボンディングワイヤから他方
のボンディングワイヤに電流を流し、電流が流れるかど
うかによって判断するステップと、ボンディングワイヤ
に半田ディップを行い、２本に分割されたリードを１本
にするステップとを含むことを特徴とする。
【００１３】以上まとめると、本発明による半導体装置
用リードフレームは、１本のリード部を２本に分割する
ことにより実現されている。
【００１４】
【発明の実施の形態】次に、本発明の実施例について、
図面を参照して詳細に説明する。
【００１５】図１は、本発明の実施例の構成を示す斜視
図である。本実施例では、リードフレーム１の出力トラ
ンジスタ２を２分割し、ボンディングパッド３ａ，３ｂ
に対応する２分割リード４ａおよび４ｂを、リードフレ
ーム１の出力トランジスタ２にボンディングワイヤーで
ボンディングを行っている。
【００１６】図２は、図１のリードフレームの出荷時の
状態を示す概略図である。出力にパワーＭＯＳＦＥＴを
有する集積回路において、１本のリードに２本のボンデ
ィングを行う場合、テスティングで２本のボンディング
が問題ないか確認できなければならない。もし１本のワ
イヤーがボンディングされていなければ、定格電流を流
した際電流能力が足りなくなりワイヤーが切れる可能性
がある。本実施例では、２本に分割されたリードに１本
ずつボンディングワイヤーを打つことにより選別工程で
２分割されたリード４ａから４ｂに電流を流し、電流が
流れればワイヤーに問題が無いと判断する。その後、半
田ディップの工程を行って半田ディップ後のリードを形
成して、製品出荷時は、図２に示すように、２本のリー
ドを１本として出荷する。
【００１７】
【発明の効果】以上説明したように、本発明では、１本
のリードに１本のボンディングワイヤーを打つため正確
に判断できる。従って、１本のリードを２本に分けるこ
とにより、ボンディングワイヤーの不具合をチップサイ
ズを大きくすることなく判断できるという効果を奏す
る。
【図面の簡単な説明】
【図１】本発明の実施例の構成を示す平面図である。
【図２】図１のリード部の半田ディップ後の状態を示す
概略図である。
【図３】従来例の構成を示す平面図である。
【符号の説明】
１ リードフレームの引き出し線の位置 ２ 出力トランジスタ ３ａ，３ｂ ボンディングパッド ４ａ，４ｂ ２分割されたリード ５ 半田ディップ後リード ６ａ，６ｂ 分割出力トランジスタ

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 出力部にパワーＭＯＳＦＥＴを有し、その
    出力部に対するリードが２本に分割されたリードフレー
    ムを持ち、前記２本に分割されたリードに１本ずつボン
    ディングワイヤを打ち、前記ボンディングワイヤの不具
    合は、一方のボンディングワイヤから他方のボンディン
    グワイヤに電流を流し、電流が流れるかどうかによって
    判断する半導体装置において、 前記ボンディングワイヤに半田ディップを行うことによ
    り、前記２本に分割されたリードを１本にして完成品と
    したことを特徴とする半導体装置。
  2. 【請求項２】 出力部にパワーＭＯＳＦＥＴを有する半導
    体装置の製造方法において、 その出力部に対するリードを２本に分割するステップ
    と、 前記２本に分割されたリードに１本ずつボンディングワ
    イヤを打つステップと、 前記ボンディングワイヤの不具合を、一方のボンディン
    グワイヤから他方のボンディングワイヤに電流を流し、
    電流が流れるかどうかによって判断するするステップ
    と、 前記ボンディングワイヤに半田ディップを行い、前記２
    本に分割されたリードを１本にするステップと、 を含むことを特徴とする半導体装置の製造方法。
JP10170993A 1998-06-18 1998-06-18 半導体装置および製造方法 Expired - Fee Related JP3082749B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10170993A JP3082749B2 (ja) 1998-06-18 1998-06-18 半導体装置および製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10170993A JP3082749B2 (ja) 1998-06-18 1998-06-18 半導体装置および製造方法

Publications (2)

Publication Number Publication Date
JP2000012761A JP2000012761A (ja) 2000-01-14
JP3082749B2 true JP3082749B2 (ja) 2000-08-28

Family

ID=15915135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10170993A Expired - Fee Related JP3082749B2 (ja) 1998-06-18 1998-06-18 半導体装置および製造方法

Country Status (1)

Country Link
JP (1) JP3082749B2 (ja)

Also Published As

Publication number Publication date
JP2000012761A (ja) 2000-01-14

Similar Documents

Publication Publication Date Title
JP6121692B2 (ja) 半導体装置およびその製造方法
JP2002353373A (ja) パワー・チップ・スケール・パッケージ
JPH0760839B2 (ja) 半導体装置
JP2007096196A (ja) 半導体装置の製造方法
JP3082749B2 (ja) 半導体装置および製造方法
JPH1093000A (ja) 半導体チップのパッケージ方法
US7615870B2 (en) Semiconductor device, manufacturing method thereof, and connection method of circuit board
JPH11243120A (ja) 半導体装置およびその製造方法
JP5062086B2 (ja) 半導体装置
JPH04188643A (ja) 半導体集積回路
JPH09113576A (ja) 小型素子の電気特性検査方法及び装置
JP2005175512A (ja) 半導体装置
JP2748620B2 (ja) 半導体装置
KR200313585Y1 (ko) 반도체 패키지 제조용 본딩 툴
JPH05136183A (ja) 集積回路装置
JPH11121542A (ja) 半導体チップ及びｔａｂテープ
KR200179998Y1 (ko) 반도체칩의 테이프 오토메이티드 본딩용 툴
JP2972473B2 (ja) 半導体装置
JPS637643A (ja) ワイヤボンダ−
JPH0474448A (ja) ワイヤボンディング方法及びワイヤボンダ
JP2006222109A (ja) マルチチップモジュール
JPS6314438A (ja) 半導体装置
JPH1126517A (ja) 半導体装置の検査方法
JPH04287959A (ja) リードフレーム
JPH0563089A (ja) Ｌｓｉ設計装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees