JP3081899B2 - ラスタ走査される表示装置用の垂直△戸▽波装置及び方法 - Google Patents

Description

【発明の詳細な説明】 発明の背景： 1. 発明の分野 本発明はラスタ走査される表示装置、とくに、コンピ
ユ−タにより発生される画素デ−タを採用する表示装置
用のビデオ信号の波の分野に関するものである。

2. 従来技術 ほとんどの陰極線管（CRT）コンピユ−タビデオ表示
装置はラスタ走査で形成される。それらの表示装置に用
いられる規格の多くはテレビジヨン規格にならうことが
できる。初期のパ−ソナルコンピユ−タの多くは、利用
者が低価格のテレビジヨン受像器を使用できるようにす
るために互換できるNTSC信用を用いている。他の場合に
は、NTSC信号とともに用いられるオ−バ−レイのような
信号をコンピユ−タが発生する。したがつて、パ−ソナ
ルコンピユ−タは、飛越し走査式ラスタ走査表示装置に
使用するための画素デ−タをしばしば発生する。

コンピユ−タにより発生されたデ−タは、テレビカメ
ラで発生されるビデオ信号よりもそのデ−タを、飛越し
走査式ラスタ走査表示装置にとつて望ましくなくするい
くつかの特性を有する。たとえば、画素デ−タは画素間
でそれの全範囲にわたつて変化（たとえば振幅）を示す
ことができる。すなわち、ある画素から次の画素の間で
画素デ−タ中にほぼ任意の変化が起り得る。対照的に、
従来のテレビカメラからのビデオデ−タは１個の画素区
域以上のものを包含するビ−ムスポツトを用いる。この
場合に１個の画素のために解釈されたデ−タは、周囲の
区域の輝度と色をある程度まで考慮に入れる。したがつ
て、カメラ内の映像をビ−ムが走査するにつれてぼけ
や、ブレさえも起ることがある。

人の視覚系は縁部検出系である。形の外形を描く輪郭
を探すには眼は非常に良い。例を与えるために、密度が
高くなる一連の隣接する灰色バ−を表示すると、バ−の
間の縁部が強調されているように見える。感覚的には灰
色バ−はバ−の輪郭内部を埋めつくした色（solid colo
rs）のようには見えず、灰色バ−の縁部の間で陰をつけ
たように見える。いいかえると、灰色バ−の境界は眼の
縁部検出機構により強調されて見える。

飛越し走査表示装置で典型的な実在世界の光景が表示
される時には、１つの光景から次の光景へ急に移り変わ
ることはない。物体は一般には非常にくつきりとした縁
部を持たず、また非常にくつきりとした縁部を有するも
のでも、それの縁部が走査線と整列するようなことは通
常はない。その結果として、眼は１本の走査線から次の
走査線まで縁部を見つけることはできない。１本の走査
線と次の走査線の間の縁部を眼が見つけることができな
いとすると、線の間を識別することはできない。飛越し
走査表示装置においては、30分の１秒ごとに完全なフレ
−ムが描かれるが、60分の１秒ごとに飛越し走査するか
ら、与えられた走査線または次の走査線が明滅させられ
る。眼はそれら多数の走査線を60フレ−ム／秒の率で明
滅する太い線として知覚する。もつとも、それらの走査
線は実際には30フレ−ム／秒で明滅する。このモデルに
より、飛越し走査表示を詳しく調べると30フレ−ム／秒
でちらつくことを知覚することになる。これは実際に起
るものである。NTSCテレビジヨンにおいて個々の走査線
を十分に良く見たとすると、実在の世界の映像でも飛越
し走査のちらつき（すなわち、30フレ−ム／秒の明滅）
が見える。

インタ−フエイス表示装置におけるマツキントツシユ
（MACINTOSH）コンピユ−タ映像のようなコンピユ−タ
が発生する映像の場合には、まつ白（solid white）ま
たはまつ黒（solid black）以外のものがあるほぼあら
ゆる場所では垂直方向の寸法が急に変化する。典型的な
マツキングトツシユ（登録商標）・ウインドウのトツプ
における「レ−シング・ストライプス」（あるいは黒と
白の水平線）の場合には、ウインドウの長さを横切つて
引き伸ばされ、何本かの線に対して繰返えされる、可能
な、黒から白への最も急激な変化が存在する。ここで
は、１本の走査線から次への縁部を検出することは人の
眼にとつては容易であるから、眼は走査線を30フレ−ム
／秒で明滅する個々の走査線と見なす。観察者の視覚的
な知覚は、表示において急激な変化があると、NTSC映像
がいやになるほど十分にちらつく。

１つの付加的な精妙さは述べる価値がある。人の眼
は、垂直方向の寸法に急な変化が存在する場所（すなわ
ち、縁部）ではどこでもちらつく表示を見る。しかし、
各種のグラフイツクパタ−ンに対してちらつきの程度は
一様ではない。最悪のパタ−ンは、上記の、ウインドウ
の頂部を横切るレ−シング・ストライプである。テキス
トおよびランダムなパタ−ンは同様にちらつくが、そん
なにひどいものではない。このことは、（レ−シング・
ストライプの場合におけるように）パタ−ンに高い水平
相関がある垂直縁部を見分けることが容易であるが、
（テキストの場合におけるように）低い水平相関がある
縁部を見つけることが困難であるという事実により説明
される。（後でわかるように、本発明は精妙さに対して
適応波を行う。） 数多くの従来技術が知られており、それにはこのちら
つきを除くアンチエイリアシング（anti−aliasing）フ
イルタを採用する技術が含まれる。ある場合には、フイ
ルタはカメラビ−ムのソフト化効果を複製する、すなわ
ち、一群の画素または画素のスポツトのための画素デ−
タを「平均化」すなわち「コンボルビング（畳み込
み）」によって濾波された画素デ−タを生ずる。一般
に、それらの技術はかなりの計算費用を要する。

わかるであろうように、本発明は垂直方向だけに波
された画素デ−タを提供する。波された画素データを
供給するために本発明では、コンボルビング（convolvi
ng）すなわちコンボルブすることは「迅速に」行われる
というのは計算の要求は従来技術の装置により求められ
る計算要求より十分に少い。

発明の概要 ラスタ走査されるビデオ表示装置において垂直に波
された画素デ−タを発生するための改良した方法につい
て説明する。ビデオデ−タはフレ−ムバツフアに格納さ
れる。そのフレ−ムバツフアは走査線により編成され、
各走査線に沿う各画素に対してデ−タが格納される。最
初の線の最初の画素に対して波された画素デ−タを発
生するために、ｎ番目の走査線、ｎ＋１番目の走査線、
ｎ＋２番目の走査線・・・・ｎ＋Ｎ番目の走査線のそれ
ぞれの第１の画素に対して画素デ−タがバツフアから読
出される。これらの走査線に沿う他の画素に対する画素
デ−タがフレ−ムバツフアから読出される前に行われ
る。これによつて、全てのデ−タが各走査線に対して読
出されたと仮定した場合に生じる、複数の線バッファの
必要性や、付加フレームバッファの必要性さえも、回避
することができる。ｎ番目、ｎ＋１番目、ｎ＋２番目・
・・ｎ＋Ｎ番目の走査線の最初の画素に対する画素デ−
タがコンボルブされて、最初の走査線の最初の画素に対
する画素デ−タを供給する。

現在の好適な１つの「ハ−ドウエア」実施例において
は、Ｎ＝２である場合には、画素データはビデオRAMs
（VRAMs）の２つのバンクに格納され、走査線０、１、
４、５、８、９・・・に対するビデオデ−タが１つのバ
ンクに格納され、走査線２、３、６、７、10、11・・・
に対するビデオデ−タは他のバンクに格納される。次
に、走査線０、１、２、３の画素０に対するデ−タがVR
AMから読出される。線０、１、２の画素に対するデ−タ
がコンボルブされる。線３の画素０に対するデ−タは無
視される。この処理は画素１に対して繰返えされ、それ
から他の画素に対しても繰返えされて線を完成する。

この実施例においては、コンボルビング処理は比較的
簡単な重みづけにより構成され、ｎ＋１走査線の画素デ
−タへ与えられる重さと比較された時に、重さの半分は
ｎ走査線とｎ＋２走査線の画素デ−タへ与えられ。

本発明の他の詳細は「ソフトウエア」実施例を含む下
記の詳細な説明から明らかであろう。

図面の簡単な説明 第１図はビデオ装置における本発明の全体的な配置を
示す全体的なブロツク図、 第２図はフレ−ムバツフアからデ−タを読出すために
本発明により用いられる方法を示すために用いられる線
図、 第３図はフレ−ムバツフアからデ−タを読出すために
本発明により用いられる別の方法を示すために用いられ
る線図、 第４図は本発明において用いられるコンボルバの実施
例を示すために用いられるブロツク図、 第５図は本発明において用いられるコンボルバの別の
実施例を示すために用いられるブロツク図、 第６図は各画素のために多くないビツトが格納される
場合にとくに有用なコンボルブされたデ−タを得るため
の別の方法を示すブロツク図、 第7A図は本発明のコンボルバで使用できる一般的なプ
リスケ−ラのブロツク図、 第7B図は本発明のコンボルバで使用できる別のプリス
ケ−ラのブロツク図、 第８図は両方向インタ−リ−ビングを採用する本発明
の現在の好適な１つのハ−ドウエア実施例を示す回路の
ブロツク図、 第９図は第８図の回路の動作を説明するために用いら
れる画素デ−タの流れを示す線図、 第10図は両方向インタ−リ−ブされた第８図のフレ−
ムバツフアに対するCPUアドレスとVRAMアドレスの間の
関係を示す線図、 第11図は四方向インタ−リ−ビングを採用する本発明
の別のハ−ドウエア実施例を示す回路のブロツク図、 第12図は第11図の回路の動作を説明するために用いら
れる画素デ−タの流れを示す線図、 第13図は四方向インタ−リ−ブされた第10図のフレ−
ムバツフアに対するCPUアドレスとVRAMアドレスの間の
関係を示す線図、 第14図は、プレ−ナフレ−ムバツフアに対するもので
ある、ソフトウエアプログラムで実現された本発明の実
施例を示す流れ図、 第15図はプレ−ナフレ−ムバツフアをより図形的な態
様で示し、 第16図は「ずんぐり」フレ−ムバツフアに対して本発
明をソフトウエアで実現する際の第１の過程を示し、 第17図は第16図に関連して説明した実現の第２の過程
を示し、 第18図は第16図と第17図に関連して説明した実現の第
３の過程を示し、 第19図は第16図〜第18図に関連して説明した実現の第
４の過程を示し、 第20図は第16図〜第19図に関連して説明した実現の第
５の過程を示し、 第21図は色ルツクアツプテ−ブルにロ−ドされたグレ
イ値を示す。

本発明の詳細な説明 ラスタ走査されるビデオ表示装置においてデ−タを
波する方法と装置を説明する。本発明は垂直方向（走査
線の方向に垂直）に波する。本発明を完全に理解でき
るようにするために、以下の説明においては、特定の事
項の詳細について数多く述べてある。しかし、そのよう
な特定の詳細事項なしに本発明を実施できることが当業
者には明らかであろう。その他の場合には、本発明を不
必要に詳しく説明して本発明をあいまいにしないように
するために、周知の回路およびコンピユ−タはブロツク
図の態様で示した。

発明の概観 まず、フレ−ムバツフア10が示されている第１図を参
照する。この好適な実施例においては、そのフレ−ムバ
ツフア10は、たとえばダイナミツクランダムアクセスメ
モリ（DRAMs）またはビデオランダムアクセスメモリ（V
RAMs）から構成された通常のフレ−ムバツフアとするこ
とができる。最もしばしば、デ−タは走査線によりフレ
−ムバツフア内で編成され、デ−タは各走査線に沿つて
各画素に対して格納される。ある場合には、与えられた
画素に対する画素デ−タが格納され、各ビツトが異なる
１つのプレ−ン（すなわち、第15図のプレ−ナフレ−ム
バツフア）に格納されるように、画素デ−タはプレ−ン
内で編成される。この構成でデ−タが編成されると、走
査アドレスが各プレ−ンからのビツトをメモリから読出
させる。ビツトは組合わされて画素を構成し、したがつ
て、与えられた画素に対するデ−タがビデオ表示のため
にメモリから読出される。（プレ−ンにより構成されて
いるメモリへデ−タが書込まれると、８ビツト語または
16ビツト語が各プレ−ンへしばしば書込まれる。これ
は、画素当り１ビツトだけが格納され、したがつてデ−
タが１つのプレ−ンだけに書込まれる白黒表示装置、ま
たは二色表示装置に対してとくに有用である。）本発明
のある実施例に対しては、デ−タは上記のような通常の
やり方で格納される。他の実施例においては、第８図を
参照して説明するように、デ−タはメモリの２つのバン
クの間で両方向インタ−リ−ブされる。しかし、この構
成でも、デ−タは走査線によりいぜんとして格納され
る。

ビデオ表示装置へ出力信号を供給するために、バツフ
ア内のデ−タをアドレスするためにアドレス発生器11が
用いられる。本発明でわかるであろうように、バツフア
からデ−タが走査される順序は従来技術で用いられる順
序とは異なるから、アドレス発生器11はこの独特のアド
レツシング順序をとる。（これは第１図において「カ−
ネル（Kernel）走査される」と呼ばれる。）採用される
特定の順序は、とくに第２図と第３図を参照して行う以
下の説明、から明らかになるであろう。従来の発生器の
場合におけるように、アドレス発生器11はドツトクロツ
クに全体的に同期させられる。

バツフア10からの出力はコンボルバ12によりコンボル
ブされる。このコンボルバ12の出力はビデオ表示装置の
ために通常のやり方で使用できる画素デ−タである。コ
ンボルバ12については第４図と第５図を参照して説明す
る。それの部分を第7A図と第7B図を参照して説明する。

この好適な実施例においては、コンボルバ12の出力は
ガンマ補正される。そのガンマ補正はこの技術において
周知であり、CRT表示の非直線輝度カ−ブを補償するた
めに用いられる。

以下の説明においては、バツフア10は画素デ−タを格
納すると仮定する。色ルツクアツプテ−ブルのような別
のメモリに対するポインタをバツフアが格納できること
がわかるであろう。この場合にはバツフア10の出力は色
ルツクアツプテ−ブルへ結合され、その色ルツクアツプ
テ−ブルの出力はコンボルバ12へ結合される。

第２図においては、示されている格子内の各ブロツク
はビツトマツプされたバツフア内の画素を表す。水平方
向においては、画素には０から９まで番号がつけられ
る。典型的なメモリにおいては、表示により多くの画素
が用いられることがわかるであろう。垂直方向では画素
デ−タ行に、線０で始つて、線５で終る走査線により番
号がつけられる。また、典型的な表示装置においては、
より多くの走査線が用いられることがわかるであろう。
したがつて、第２図は典型的なフレ−ムバツフアにおい
て見られるデ−タ編成を表す。

本発明に対しては、与えられた画素（たとえば画素
０）に対するデ−タは、画素１に対する画素デ−タがメ
モリから読出される前に何本かの線（たとえば線１、
２、３）に対してメモリから読出される。アドレス画素
の何本かの線に対する画素デ−タはコンボルブされて表
示装置により用いられる画素デ−タを供給する。

更に詳しくいえば、第２図において、メモリから場所
19に対するデ−タが読出される前に、場所16、17、18に
おけるデ−タはメモリから読出される。それから、場所
16、17、18からの画素デ−タはコンボルブされて表示線
の画素０に対する画素デ−タを供給する。次に、場所1
9、20、21における画素デ−タがメモリから読出され、
コンボルブされて表示線の画素１に対する画素デ−タを
供給する。この処理は走査線１〜３に対する各画素０〜
９に対して続けられ、与えられた表示線に対する画素デ
−タを供給する。

図示の実施例に対しては、コンボリユ−シヨン処理に
おいてデ−タの３本の線が用いられる。実際には任意の
数の線を使用でき、たとえば線ｎ、ｎ＋１、ｎ＋２・・
・ｎ＋Ｎからのデ−タをまず用いて第１の表示線に対す
る画素デ−タを供給する。これに続いて、線ｎ＋１、ｎ
＋２、ｎ＋３・・・ｎ＋Ｎ＋１からのデ−タを用いて第
２の表示線に対する画素デ−タを供給する。しかし、画
素Ｍ＋１に対する画素デ−タがバツフアから読出される
前にコンボリユ−シヨンにおいて用いられる全ての走査
線に対して、たとえば画素Ｍに対する全ての画素デ−タ
が読出される。

ある場合には、フレ−ムバツフアに対して用いられる
アドレツシングおよびマツピングスキ−ムが、各アドレ
スに対する１つの画素のためのデ−タより多くのデ−タ
を供給する。第３図に示すように、１つのアドレスが線
１の画素０と画素１に対する画素デ−タを供給すると仮
定する。これは囲み線23により図に示されている。本発
明により、線23に関連するデ−タはメモリからまず読出
され、それに線24と25に関連するコンボリユ−シヨンが
続く。それから画素０に対する線１、２、３の画素０に
対するデ−タに対してコンボリユ−シヨンが行われ、そ
れに線１、２、３に対して、画素１に対するデ−タが続
く。今は線26、27、28に関連するデ−タがメモリから読
出される、等である。

この好適な実施例において説明されているような特別
に構成されたフレ−ムバツフアにおいては、１つのアド
レスがバツフア内の何本かの線に対するデ−タを供給す
る。たとえば、１つのアドレスは線23、24、25に関連す
るデ−タを供給できる。この場合には、画素０に対する
第１のデ−タがコンボルブされ、それから画素１に対す
る第１のデ−タがコンボルブされる。その後で線26、2
7、28に関連するデ−タがメモリから読出され、画素２
に対するデ−タがコンボルブされ、それから画素３に対
するデ−タがコンボルブされる。この処理は走査線１、
２、３に対する線に沿う全てのデ−タに対して続けられ
る。

したがつて、一般的に、走査線上の以後の画素につい
ての画素デ−タがバツフアから読出される前に、走査線
ｎ、ｎ＋１、ｎ＋２・・・ｎ＋Ｎに対する第１の画素に
ついてのデ−タがバツフアから読出される。それからこ
のデ−タはコンボルブされて１つの画素についての画素
デ−タを供給する。この処理は走査線ｎ、ｎ＋１、ｎ＋
２・・・ｎ＋Ｎに沿う各画素について繰返えされるこれ
に続いて、再びそれらの線に沿う以後の画素についての
画素デ−タが読出される前に、走査線ｎ＋１、ｎ＋２・
・・ｎ＋Ｎ＋１に沿う第１の画素についてのデ−タがバ
ツフアから読出される。それからこのデ−タはコンボル
ブされて次の表示線の第１の画素についてのろ波された
画素デ−タを供給する。この処理は、全表示に対して垂
直ろ波されたデ−タが供給されるまで繰返えされる。

コンボルバの実施例 上記のように、デ−タの「Ｎ＋１」本の線からの画素
デ−タをコンボルブできる。ここで説明している好適な
実施例においてはＮ＝２である。（この出願の後の部分
で他のカ−ネルについてのコンボリユ−シヨンの説明が
ある。）この場合には、Ｎは式 を実現する。ここに、P₁はｎ番目の走査線の第１の画素
についての画素デ−タ、P₂はｎ＋１番目の線の第１の画
素についての画素デ−タ、画素３はｎ＋２番目の走査線
についての画素デ−タ、「ａ」と「ｂ」は定数で、
「ｂ」は通常は「ａ」より大きい。典型的な用途におい
てはａ＝１、ｂ＝２である。

第４図において、コンボルバ（第１図におけるカ−ネ
ルコンボルバ12に対応する）は、バツフアから入力画素
デ−タを受けるプリスケ−ラ32を含む。プリスケ−ラ32
により行われるプリスケ−リングは係数表33の出力によ
り制御される。表33の出力は現在のサイクル数により制
御される。それについては後で説明する。プリスケ−ラ
32の出力は１つの入力を加算器34へ供給する。表33の他
の入力は実際は、ラツチ35とマルチプレクサ31を介して
結合された後の加算器34の出力である。マルチプレクサ
31はラツチ35の出力または値０を加算器35への入力とし
て供給する。「サイクル０」においてわかるであろうよ
うに、０入力が加算器34へ供給される。他の場合にはラ
ツチ35の内容が加算器34への入力である。ラツチ35の内
容は正規化器36により正規化される、正規化の量、典型
的には一定である、は正規化値37として図に示されてい
る。正規化器36の出力はラツチ38により保持され、この
ラツチの内容は表示線に沿う画素についての画素デ−タ
を供給する。

実際には、プリスケ−ラは、係数１または２をデジタ
ル乗算する単なるデジタルシフタであり、正規化器36は
デジタルデ−タを、たとえば４で除すためには２つの場
所だけデジタルデ−タを桁送りすることにより除算を行
う別のデジタルシフタである。

上の式においてａ＝１およびｂ＝２であるとまず仮定
する。更に、図示され、かつ第２図を参照して説明した
ようにしてデ−タがバツフアから走査されるとも仮定す
る。コンボルバは３クロツクサイクル順序で動作するこ
とがわかる。サイクル０の間は円16に関連するデ−タは
プリスケ−ラ32へ結合される。サイクル番号０は、係数
表33へ適用された時に、プリスケ−ラ32に１をこのデ−
タへ乗じさせ、したがつてデ−タは加算器34へ直結され
る。マルチプレクサ31へ結合されたサイクル０は加算器
への０入力を選択する。したがつて、０は円16に関連す
るデ−タに加え合わせる。このデ−タは画素クロツクの
制御の下にラツチ35の中に単に保持される。次に、円17
に関連するデ−タがサイクル１でプリスケ−ラ32へ結合
される。表33へのサイクル１入力は、それを加算器34へ
結合する前に、そのデ−タを２だけ乗じさせる（１の左
桁送り）。それと同時に、ラツチ35の出力がマルチプレ
クサ31を介して結合され、プリスケ−ラ32の出力に加え
合わせる。したがつて、和Ｐ＋2P₂が形成され、ラツチ3
5へ結合される。表33へ結合されたサイクル番号「２」
はデ−タを加算器34へ直結させる。加算器34はこのデ−
タをラツチ35内に含まれているデ−タに加え合わせて和
P₁＋2P₂＋P₃を形成する。この和はラツチ35内に保持さ
れ、それから正規化器34により正規化される。ここで説
明している実施例においては、正規化器36はデ−タを係
数４で除し（２だけ右へ桁送り）、最後の式 を形成する。結果としての画素デ−タはラツチ38に保持
される。サイクル０ではこのデ−タはラツチ38から読出
され、次の画素に対する新しいデ−タがプリスケ−ラ32
へ結合される。

第４のサイクルを使用できる（すなわち、サイクル
３）。この場合にはサイクル３はラツチ38を制御でき
る。サイクル３の間はプリスケ−ラ32に桁送りされるデ
−タはない。３サイクルタイミングが不便であるならば
これを使用できる。

別のコンボルバが第５図に示されている。この実施例
においては、加算器40がプリスケ−ラ43の出力を第１の
入力として受ける。また再び、プリスケ−ラ43はバツフ
アから画素デ−タを受ける。プリスケ−ラ43のプリスケ
−リングの量は係数表44により制御される。表44の出力
はその表へ結合されているサイクル番号により制御され
る。加算器44の他の入力端子はラツチ42の出力を受け
る。ラツチへの入力はマルチプレクサ41の出力である。
マルチプレクサ41はプリスケ−ラ43の出力または加算器
40の出力を選択する。マルチプレクサ41はサイクル０信
号により制御される。サイクル０に対してはマルチプレ
クサ41はプリスケ−ラ43の出力を選択し、それ以外はそ
れは加算器の出力を選択するラツチ42の出力は正規化器
46へ結合される。正規化の量は、「正規化値45」として
示されている値により制御される。正規化器45の出力は
ラツチ47へ結合される。ラツチ47の出力は波された画
素デ−タを供給する。

第５図の回路は第４図の回路と同じコンボリユ−シヨ
ンを行う。

画素０に対する線ｎについてのデ−タがプリスケ−ラ
43へ結合されると仮定する。サイクル０の間にマルチプ
レクサ41はプリスケ−ラ43の出力を選択し、デ−タをラ
ツチ42に結合する。プリスケ−ラ43はデ−タの位どりは
行わない。その理由は上の式ではｎ＝１だからである。
線ｎ＋１の画素０についてのデ−タは２だけプリスケ−
ルされ、それからこのデ−タはラツチの内容に加え合わ
され、その和はマルチプレクサ41へ結合され、ラツチ42
に格納される。和aP₁＋2P₂＋aP₃が形成され、計算さ
れ、ラツチ42に格納されるまでこの処理は続けられる。
正規化器46はその和を係数４で除し、その結果の正規化
された値がラツチ47へ結合される。また、サイクル０で
は（次の画素に対するプリスケ−ラ43への新しいデ−タ
のスタ−ト）デ−タはラツチからクロツクされることに
より、波された出力デ−タを表示装置へ供給する。ま
た再び、ラツチ47を制御する４番目のサイクル（サイク
ル３）で４サイクルスキ−ムを使用できる。

第7A図に乗算器50を有する全体的なプリスケ−ラが示
されている。入力画素デ−タがその乗算器へ結合され、
乗算器の出力は位どりされた画素デ−タを供給する。乗
算の量は係数ルツクアツプテ−ブル51の出力により制御
される。この出力はサイクル番号により決定される。サ
イクル番号（たとえば１、２、３・・・）は、使用され
るコンボリユ−シヨンに対して要求される乗算の量を選
択し、それにより、乗算器50により行われる乗算の量を
制御する。

第7B図はプリスケ−ラを示す。このプリスケ−ラは、
コンボリユ−シヨン過程で用いられる乗算が１または２
により乗算を含む時に使用できる。この場合には、乗算
器53が１つの端子に入力画素デ−タを受け、他の端子２
が乗ぜられた（すなわち、１だけ左桁送りで、零が右を
充す）入力画素デ−タを受ける。マルチプレクサ53への
「０」入力を選択するために、「×２」画素デ−タを要
求するサイクル番号が用いられ、したがつて必要とされ
ている位どりされた入力画素デ−タを供給する。

上記コンボルバは直列カ−ネルデ−タ流に対してとく
に良い。第６図は表71において実現されるコンボルバを
示す。限られた数のビツトが用いられる時、たとえば１
−２−１が用いられる１ビツト／画素表示装置において
は、それはとくに有用である。コンボリユ−シヨン算術
の結果が予め計算され、表に置かれる。後でわかるよう
に、これは本発明のソフトウエア実施例のために用いら
れる。その実施例においては色ルツクアツプテ−ブルが
コンボリユ−シヨンルツクアツプテ−ブルとして用いる
ために予めロ−ドされる。

発明の現在の好適な実施例 本発明の発明の現在の好適な実施例においては、画素
デ−タはVRAMメモリの２つのバンクに格納される。それ
らのバンクは一緒にフレ−ムバツフアを構成する。これ
が第８図にメモリ58のバンク０とバンク１で示されてい
る。メモリのバンクのためのアドレスがCPUまたは画素
アドレスカウンタ55から供給される。それらのアドレス
のうちの１つはマルチプレクサ56により選択される。CP
Uとの間でやりとりされるデ−タはバス59を介してメモ
リのRAMポ−トへ結合される。バンク０または１のシフ
トレジスタの出力がマルチプレクサ60により選択され
る。（VRAMシフトレジスタの３状態特徴が十分に速く切
換わるならば、このマルチプレクサを無くすことができ
る。） マルチプレクサ60からの平行な線がラツチ62のような
３つのラツチへ結合され、それからシフトレジスタ63の
ような３つのシフトレジスタへ並列に結合される。マル
チプレクサ64は３つのシフトレジスタの１つからのデ−
タを選択し、それを色ルツクアツプテ−ブル（CLUT）65
へ結合する。CLUTの出力はコンボルバ68のようなコンボ
ルバへ結合される。そのコンボルバは上記のようにして
構成できる。コンボルバからのデジタル出力は変換器69
のようなデジタル−アナログ変換器により変換されてRG
B信号を色モニタへ供給する。通常は、デジタルガンマ
補正器がコンボルバ68の後にデジタルで置かれ、または
変換器69の後にアナログで置かれる。

第８図に示すように、画素デ−タの偶数線対を格納す
るためにバンク０が用いられ、画素デ−タの奇数線対を
格納するためにバンク１が用いられる。これは線自体で
はなくて「線対」を指すことに注目されたい。更に詳し
くいえば、「偶数線対」は線０と１、４と５、８と９等
を指す。奇数線対は線２と３、６と７等を指す。メモリ
の２つのバンクからのデ−タの流れ（両方向インタ−リ
−ビングで）が一緒に多重化されて第９図に示すように
１つの語の流れを形成する。これは４語の群を構成す
る。各群の１つの語は使用されない。他の３つの語は上
記のようにコンボルブされる。

バンク０からの出力、とくに語0/線０、語0/線１、語
1/線０および語1/線１が第９図に示されている。バンク
１からの対応する出力も示されており、とくに語0/線
２、語0/線３、語1/線2;および語1/線３が示されてい
る。多重化の後でそれらは１つの語の流れ、とくに語0/
線２、語0/線１、語0/線３、語1/線０、語1/線０、語1/
線２、語1/線１、語1/線３を供給する。それから、コン
ボルビングで示されているように、飛越しフイ−ルド１
内の線１に対する１つの画素または複数の画素（各語に
対して何個の画素が格納されるかに依存する）について
のデ−タを供給するために語0/線０、語0/線２、語0/線
１が用いられる。同様に、その線における以後の１つの
画素または複数の画素に対して語1/線０、語1/線２、語
1/線１がデ−タを供給する。この時には、語0/線３と語
2/線３は無視される。メモリを通る別のバスでは、飛越
しフイ−ルド２における線２についての画素に対するデ
−タが用いられる；この時には語0/線０、語1/線０は無
視される。

CPUの観点からは、VRAMは連続ブロツクとして見える
ようにされる。そうするとインタ−リ−ビングはCPUに
とつては透明にされる。この透明さをもたらす相互接続
は以下に説明する。

第10図の左側の欄にCPUとVRAMの間のアドレスの通常
の結合が示されている。実際に、CPUアドレス線とVRAM
アドレス線の間に１対10の接続がある。第10図の例は32
ビツト語のサイズを仮定する。したがつて、CPUアドレ
スとA0とA1は、特定のVRAMアドレスビツトではなくて、
VRAMバイトおよび語をイネイブルするために用いられ
る。この理由から、CPUアドレスビツトA2がVRAMアドレ
スビツトA0へ結合され、CPUアドレスビツトA3がVRAMア
ドレスビツトA1へ結合される等である。また、VRAMの２
つのバンクがあるから、１本のアドレス線バンク選択信
号と名づけねばならない。通常の結合では設計の便宜上
任意のアドレスビツトを使用できる。CPUアドレスA19が
例中のBANKSELへ結合されているのが示されている。

両方向インタ−リ−ビングのためのCPUアドレスビツ
トとVRAMアドレスビツトは第10図の第２の欄に示されて
いる。この例は走査線当り1,024バイトあると仮定す
る。もしそうだとすると、CPUからのアドレスビツトA10
は、偶数走査線と奇数走査線の間で選択するビツトであ
る。このビツトはVRAMのA0へ結合される。このビツト取
扱いの効果は、偶数走査線と奇数走査線の間で選択する
代りに、アドレスビツトが奇数語と偶数語の間で選択
し、それにより２本の線を語により一緒にインタ−リ−
ビングすることである。また、１本おきの走査線ごとに
VRAMバンク０と１の間で選択するためにA11がBANKSELへ
結合される。両方向インタ−リ−ビングをCPUにとつて
透明に見えるようにするのはこのビツト取扱いである。
（走査線の長さは２のべきであると仮定している。さも
ないとアドレツシングが一層複雑になる。） 第８図のシフトレジスタ63のようなシフトレジスタを
用いて１つの画素を語からクロツクにより出力させるこ
とができるようにする。典型的には、語には２つ以上の
画素が含まれるから、個々のビツトをその後から除去で
きるようにするためには並列にロ−ドされるシフトレジ
スタを必要とされる。

四方向インタ−リ−ブされたVRAMを採用する別の実施例 両方向インタ−リ−ブされた装置についての上記効果
は、四方向インタ−リ−ビングが用いられるメモリの１
つのバンクから得ることもできる。この実施例には、後
で説明するように、四方向インタ−リ−ビングのために
はデ−タの２つのコピ−を必要とするために、２倍の記
憶容量を必要とするという欠点がある。

第11図は２ポ−トVRAMメモリを再び採用する四方向イ
ンタ−リ−ブ実施例についてのブロツク図を示す。メモ
リのRAMポ−トがラツチ73を介してCPUへ接続されて、デ
−タをメモリへ読込み、かつメモリから読出すことがで
きるようにする。ラツチ74のような３つのラツチへメモ
リのシフトレジスタポ−トが結合され、各ラツチはシフ
トレジスタ75のようなシフトレジスタへ結合される。マ
ルチプレクサ76がシフトレジスタの１つを選択し、それ
の出力をCLUT77へ結合する。CLUTのデジタル色出力が、
コンボルバ78によりコンボルブされた後で、RGB出力を
供給する。この実施例におけるラツチと、シフトレジス
タと、マルチプレクサと、CLUTと、コンボルバとは、以
下に説明することを除き、第８図の実施例と同様に動作
する。

CPUアドレスが並列ロ−ドカウンタおよびラツチ81
（後述）へ結合された後で、VRAMへのアドレスはマルチ
プレクサ79により、画素アドレスカウンタ80またはCPU
から選択される。アドレスの最上位ビツトがカウンタ81
へ結合され、最下位ビツトは単にラツチを通つてマルチ
プレクサ79へ加えられる。

説明したように、四方向インタ−リ−ビングにVRAMの
１つのバンクが用いられ、画素デ−タの２つの完全なコ
ピ−をVRAM72に格納することにより、後で明らかになる
ように、これは、それらの線から画素デ−タを得、線の
種々の群を供給するために必要である。四方向インタ−
リ−ビングはCPUに後を４線「ジグザグ」の順序でVRAM
へ書込ませるが、CPUの観点からはこれは明らかであ
る。VRAMにおいては、画素デ−タの２つのコピ−のおの
おのは格納され、それのインタ−リ−ビングは他のコピ
−から２本の線だけずらされる。すなわち、偶数コピ−
の最初の線の語順は線0/語０、線1/語０、線2/語０、線
1/語０、線−1/語１、線−2/語１、線0/語１、線1/語１
等である。（線−１と線−２は表示における最上位ビツ
トの線の上の黒い線を示す。それらは表示の周縁部にお
けるちらつきを避けるために用いられる。それらは最上
位ビツトは色の黒を表すデ−タをロ−ドされ、ひとたび
ロ−ドされると、CPUによりアクセスする必要はな
い。） 画素デ−タの２つの完全なコピ−がメモリに格納され
ても、CPUは偶数コピ−をアクセスするだけである。CPU
がデ−タをメモリに書込むと、アドレスとデ−タは保持
され、デ−タを奇数コピ−に書込むために書込み動作が
繰返えされる。更に、偶数コピ−だけがCPUにより読出
される。奇数コピ−に対するこの付加書込みはフレ−ム
バツフア内の通常の回路により行われる。偶数コピ−と
奇数コピ−はVRAM内の最上位ビツトにより識別され、そ
れにより偶数フレ−ムコピ−をメモリの下半分に置き、
奇数コピ−を上半分に置く。偶数コピ−のための四方向
インタ−リ−ビングは、奇数走査線と偶数走査線の間で
選択し、それらの走査線をVRAMのビツト０へ接続するア
ドレスビツトをCPUから取出すことにより得られる。偶
数走査線対と奇数走査線対の間で選択するCPUからのア
ドレスビツトはVRAMのビツト１へ接続され、それからCP
Uからの他の全てのビツトが第13図の右欄に示されてい
るように「上方へ」桁送りされる。また、第13図には、
第10図に示されているものと比較する目的で左の欄に通
常の相互接続が示されている。走査線当り1024バイトに
対するこのビツト再マツピングの効果は、奇数および偶
数の走査線「ビツト」（たとえばビツト10）が奇数語と
偶数語の間で選択し、奇数と偶数の走査線対ビツト（た
とえばビツト11）が奇数語対と偶数語対の間で選択す
る。CPUの観点から、また再び、メモリは隣接するブロ
ツクと見える。

奇数フレ−ムバツフアコピ−用の四方向インタ−リ−
ビングは、ビツト再マツピングの前は走査線２本分の長
さを、CPUにより発生されたアドレスに加え合わせる
（たとえば、走査線当り1024バイトに対しては、ビツト
再マツピングの前に数2048がCPUアドレスに加え合わせ
る）ことを除き、偶数コピ−と同様にして得られる。こ
の加算の効果はバツフア内の奇数コピ−の内容を走査線
２本分だけ（すなわち、再マツピング後は２語だけ）ず
らすことである。（走査線の長さは２のべきであると仮
定している。さもなければアドレツシングは一層複雑で
ある。） ２走査線加算器は容易に実現される。その理由は、奇
数バンクコピ−がアドレスされる唯一の時刻が偶数コピ
−がアドレスされた後だからである。この加算は第11図
のカウンタ81のカウントを増加することによりそのカウ
ンタから得られる。走査線当り1024バイトがあると仮定
すると、CPUアドレスビツトA0〜A10カウンタのラツチに
保持され、アドレスビツト11およびそれより高いアドレ
スビツトがカウンタへ結合される。偶数コピ−を書くた
めに、アドレスビツトはカウンタおよびラツチ81により
単に保持される。奇数コピ−を書くために、カウンタの
カウントは増加させられ、保持されているデ−タが走査
線２本分ずらされてメモリに書込まれる。

アドレス取扱いの別の効果はメモリの出力（シフトレ
ジスタのポ−ト）を「線カツド」の走査線内に置くこと
である。偶数線カツドは0/1/2/3、4/5/6/7、8/9/10/11
等である。奇数線カツドは−2/−1/0/1、2/3/4、6/7/8/
9等である。そうすると、コンボルバにより必要とされ
る３つ１組の各コンボリユ−シヨンをそれらの線カツド
の１つにおいて利用できる。線カツドは両方のフイ−ル
ドに対して同じ順序に順序づけられ、奇数線カツド−2/
−1/0/1、偶数線カツド0/1/2/3、奇数線カツド2/3/4/
5、偶数線カツド4/5/6/7等である。表示される特定のフ
イ−ルドは、３本の線のうちどれが各線カツドからコン
ボルブされるかにより決定される。たとえば、線−１、
１、３、５に対するフイ−ルド１においては、３個１組
−2/−1/0、0/1/2、2/3/4、4/5/6を必要とすることであ
る。そうすると線０、２、４、６に対するフイ−ルド２
においては、３個１組−1/0/1、1/2/3、3/4/5、5/6/7が
必要とされ、その結果として同じ線カツド順序となる。

メモリの出力は保持され、線の順序と線カツドが異な
ることを除き、以前の実施例について説明したようにし
てシフトレジスタが用いられる。その違いが第12図に示
されている。

本発明のソフトウエア実施例 実時間コンボリユ−シヨンを行うために、本発明の方
法をソフトウエアで容易に実現できる。発明の２つの実
施例を以下に説明する。１つはプレ−ナフレ−ムバツフ
アに対するものであり、他は「ずんぐりした（chunk
y）」フレ−ムバツフアに対するものである。プレ−ナ
フレ−ムバツフアに対する方法は、画素（たとえば黒ま
たは白を示す）当り１ビツトがバツフアに格納される場
合にとくに有用である。

この用途のため（および一般に受けいれられている定
義である）プレ−ナフレ−ムバツフアはビツトプレ−ン
で構成されているものである。それらのビツトプレ−ン
のおのおのは表示の各画素に対して１ビツトを供給す
る。この構成はサン・マイクロシステムズ社（Sun Micr
osystems,Inc.）、アポロ（Apollo）、エスジ−アイ（S
GI）等により製造されているような市販されている数多
くのコンピユ−タで用いられている。与えられた画素に
ついての色を指定するために、各プレ−ンは１ビツトに
寄与する。したがつて８つのプレ−ンがあるものとする
と、色の最大の深さは画素当たり８であり、24のプレー
ンがあれば最大の深さは画素当たり24ビット、等であ
る。CPUはプレ−ナフレ−ムバツフア内の語を１度にた
だ１つのプレ−ンをアクセスする。たとえば、CPUから
の32ビツトの読み書きにより、水平方向に隣接する32個
の画素の１ビツトをただちにアクセスできるようにされ
る。１つの画素中の全てのビツトをCPUがアクセスする
ためには、存在するプレ−ンと同数のアクセスサイクル
を行わなければならない。

対照的に、ずんぐりしたフレ−ムバツフアでは、与え
られた画素に対する全てのビツトはメモリ語の隣接する
ビツトとして格納される。たとえば、色の深さが画素当
り４ビツトであり、かつCPU語のサイズが32ビツトであ
るとすると、各CPU語に８個の画素が格納される。プレ
−ナフレ−ムバツフアとは異なり、与えられたCPUアク
セスは与えられ画素中の全てのビツトを常にアクセス
し、ある場合には、隣接する画素中のビツトをアクセス
する。ずんぐりしたフレ−ムバツフアは、アツプル：コ
ンピユ−タ社（Apple Computer,Inc.）のマツキントツ
シユ（Macintosh）IIコンピユ−タのような市販されて
いるコンピユ−タでも使用できる。

A.プレ−ナフレ−ムバツフアに対する本分のソフトウエ
ア実施例 画素表示当り１ビツトがフレ−ムバツフア、たとえば
プレ−ン０、に格納されると仮定する。第14図を参照
し、かつステツプ83をしばらく無視すると、画素デ−タ
をプレ−ン０から１へ移動させるためにブロツク移動が
採用されるが、このデ−タがプレ−ン１へ移動させられ
ると、ブロツク84に示すようにそれは走査線１本分だけ
下に置かれる。デ−タはバツフアのプレ−ン０からプレ
−ン２へ再び移動させられるが、この時にはプレ−ン２
に書込む時には、ステツプ85で示されているように、プ
レ−ン０と対比してそれは走査線１本分だけ上に書かれ
る。ステツプ86により示されているように、プレ−ン
０、１、２からのデ−タはメモリから走査される。ブロ
ツク移動により上記コンボリユ−シヨン（典型的には１
−２−１コンボリユ−シヨン）のただちに行うために、
適切なビツトを各画素のプレ−ン０、１、２で確実に利
用できるようにされる。与えられた任意の画素に対し
て、プレ−ン０は線ｎビツトる含み、プレ−ン１は線ｎ
−１ビツトを含み、プレ−ン２は線ｎ＋11ビツトを含
む。

この方法のこの好適な実施例においては、コンボリユ
−シヨンは、実際に、メモリからの可能な各３ビツトの
組合わせ出力について予め計算されて、色ルツクアツプ
テ−ブルに格納される。これはステツプ83に示されてい
るステツプ83ではCLUTにグレイスケ−ルデ−タが予めロ
−ドされる。走査中のメモリの出力はCLUTへ結合され、
CLUTの出力はステツプ87に示すようにコンボルブされた
出力を供給する。

この実施例は第15図に再び示されている。第15図で
は、プレ−ナフレ−ムバツフアはプレ−ン88 89、90、
91の４つのプレ−ンを有する。典型的な動作において
は、各画素において定められた４ビツトは、破線92内に
示されているように、各プレ−ンから１つ供給される。
また、典型的なカラ−動作においては、バツフアからの
４ビツト出力が色ルツクアツプテ−ブルに格納されて、
たとえば12ビツトRGB出力を供給する。

本発明の方法が実現されると、画素当り１ビツト表示
がプレ−ン０に格納される。装置が動作を開始すると、
CLUTの８つのエントリイ（画素当り３ビツトあるから、
８つのエントリイがある）がグレイスケ−ルのテ−ブル
にロ−ドされる（第21図参照）。それから、CPUはプレ
−ン０全体のプレ−ン１へのブロツク移動を繰返えし行
うが、走査線１本分下である。ブロツク０からのデ−タ
もブロツク２へ移動させられるが、この時には走査線１
本分だけ上である。これがひとたび行われると、プレ−
ン88、89、90からのデ−タが色ルツクアツプテ−ブルへ
結合されてグレイスケ−ル出力を供給する。（プレ−ン
３からのデ−タ、もしあれば、はこのモ−ドでは無視さ
れる。） スクリ−ンすなわち表示の縁部におけるちらつきを阻
止するため、すなわち、１番上と１番下における急激な
変化を阻止するためには、１番上と１番下において表示
の境界を滑かに黒にコンボルブすることが一般に最良で
ある。これはプレ−ン０の１番上と１番下において黒に
初期化されている１本の線を割当て、プレ−ン１の１番
上において２本の線を割当て、プレ−ン２の１番下にお
いて２本の線を割当てることにより行われる。それらの
「保護バンド」により１番上と１番下の境界が黒へ滑か
にコンボルブされる。

この好適な実施例においては、第１図のブロツク13に
より示されているようにガンマ補正が用いられる。その
ガンマ補正はグレイスケ−ルデ−タに組込むことがで
き、したがつて初期化の時にCLUTにロ−ドされる。

典型的な用途においては、１フレ−ム時間内にプレ−
ン１と２へのブロツク移動を完了するためにはCPUは十
分には速くないことがある。プレ−ン０は通に更新され
て、与えられた画素値に対する輝度の半分に寄与するか
ら、数フレ−ム時間内にブロツク移動を完了するために
それを視覚的に受けることができることが見出されてい
る。

B.ずんぐりした（chunky）フレ−ムバツフアのためのソ
フトウエア実施例 この実施例においては、ずんぐりしたフレ−ムバツフ
アにより画素当り１ビツトの実時間コンボリユ−シヨン
が実現される。プレ−ナフレ−ムバツフアについて上で
説明した方法とは異つて、デ−タを再配置した時には画
素当りの正確なビツト数を得ることができないから、必
要なビツト数より多い次の２のべき数が用いられる。こ
こで説明する実施例では、コンボリユ−シヨンのために
３本の線が用いられ、したがつて各画素ごとに画素の４
ビツトがバツフアに格納される。以下に説明する方法は
ビツトをそれの適切な位置に置く。

まず、RAM内の画素フレ−ムバツフア「オフスクリ−
ン」当り１ビツトが描画のためにCPUにより使用される
ことに注目すべきである。このフレ−ムバツフアは、表
示を行うために実際に走査される画素フレ−ムバツフア
当りの４ビツトとは別である。以下に説明する方法はデ
−タを画素当り１ビツトのフレ−ムバツフアから読取
り、そのデ−タを画素当り４ビツトに拡張し、それから
そのデ−タを画素当り４ビツトのフレ−ムバツフアに書
込む。この方法は、結果を画素当り４ビツトのフレ−ム
バツフアに書込む前に、前の２本の線からの画素情報を
一緒に組合わせる。４ビツト画素が色ルツクアツプテ−
ブルへ提示されると、１−２−コンボリユ−シヨンのた
めに適切なグレイスケ−ルを探すために線ｎ−１、ｎ、
ｎ＋１に対する３ビツトを利用できる。また、前の実施
例のように、コンボリユ−シヨンを行うために色ルツク
アツプテ−ブルへグレイスケ−ル情報がロ−ドされる
（画素当り４ビツトのフレ−ムバツフアから読出された
４ビツトのうちの３ビツトが、表示のために出力コンボ
ルブされた信号を供給するために、CLUTにより使用され
る。） ステツプ ０ ４つの32ビツト語（Ａ、Ｂ、Ｃ、Ｄ）を０に初期化す
る。（Ａ、Ｂ、Ｃ、ＤはCPU内の32ビツトレジスタをお
のおの指す。）32ビツト語Ｒを画素当り１ビツトのフレ
−ムバツフアの１番上の走査線の最も左の画素位置から
始つて読出す。Ａ、Ｂ、Ｃ、Ｄは画素当り４ビツトのフ
レ−ムバツフアの１番上の走査線から始つて隣接する左
から右への場所に全て格納される。

ステツプ １ 画素当り１ビツトのフレ−ムバツフアから読出された
最後の32ビツト語のすぐ下の画素当り１ビツトのフレ−
ムバツフア中の32ビツトからＲを読出す。これは第16図
に示されている。第16図では語93と94の２語が画素当り
１ビツトのフレ−ムバツフア内の線ｎとｎ＋１について
示されている。

ステツプ ２ 第17図に示すように、各８ビツトが、ビツト１から始
つて32ビツト語列内で４ビツト間隔で各８ビツトが置か
れ（すなわち、ビツト０をビツト１へ、ビツト１をビツ
ト５へ、ビツト２をビツト９へ、等）、ビツト０で始つ
て４番目のビツトごとに１が置かれるように、Ｒの１バ
イトが第２の32ビツト語Ｍへ拡張する。他の全てのビツ
トは０にセツトする。たとえば、バイト0111 0101を
（４の群として示されているように）0001 0011 0011 0
011 001 0011 0001 0011へ変換する。これは256×32ビ
ツトのプレロ−ドされるルツクアツプテ−ブルをRAMに
用いることにより行われる。

ステツブ ３ Ａを左へ１だけ桁送りする。モトロ−ラ（Motorola）
部品番号68020番のようなあるマイクロプロセツサにお
いては、Ａを自身に加えることによりそれを一層速く行
うことができる。第18図の上側部分にはＡは桁送りの前
が示されており、第18図の下側部分には桁送りの語が示
されている。

ステツプ ４ 第19図に示すように、Ｍをビツトで論理和操作してＡ
にする。第１に、Ｒからのバイトからのビツトに対応す
るＡ中のビツトが全て０であることがわかつているか
ら、その論理和操作でＲからのバイトを組合わせてＡに
する（０と論理和操作されるものは何でもその値を保
つ）。第２に、この論理和操作によりＡ中でビツト０か
ら始まる４番目ごとの全てのビツトが１にされる（これ
は下のステツプ10における組合わせ操作を構成する）。

ステツプ ５ 第20図に示すように、Ａは画素当り４ビツトのフレ−
ムバツフアのＡが最後に格納された場所のすぐ下に格納
される。

ステツプ ６ Ｒからの他の３つのバイトに対してステツプ２〜４を
繰返えす。しかし、この時にはＡの代りにＢ、Ｃ、Ｄを
用いる。

ステツプ ７ 上のステツプ１におけるように、最後の32ビツト語の
すぐ下の画素当り１ビツトのフレ−ムバツフア内の次の
32ビツト語に対してＲを読取る。

ステツプ ８ 第17図に示すように、Ｒの１バイトをＭに拡張し、８
ビツトのおのおのをビツト１から始つて４ビツト間隔で
置く。また、ビツト０で始つて０を４番目ごとのビツト
に置き他の全てのビツトを１にセツトする。たとえば、
バイト011 0101を1100 1110 1110 1110 1100 1110 1100
1110へ変換する。これはRAM内の第２の256×32ビツト
のプレロ−ドされるルツクアツプテ−ブルにより行われ
る。

ステツプ ９ 第18図に示すように、Ａを左へ１だけ桁送りする。ま
た再び、ステツプ３について述べたように、Ａのそれ自
身への加算を使用できる。

ステツプ 10 第19図に示すように、Ｍをビツトで論理積操作してＡ
にする。第１に、Ｒからのバイトからのビツトに対応す
るＡ中のビツトが全て０であることがわかつているか
ら、その論理積操作でＲからのバイトを組合わせてＡに
する（１と論理積操作されるものは何でもその値を保
つ。）第２に、この論理積操作によりＡ中でビツト０か
ら始まる４番目ごとの全てのビツトが１にされる（これ
は上のステツプ４における組合をせ操作を構成する）。

ステツプ 11 Ａは画素当り４ビツトのフレ−ムバツフアのＡが最後
に格納された場所のすぐ下に格納される。第20図の語95
を参照。

ステツプ 12 Ｒからの他の３つのバイトに対してステツプ８〜10を
繰返えす。それらはＡの代りにＢ、Ｃ、Ｄにおいて組合
わされる。第20図の語96、97、98を参照。

ステツプ 13 フレ−ムバツフアの１番下に達するまでステツプ１〜
12を繰返えし、それから、１ビツト／画素フレ−ムバツ
フアの１番上の走査線上の、最後の動作の開始時にロ−
ドされた場所のすぐ右側の画素に対してＲを読取る。４
ビツト／画素フレ−ムバツフアの１番上の走査線上の、
最後の動作の開始時にそれらがロ−ドされた場所のすぐ
右側の隣接する左−右の場所にＡ、Ｂ、Ｃ、Ｄが全て格
納される。

要約すると、第20図の画素当り４ビツトのフレ−ムバ
ツフア100内の画素をビツト１における線ｎ＋１、ビツ
ト２における線ｎ、ビツト３における線ｎ−１でコ−ド
化する（この結果としてのビツト構成が第19図に示され
ている）。ビツト０は第20図のCLUT 101により無視され
る。第16図の画素当り１ビツトのフレ−ムバツフアは、
画素に対する既存のビツトを１だけ左へ桁送りし、新し
いビツトを画素当り４ビツトの語のビツト１に組合わせ
ることにより、各走査線に対する各４ビツト画素に加え
合わされた新しいビツトで垂直に走査される。この桁送
り動作により、画素を線ｎ−１（上の線）上の以前の中
央位置から線ｎ上のそれの現在の中央位置へ調節され
る。いいかえると、動作が開始されると、４ビツト画素
デ−タは線ｎ−２、ｎ−１、ｎからのビツトを含む。そ
の理由は、上の線に対してそのデ−タが用いられたから
である。左桁送り動作により４ビツトの構成をｎ−１、
ｎおよびビツト１における１または０に変えられる（ビ
ツト０は無視される）。それから、画素当り１ビツトの
フレ−ムバツフアからの新しいビツトが組合されて線ｎ
＋１に対するビツト１にされる。組立てられた新しい４
ビツト語が画素当り４ビツトのフレ−ムバツフアに格納
され、述べたように、コンボリユ−シヨンを行うために
CLUTが用いられる。

詳しくいえば、この方法はフレ−ムバツフアの左上か
ら始まり、32画素の欄まで処理する。Ｒへの読込みによ
り32個の１ビツト画素がロ−ドされ、32の各８ビツトが
別々に処理される。32ビツト語Ｍをフエツチするために
最初の８ビツト（１バイト）がルツクアツプテ−ブルの
インデツクスとして用いられる。Ｍは８個の画素を保持
し、それらの画素は４ビツト／画素フレ−ムバツフアの
ためにそれらを組合わせる用意ができるように４ビツト
間隔で拡げられる。

Ｍは、ビツトごとの論理積操作組合わせまたは論理和
操作組合わせのために用意されたそれの残りでも組立て
られる。それが論理積操作と論理和操作の間で交番する
理由は、Ｒからの８個の画素の宛先であるＡ内のビツト
をクリヤ（またはセツト）する過程をそれが省くことで
ある。論理積操作組合わせまたは論理和操作組合わせの
直前にＡは左へ桁送りされるから、Ｒビツトの宛先のす
ぐ右のビツトは、次のステツプでＲビツトが組合わせの
ために既に用意されているようにされる。論理積操作は
０にすることにより論理和操作の用意をし、論理和操作
は１にすることにより論理積操作の用意をする。

画素を前の線の中央に置かれることから現在の線の中
央に置かれることへ更新するためにＡは１だけ左へ桁送
りされる。この左桁送りにより前の線ｎ＋１が現在の線
ｎへ移動させられ、前の線ｎが現在の線ｎ−１へ移動さ
せられる。前の線ｎ−１（現在の線ｎ−２）は桁送りに
より出される。この桁送りはＡの32ビツトに含まれてい
る８個の画素の全てに対して適用されるから、それは八
通りの並列動作であることに注目されたい。また、前の
線ｎ−１からのビツトが次の４ビツト画素の使用されて
いないビツト中まで左へ桁送りされる（または32ビツト
語の左側の縁部から離れる）ことにも注目されたい。

それから、論理積操作または論理和操作によりＭはＡ
に組合わされる。ｎとｎ−１からのビツトは単独のまま
放置され、新しいｎ＋１ビツトが組合わされ、使用され
ないビツトが既知の状態（論理積操作であれば０、論理
和操作であれば１）にセツトされる。Ａは４ビツト／画
素フレ−ムバツフアに最後に格納される。

Ｒ中の他の24個の画素は同様にして取扱い、各８個の
画素がＢ、Ｃ、Ｄのためである。

フレ−ムバツフアの１番下に達するまで、この同じス
テツプは引続く各走査線に対して行われる。それから32
個の画素のすぐ右側である次の欄が下方へ走査され、こ
れは夫全体が走査されるまで続けられる。

第10図のCLUT 101は、第12図に示されているプレ−ン
フレ−ムバツフアの実現と類似のやり方でロ−ドされ
る。違いはビツト順序が異なること、および４ビツト画
素中のビツト０が不定であること（最後の組合わせが論
理積操作によるものか、または論理和操作によるものか
に応じてそのビツト０は交番する）、２つのCLUTエント
リイに対して同じグレイ値であることである。

他のコンボリユ−シヨンカ−ネル 前の節では、１−２−１カ−ネルに最も重点をおい
た。飛越し走査によるちらつきを効果的に減少するため
に３−線コンボリユ−シヨンも50％グレイのオン−オフ
−オン−オフ減少も重要ではないことが実験により示さ
れている。オン−オフ−オン−オフ水平線パタ−ンが50
％グレイへ減少させられるという制約が維持され、他の
カ−ネルサイズが１×３以外に試みられるものとする
と、各カ−ネルサイズに対してオン−オフ−オン−オフ
制約に合致する１組の係数がある。それらの係数はパス
クワ−ルの三角形（Pasqual′s triangl）（すなわち、
1;1,1;1,2,1;1,3,1;1,4,6,4,1;等）に一致する。

適応コンボリユ−シヨン 上記のように、最悪のちらつきパタ−ンは高い水平相
関度（すなわち、水平に繰返えす）を有するものであ
る。水平の実線と、水平の破線と、グレイ震動パタ−ン
が高い水平相関度を有するパタ−ンの例である。テキス
トはそのような相関度を有さないパタ−ンの例である。
上記コンボ−リユシヨンは適応にできる、すなわち、表
示されるパタ−ンの種類に応じてそのコンボリユ−シヨ
ンを変えることができる。まず初めに、ロ−カル水平カ
−ネル群中に繰返えしパタ−ン、たとえば８個の画素ア
クセス、が起るかどうかを判定する。カ−ネル中にその
パタ−ンがあるものとすると、全てのカ−ネルはたとえ
ば１−２−１係数とともにコンボルブされる。そのよう
なパタ−ンがないとすると、８個の画素が、より急峻な
フイルタを構成する係数（たとえば１−３−１または１
−４−１）とコンボルブされる。あるパタ−ンが繰返え
されるかどうかを判定するためのテストを移動している
水平ウインドウ内でカ−ネルごとに連続して行わねばな
らない。テストウインドウは重なり合うから、あるカ−
ネルが１つのテストウインドウ内のパタ−ンの一部であ
るが、別のカ−ネルはそうでないことがある。それらの
カ−ネルの場合には、それらはパタ−ンの縁部にあるか
ら、１−２−１コンボリユ−シヨンが用いられる。ある
パタ−ンが繰返えされるかどうか、たとえば、ウインド
ウ内で左の４つのカ−ネルを右の４つのカ−ネルと比較
できるかどうかを判定するために、種々のテストを使用
できる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 オカン，ジエローム・エム アメリカ合衆国 95008 カリフオルニ ア州・キヤンベル・ノース セントラル アヴエニユウ・177 (72)発明者 ペールヴイツチ，ジヨン・エイチ アメリカ合衆国94086 カリフォルニア 州・サニイベール・アパートメント 1905・エルム コート・180 (72)発明者 ランドブラツド，ジエームズ・エイ アメリカ合衆国 95050 カリフオルニ ア州・サンタ クララ・515・シビツク センター ドライブ・1700 (56)参考文献 特開 昭61−223887（ＪＰ，Ａ) 特開 昭60−201391（ＪＰ，Ａ) 特開 昭56−106276（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G09G 5/36 G06T 5/20

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】コンピユータ用のラスタ走査されるビデオ
   表示装置において、表示のためのデータがバッファ内に
   走査線により編成されて格納され、各画素についてのデ
   ータが各走査線に沿つて格納されており、 （ａ）n,n＋1,n＋2,‥‥,n＋Ｎの走査線それぞれの第１
   の画素についての画素データを読出すことを、それらの
   走査線の以後の画素についての画素データを読出す前
   に、行う工程と； （ｂ）前記n,n＋1,n＋2,‥‥,n＋Ｎの走査線の第１の画
   素の画素データについて、加重した数学表現を決定する
   コンボルビングを行うことにより、第１の表示線の第１
   の画素についての濾波された画素データを供給する過程
   と、 （ｃ）前記第１の表示線上の以後の各画素について、過
   程（ａ）と（ｂ）を繰返えす過程と を備える、濾波された画素データを発生する方法。
2. 【請求項２】バッファ内に格納され、走査線により編成
   されて各走査線に沿つて格納されている画素データか
   ら、ラスタ走査される表示を発生する装置において、 前記バッファに結合されて前記バッファに対するアドレ
   スの発生を、n,n＋1,n＋2,‥‥,n＋Ｎの走査線の画素デ
   ータのすべてを読出す前に、それらの走査線それぞれの
   第１の画素についての画素データをアドレスして読出す
   よう、行うアドレス発生手段と、 前記バッファ手段に結合されて、前記n,n＋1,n＋2,‥
   ‥,n＋Ｎの走査線の第１の画素の画素データについて、
   加重した数学表現を決定するコンボルビングを行うこと
   により、表示線の第１の画素についての垂直方向に濾波
   された画素データを供給する、コンボルビング手段と を備え、垂直に濾波された画素データを供給する、ラス
   タ走査される表示の発生する装置。
3. 【請求項３】バツフアを有するラスタ走査されるビデオ
   グラフイツクス装置にして、前記バッファ内には、画素
   についての画素データを複数のプレーンに編成して格納
   でき、各画素の各ビットが、前記複数のプレーンのうち
   の、相互に異なる対応した１つのプレーンに格納でき
   る、ビデオグラフイツクス装置において、第１のプレー
   ンに格納されている画素データについて、表示用の濾波
   された画素データを供給する方法であって、 前記第１のプレーンのn,n＋1,n＋2,‥‥,n＋Ｎの走査線
   に対する画素データを、それぞれ第２のプレーンのｎ＋
   1,n＋2,n＋3,‥‥,n＋Ｎ＋１の走査線として再生する過
   程と、 前記第１のプレーンのn,n＋1,n＋2,‥‥,n＋Ｎの走査線
   に対する画素データを、ぞれぞれ第３のプレーンのｎ−
   1,n,n＋1...n＋Ｎ−１の走査線として再生する過程と、 前記第１のプレーンと、前記第２のプレーンと、前記第
   ３のプレーンとからの画素データを走査する過程と、 前記バツフアから読出された画素データについて、加重
   した数学表現を決定するコンボルビングを行う過程と を備える、表示用の濾波された画素データを供給する方
   法。
4. 【請求項４】バツフアを有するラスタ走査されるビデオ
   グラフイツクス装置にして、前記バッファ内には、画素
   についての画素データを複数のプレーンに編成して格納
   でき、各画素の各ビットが、前記複数のプレーンのうち
   の、相互に異なる対応した１つのプレーンに格納でき
   る、ビデオグラフイツクス装置において、第１のプレー
   ンに格納されている画素データについて、表示用の濾波
   された画素データを供給する方法であって、 前記第１のプレーン内の画素データを再生し、第２のプ
   レーンに次のように格納する、すなわち、その第２のプ
   レーンでの画素データの各走査線の位置が、前の前記第
   １のプレーンでの位置と比べて、第１の垂直方向にずれ
   ている状態に、格納する過程と、 前記第１のプレーン内の画素データを再生し、第３のプ
   レーンに次のように格納する、すなわち、その第３のプ
   レーンでの画素データの各走査線の位置が、前の前記第
   １のプレーンでの位置と比べて、前記第１の垂直方向と
   逆の第２の垂直方向にずれている状態に、格納する過程
   と、 走査線ｎ−1,nおよびｎ＋１における画素データが同時
   に読出されるように、前記第１のプレーンと、前記第２
   のプレーンと、前記第３のプレーンとからの画素データ
   の走査をする過程と、 走査により前記バツフアから読出される画素データにつ
   いて、加重した数学表現を決定するコンボルビングを行
   う過程と を備える、表示用の濾波された画素データを供給する方
   法。
5. 【請求項５】メモリを有するラスタ走査されるビデオ装
   置にして、前記メモリの隣接する場所に各走査線のため
   の画素データが格納され、前記メモリからアクセスされ
   た各語には少くとも１つの画素のデータが含まれてい
   る、ビデオ装置において、 前記メモリから前記画素データを読出し、n,n＋1,n＋
   2...n＋Ｎの走査線の第１の画素についての画素データ
   を、他のメモリへ書き込む過程であって、前記他のメモ
   リ内の隣接する場所に配置されるように、前記画素デー
   タを他のメモリに書込む過程と、 前記n,n＋1,n＋2...n＋Ｎの走査線の第１の画素に対す
   る画素データを前記他のメモリから読出す過程と、 読み出した画素データについて、加重した数学表現を決
   定するコンボルビングを行い、表示用の濾波された画素
   データを供給する過程と を備える、表示装置へ濾波された画素データを供給する
   方法。
6. 【請求項６】コンピユータ用のラスタ走査されるビデオ
   表示装置において、表示のためのデータがバッファ内に
   走査線により編成されて格納され、各画素についてのデ
   ータが各走査線に沿つて格納されており、 （ａ）2,3,6,7,10,11,・・・・・の番号の走査線につい
   ての画素データの格納用の第１バンクのビデオRAMと、
   0,1,4,5,8,9,・・・・・の番号の走査線についての画素
   データの格納用の第２バンクのビデオRAMとを有するバ
   ッファに、画素データを格納する過程と； （ｂ）n,n＋1,n＋2,‥‥,n＋Ｎの走査線それぞれの第１
   の画素についての画素データを読出すことを、それらの
   走査線の以後の画素についての画素データを読出す前
   に、行う過程と； （ｃ）前記n,n＋1,n＋2,‥‥,n＋Ｎの走査線の第１の画
   素の画素データについて、コンボルビングを行うことに
   より、第１の表示線の第１の画素についての濾波された
   画素データを供給する過程と、 （ｄ）前記第１の表示線上の以後の各画素について、過
   程（ｂ）と（ｃ）を繰返えす過程と を備える、濾波された画素データを発生する方法。
7. 【請求項７】コンピユータ用のラスタ走査されるビデオ
   表示装置において、表示のためのデータがバッファ内に
   走査線により編成されて格納され、各画素についてのデ
   ータが各走査線に沿つて格納され、各走査線が隣接する
   画素データ群を含んでおり、 （ａ）2,3,6,7,10,11,・・・・・の番号の走査線につい
   ての画素データの格納用の第１バンクのビデオRAMと、
   0,1,4,5,8,9,・・・・・の番号の走査線についての画素
   データの格納用の第２バンクのビデオRAMとを有するバ
   ッファに、画素データを格納する過程と； （ｂ）n,n＋1,n＋2,‥‥,n＋Ｎの走査線それぞれの第１
   の画素データ群についての画素データを読出すことを、
   それらの走査線の以後の画素データ群についての画素デ
   ータを読出す前に、行う過程と； （ｃ）前記n,n＋1,n＋2,‥‥,n＋Ｎの走査線の第１の画
   素データ群の画素データについて、コンボルビングを行
   うことにより、濾波された画素データを供給する過程
   と、 （ｄ）表示線に沿う以後の画素データ群について、過程
   （ａ）と（ｂ）を繰返えす過程と を備える、表示線について濾波された画素データを発生
   する方法。
8. 【請求項８】バッファ内に格納され、走査線により編成
   されて各走査線に沿つて格納されている画素データか
   ら、ラスタ走査される表示を発生する装置において、 前記バッファには、2,3,6,7,10,11,・・・・・の番号の
   走査線についての画素データの格納用の第１バンクのビ
   デオRAMと、0,1,4,5,8,9,・・・・・の番号の走査線に
   ついての画素データの格納用の第２バンクのビデオRAM
   とが具備され、 前記バッファに結合されて前記バッファに対するアドレ
   スの発生を、n,n＋1,n＋2,‥‥,n＋Ｎの走査線の画素デ
   ータのすべてを読出す前に、それらの走査線それぞれの
   第１の画素についての画素データをアドレスして読出す
   よう、行うアドレス発生手段と、 前記バッファ手段に結合されて、前記n,n＋1,n＋2,‥
   ‥,n＋Ｎの走査線の第１の画素の画素データについて、
   コンボルビングを行うことにより、表示線の第１の画素
   についての垂直方向に濾波された画素データを供給す
   る、コンボルビング手段と を備え、垂直に濾波された画素データを供給する、ラス
   タ走査される表示の発生する装置。
9. 【請求項９】メモリを有するラスタ走査されるビデオ装
   置にして、前記メモリの隣接する場所に各走査線のため
   の画素データが格納され、前記メモリからアクセスされ
   た各語には少くとも１つの画素データが含まれている、
   ビデオ装置において、表示用の濾波された画素データを
   発生する方法であって、 （ａ）前記メモリから前記画素データを読出し、n,n＋
   1,n＋2...n＋Ｎの走査線の第１の画素についての画素デ
   ータを、他のメモリへ書き込む過程であって、前記他の
   メモリ内の隣接する場所に配置されるように、前記画素
   データを他のメモリに書込む過程と、 （ｂ）n,n＋1,n＋2...n＋Ｎの走査線の各画素について
   過程（ａ）を、n,n＋1,n＋2...n＋Ｎの走査線の各画素
   の画素データが前記他のメモリ内の前記隣接する場所に
   おいてインターリーブした状態となるよう、繰り返す過
   程と、 （ｃ）前記n,n＋1,n＋2...n＋Ｎの走査線の第１の画素
   に対する画素データを前記他のメモリから読出す過程
   と、 （ｄ）読み出した画素データについて、コンボルビング
   を行う過程と； （ｅ）走査線の各画素について、過程（ｃ）および
   （ｄ）を繰り返す過程とを備える、濾波された画素デー
   タを供給する方法。
10. 【請求項１０】バツフアを有するラスタ走査されるビデ
    オグラフイツクス装置にして、前記バッファ内には、画
    素についての画素データを複数のプレーンに編成して格
    納でき、各画素の各ビットが、前記複数のプレーンのう
    ちの、相互に異なる対応した１つのプレーンに格納で
    き、第１のプレーンには、複数の表示線からなる表示用
    の画素データが格納されている、ビデオグラフイツクス
    装置において、第１のプレーンに格納されている画素デ
    ータについて、表示用の濾波された画素データを供給す
    る方法であって、 前記第１のプレーン内の画素データを再生し、第２のプ
    レーンに次のように格納する、すなわち、その第２のプ
    レーンでの画素データの各走査線の位置が、前の前記第
    １のプレーンでの位置と比べて、第１の垂直方向にずれ
    ている状態に、格納する過程と、 前記第１のプレーン内の画素データを再生し、第３のプ
    レーンに次のように格納する、すなわち、その第３のプ
    レーンでの画素データの各走査線の位置が、前の前記第
    １のプレーンでの位置と比べて、前記第１の垂直方向と
    逆の第２の垂直方向にずれている状態に、格納する過程
    と、 走査線ｎ−1,nおよびｎ＋１における画素データが同時
    に読出されるように、前記第１のプレーンと、前記第２
    のプレーンと、前記第３のプレーンとからの画素データ
    の走査をする過程と、 走査により前記第１と第２および第３のプレーンから読
    出される画素データについて、加重した数学表現を決定
    するコンボルビングを行う過程と を備える、表示用の濾波された画素データを供給する方
    法。