DE68928773T2

DE68928773T2 - Verfahren zum senkrechten Filtern bei rasterabgetasteten Anzeigevorrichtungen

Info

Publication number: DE68928773T2
Application number: DE68928773T
Authority: DE
Inventors: James A. 515 Santa Clara Ca 95050 Lundblad; Jerome M. Campbell Ca 95008 Okun; John H. Sunnyvale Ca 94086 Palevich; Stephen G. Mountain View Ca 94041 Perlman
Original assignee: Apple Computer Inc
Current assignee: Apple Inc
Priority date: 1988-12-23
Filing date: 1989-12-08
Publication date: 1999-02-11
Anticipated expiration: 2009-12-09
Also published as: HK1013160A1; EP0404911A4; JP3081899B2; EP0681280A2; DE3991534T1; DE68928923D1; GB9017115D0; DE68928744D1; ATE168489T1; EP0681281A2; CA1320600C; EP0681280B1; KR0138991B1; EP0685829B1; WO1990007767A1; NL8921391A; AU4828390A; EP0681280A3; EP0685829A1; DE68928744T2

Description

Hintergrund der Erfindung:

1. Fachgebiet der Erfindung

Die Erfindung betrifft das Gebiet der Filterung von Videodaten für ein Rasterbild, insbesondere eines Bildes, das computergenerierte Bildpunktdaten verwendet.

2. Stand der Technik

Die meisten Kathodenstrahlröhren-(Cathode Ray Tube-CRT)- Computer-Videobildschirme werden durch eine Rasterabtastung gebildet. Viele der für diese Bildschirme verwendeten Standards lassen sich auf Fernsehstandards beziehen. So werden beispielsweise häufig zwei Halbbilder mit Zeilensprung verwendet, um ein Bild zu erhalten. Viele frühe Personal Computer stellten kompatible NTSC-Signale bereit, um einem Benutzer die Verwendung preisgünstiger Fernsehempfänger zu gestatten. In anderen Fällen generieren Computer Signale, z. B. Mischsignale, die zusammen mit NTSC-Signalen verwendet werden. Somit generieren Personal Computer häufig Bildpunktdaten zur Verwendung für Raster-Bildschirme mit Zeilensprung.
Computergenerierte Daten haben einige Merkmale, durch die sie für einen Raster-Bildschirm mit Zeilensprung weniger wünschenswert sind als Videosignale, die von einer Videokamera stammen. Bildpunktdaten können beispielsweise über ihren gesamten Bereich Schwankungen (z. B. der Amplitude) von Bildpunkt zu Bildpunkt aufweisen. Das bedeutet, daß von einem Bildpunkt zum nächsten nahezu jede Änderung der Bildpunktdaten möglich ist. Im Gegensatz dazu verwenden Videodaten einer herkömmlichen Videokamera einen Strahlfleck, der mehr als einen einzigen Bildpunktbereich umfaßt. In diesem Fall berücksichtigen die für einen einzelnen Bildpunkt interpretierten Daten in einem gewissen Grad die Intensität und Farbe des Umgebungsbereichs. Deshalb entsteht in einer Kamera beim Abtasten des Bildes durch den Strahl ein weiches, sogar verwischtes Bild.
Das menschliche visuelle System ist ein Umrißerkennungssystem. Die Augen können sehr gut Konturen erkennen, die Formen begrenzen. Um ein Beispiel zu geben: wird eine Folge benachbarter grauer Balken zunehmender Dichte auf einem Computerbildschirm dargestellt, so erscheinen die Kanten zwischen den Balken hervorgehoben. Die grauen Balken werden nicht als einheitliche Farben wahrgenommen, sondern erscheinen eher, als wären sie zwischen ihren Kanten schattiert. Mit anderen Worten, die Grenze zwischen den grauen Balken erscheint durch den Konturerkennungsmechanismus des Auges hervorgehoben.
Wird eine typische reale Szene auf einem Bildschirm mit Zeilensprung dargestellt, so gibt es zwischen den einzelnen Zeilen keinen abrupten Übergang. Gegenstände haben im allgemeinen keine sehr scharfen Ränder, und wenn dies dennoch der Fall ist, fallen die Ränder im allgemeinen nicht mit einer Zeile zusammen. Im Ergebnis ist das Auge nicht in der Lage, die Begrenzung zwischen einzelnen Zeilen zu erkennen. Wenn das Auge keinen Grenze zwischen einzelnen Zeilen erkennen kann, ist es auch nicht in der Lage, Zeilen zu unterscheiden. Auf einem Zeilensprung-Bildschirm erscheint jede 1/30 s ein vollständiges Bild, wegen des Zeilensprungs nach jeder 1/60 s leuchtet jedoch entweder eine bestimmte Zeile oder die nächste Zeile auf. Das Auge nimmt diese mehrfachen Zeilen als breite Einzellinie wahr, die mit einer Geschwindigkeit von 60 Bildern pro Sekunde aufleuchtet, obwohl in Wirklichkeit 30 Bilder pro Sekunde aufleuchten.
Nach diesem Modell müßte eine genaue Betrachtung eines Bildschirms mit Zeilensprung zu einer Wahrnehmung eines Flimmerns von 30 Bildern pro Sekunde führen.
In der Tat geschieht dies auch: befindet man sich nahe genug an einem NTSC-Fernsehgerät, um einzelne Zeilen erkennen zu können, nimmt man das Zeilensprung-Flimmern (d. h. 30 Bilder/s) sogar bei realen Bildern wahr.
Im Falle eines computergenerierten Bildes, z. B. eines MACINTOSH-Computerbildes auf einem Zeilensprung-Bildschirm befinden sich an nahezu jeder Stelle, die nicht einheitlich weiß oder einheitlich schwarz ist, abrupte Übergänge in der senkrechten Richtung. (Macintosh ist ein eingetragenes Warenzeichen von Apple Computer, Inc.). Im Falle der "Racing Stripes" (abwechselnde schwarze und weiße horizontale Linien) am oberen Rand eines typischen Macintosh-Fensters liegt der schärfstmögliche Übergang von Schwarz nach Weiß vor, der sich über das Fenster erstreckt und mehrmals wiederholt wird. Hier ist es für das menschliche Auge einfach, die Grenze zwischen den einzelnen Zeilen zu erkennen, so daß es die Zeilen getrennt und mit 30 Bildern/ Sekunde flimmernd wahrnimmt. Die visuelle Wahrnehmung des menschlichen Betrachters ist so, daß in Bereichen abrupter Übergänge auf dem Bildschirm das NTSC-Bild so stark flimmert, daß dies störend wirkt.
Ein weiteres Detail ist erwähnenswert. Das menschliche Auge erkennt ein Flimmern des Bildschirms immer dann, wenn die Übergänge (d. h. an Rändern oder Kanten) in der senkrechten Richtung vorliegen. Das Ausmaß des Flimmerns ist jedoch nicht für jeden Typ graphischen Musters gleich. Das "ungünstigste" Muster sind die obengenannten Racing Stripes über den oberen Rand eines Fensters. Text und andere zufällige Muster flimmern ebenfalls, jedoch nicht annähernd so ausgeprägt. Dies erklärt sich aus der Tatsache, daß es leichter ist, Unterschiede in senkrechter Richtung zu erkennen, wenn es eine hohe Muster Übereinstimmung in waagrechter Richtung gibt (wie im Falle der Racing Stripes), jedoch schwieriger, die Rändern zu erkennen, wenn die Übereinstimmung in waagrechter Richtung gering ist (wie im Falle von Text). (Dies wird gezeigt werden, da die vorliegende Erfindung diesem Detail durch adaptive Filterung Rechnung trägt.)
Der Stand der Technik kennt zahlreiche Verfahren, einschl. derjenigen, die Antistufenfilter zur Beseitigung dieses Flimmerns verwenden. In einigen Fällen bilden die Filter den Verwischeffekt des Abtaststrahls in der Kamera nach, d. h. die Bildpunktdaten für eine Gruppe oder einen Flecken aus Bildpunktdaten werden "gemittelt" oder "verknüpft", um gefilterte Bildpunktdaten zu erzeugen. Im allgemeinen erfordern diese Techniken einen erheblichen rechnerischen Aufwand.
Die US-A-4 215 414 lehrt die Verwendung sowohl senkrechter als auch waagrechter Filterung von Bildpunktdaten, um den erwünschten Verwischeffekt zu erzielen, der einer Fernsehkamera inhärent ist, und insbesondere die Verknüpfung zweier Zeilen für eine Raumbeleuchtung durch Leuchstoffröhren. Es werden auch andere Ausführungsbeispiele beschrieben, einschl. die Filterung einer 3 · 3-Bildpunktmatrix oder einer 3 · 2-Matrix.
Dieses Dokument empfiehlt jedoch die Speicherung einer gesamten Zeile als Verzögerungszeile, was teuer und deshalb nachteilig ist.
In dem Umfang, in dem dieses Dokument die senkrechte Filterung ohne Verzögerungszeilen beschreibt, ist darin des weiteren die Lehre des gemultiplexten Lesens von Bildpunktdaten, gefolgt von deren Demultiplexung zur Übergabe an ein Addierglied, enthalten.
In der Beschreibung dieses Dokuments findet sich jedoch kein Hinweis, wie ein einsatzfähiges System zur senkrechten Filterung ohne Verzögerungszeilen zu erzielen ist. So ist es beispielsweise alles andere als naheliegend, Multiplexen und Demultiplexen mit normalen DRAMs, die typischerweise in einem Bildspeicher verwendet werden, zu verwirklichen. Dies würde das Auslesen der Daten aus einem Speicher mit einer Geschwindigkeit erfordern, die zu hoch ist, um eine qualitativ hochwertige Anzeige in Echtzeit zu erhalten. Geht man beispielsweise von einer Punkttaktrate von 12 MHz und 3 Zugriffen je Bildpunkt aus (für einen Bildpunkt in drei verschiedenen Zeilen), so erfordert dies eine Zugriffszeit von ca. 28 ns. Diese Zugriffszeit ist mit üblichen DRAMs nicht erzielbar. Würde man VRAMs mit ihrer größeren Bandbreite wählen, so würden Multiplexen und Demultiplexen nicht funktionieren, da man die benötigten Informationen nicht wahlfrei aus den Bitströmen herausgreifen könnte.
Die US-A-4 215 414 stellt deshalb keine Lehre zum senkrechten Filtern bereit, die sich praktisch verwirklichen läßt.
Die vorliegende Erfindung ist bestrebt, ein Verfahren zum Bereitstellen gefilterter Bildpunktdaten (nur in senkrechter Richtung) mit Hilfe einer Verknüpfungstechnik bereitzustellen, die jederzeit ausgeführt werden kann, da die rechnerischen Anforderungen erheblich geringer als die der dem Stand der Technik entsprechenden Systeme sind.

ZUSAMMENFASSUNG DER VORLIEGENDEN ERFINDUNG

Die vorliegende Erfindung stellt ein Verfahren mit den Merkmalen des Anspruchs 1 bereit.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung sind in den abhängigen Ansprüchen definiert.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Fig. 1 ist ein allgemeines Blockdiagramm, das die allgemeine Anordnung der vorliegenden Erfindung in einem Videosystem zeigt.
Fig. 2 ist ein Schaubild zur Darstellung eines von der vorliegenden Erfindung angewendeten Verfahrens zum Auslesen der Daten aus einem Bildspeicher.
Fig. 3 ist ein Schaubild zur Darstellung eines von der vorliegenden Erfindung angewendeten alternativen Verfahrens zum Auslesen der Daten aus einem Bildspeicher.
Fig. 4 ist ein Blockdiagramm, das ein Ausführungsbeispiel eines in der vorliegenden Erfindung verwendeten Verknüpfers zeigt.
Fig. 5 ist ein Blockdiagramm, das ein anderes Ausführungsbeispiel eines in der vorliegenden Erfindung verwendeten Verknüpfers zeigt.
Fig. 6 ist ein Blockdiagramm zur Darstellung eines anderen Verfahrens zum Erhalt verknüpfter Daten, das besonders geeignet ist, wenn nicht viele Bits für jeden Bildpunkt gespeichert sind.
Fig. 7A ist ein Blockdiagramm eines allgemeinen Vorskalierers, der mit dem Verknüpfer der vorliegenden Erfindung verwendet werden kann.
Fig. 7B ist ein Blockdiagramm eines anderen Vorskalierers, der mit dem Verknüpfer der vorliegenden Erfindung verwendet werden kann.
Fig. 8 ist ein Blockdiagramm einer Schaltung eines anderen Hardware-Ausführungsbeispiels der Erfindung, wobei dieses mit vierweg-verschränktem Bildspeicher arbeitet.
Fig. 9 ist ein Schaubild, das den Bildpunkt-Datenfluß zur Beschreibung der Funktion der Schaltung von Fig. 8, zeigt.
Fig. 10 ist ein Schaubild, das die Beziehung zwischen den CPU- und VRAM-Adressen des vierweg-verschränkten Bildspeichers aus Fig. 8 zeigt.

DETAILLIERTE BESCHREIBUNG DER VORLIEGENDEN ERFINDUNG

Es wird ein Verfahren zum Bereitstellen gefilterter Daten in einer Raster-Videovorrichtung beschrieben. Die Erfindung ermöglicht das Filtern in der senkrechten Richtung (senkrecht zur Richtung der Zeilen). In der folgenden Beschreibung werden zahlreiche spezifische Einzelheiten erläutert, um ein besseres Verständnis der vorliegenden Erfindung zu erzielen. Für den Fachmann ist es jedoch naheliegend, die vorliegende Erfindung auch ohne diese Einzelheiten zu verwirklichen. In anderen Fällen sind hinreichend bekannte Schaltungen und Computeroperationen in Form von Blockdiagrammen dargestellt, um die vorliegende Erfindung durch überflüssige Einzelheiten nicht unübersichtlich zu machen.

ÜBERSICHT ÜBER DIE VORLIEGENDE ERFINDUNG

Zunächst sei auf Fig. 1 verwiesen, in der ein Bildspeicher 10 dargestellt ist, der im derzeit bevorzugten Ausführungsbeispiel ein normaler Bildspeicher sein kann, z. B. ein aus dynamischen Speichern mit wahlfreiem Zugriff (DRAMs) oder Video-Speichern mit wahlfreiem Zugriff (VRAMs) hergestellter Speicher. In den meisten Fällen sind die Daten im Bildspeicher zeilenweise organisiert, wobei Daten für jeden Bildpunkt entlang jeder Zeile gespeichert werden. In manchen Fällen sind die Bilddaten in Ebenen organisiert, so daß die Bilddaten für einen gegebenen Bildpunkt zusammen mit jedem Bit einer anderen dieser Ebenen gespeichert werden. Sind die Daten in dieser Anordnung organisiert, so veranlaßt eine Abtastadresse das Auslesen eines Bits jeder Ebene aus dem Speicher, die Bits werden zur Bildung eines Bildpunktes assembliert, und somit werden die Daten eines gegebenen Bildpunktes aus dem Speicher für einen Video- Bildschirm ausgelesen. (Beim Schreiben der Daten in einen nach Ebenen organisierten Speicher wird häufig in jede Ebene ein 8- oder 16-Bit-Wort eingeschrieben; dies ist besonders bei einem Schwarz/Weiß- oder Zweifarben-Bildschirm nützlich, bei dem nur ein einziges Bit pro Bildpunkt gespeichert wird und somit die Daten in nur eine Ebene eingeschrieben werden). Bei einigen Ausführungsbeispielen der vorliegenden Erfindung werden die Daten auf die normale, obenbeschriebene Weise gespeichert.
Ein Adreßgenerator 11 dient zum Adressieren der Daten im Speicher, um ein Ausgangssignal für einen Videobildschirm bereitzustellen. Wie die vorliegende Erfindung zeigen wird, ist die Reihenfolge, in der die Daten aus dem Speicher ausgelesen werden, verschieden von der dem Stand der Technik entsprechenden, und deshalb liefert der Adreßgenerator 11 diese eindeutige Adreßreihenfolge. (Dies wird in Fig. 1 als "Kernabfrage" bezeichnet). Die angewendete spezifische Reihenfolge wird insbesondere aus der nachstehenden Erläuterung der Fig. 2 und 3 ersichtlich. Gewöhnliche Schaltkreise können zum Aufbau des Generators 11 verwendet werden und zum Bereitstellen der in Fig. 2 und 3 beschriebenen Reihenfolge. Wie im Falle der dem Stand der Technik entsprechenden Generatoren wird der Adreßgenerator 11 im allgemeinen mittels eines Punkttaktes synchronisiert.
Der Ausgang des Speichers 10 wird durch einen Verknüpfer 12 verknüpft. Der Ausgang des Verknüpfers 12 sind Bildpunktdaten, die auf normale Weise für einen Video-Bildschirm verwendet werden können. Der Verknüpfer 12 wird in Zusammenhang mit Fig. 7A und 7B beschrieben.
Bei dem derzeit bevorzugten Ausführungsbeispiel wird der Ausgang des Verknüpfers 12 gammakorrigiert. Ein derartiger Gammaentzerrer ist dem Fachmann gut bekannt und dient zum Ausgleich der nichtlinearen Lichtintensitätskurve von CRT- Bildschirmen. Die digitale Information in Zeile 14 wird zur Kopplung mit einem Bildschirm in eine analoge Form gewandelt.
Für die nachfolgende Beschreibung wird angenommen, daß der Speicher 10 Bildpunktdaten enthält. Es besteht Einigkeit darüber, daß der Speicher auf andere Speicher, wie z. B. eine Farb-Nachschlagetabelle, weisende Zeiger enthalten kann. In diesem Fall ist der Ausgang des Speichers 10 mit einer Farb-Nachschlagetabelle und der Ausgang der Farb- Nachschlagetabelle mit dem Verknüpfer 12 gekoppelt.
In Fig. 2 wird angenommen, daß jeder der Blöcke des dargestellten Gitters einen Bildpunkt in einem Speicher für die bitweise Abbildung repräsentiert. In der waagrechten Richtung sind die Bildpunkte von 0 bis 9 numeriert; es versteht sich von selbst, daß in einem typischen Speicher sehr viel mehr Bildpunkte für den Bildschirm verwendet werden. In der senkrechten Richtung sind die Reihen der Bildpunktdaten zeilenweise, beginnend mit Zeile 0 und endend mit Zeile 5, numeriert. Auch hier versteht es sich von selbst, daß für einen typischen Bildschirm sehr viel mehr Zeilen verwendet werden. Fig. 2 stellt somit die Datenorganisation dar, wie man sie in einem typischen Bildspeicher findet.
Bei der vorliegenden Erfindung werden die Daten für einen gegebenen Bildpunkt (z. B. Bildpunkt 0) für mehrere Zeilen (z. B. Zeilen 1, 2 und 3) aus dem Speicher ausgelesen, bevor die Bildpunktdaten für Bildpunkt 1 aus dem Speicher ausgelesen werden. Die Bildpunktdaten für mehrere Zeilen eines gegebenen Bildpunktes werden verknüpft, um die vom Bildschirm verwendeten Bildpunktdaten zu erhalten.
Im einzelnen werden in Fig. 2 die Daten der Speicherplätze 16, 17 und 18 aus dem Speicher ausgelesen, bevor die Daten für Bildpunkt 19 aus dem Speicher ausgelesen werden. Die Bildpunktdaten der Speicherplätze 16, 17 und 18 werden dann verknüpft, um die Bildpunktdaten für Bildpunkt 0 einer Bildschirmzeile bereitzustellen. Als nächstes werden die Bildpunktdaten der Speicherplätze 19, 20 und 21 aus dem Speicher ausgelesen und verknüpft, um die Bildpunktdaten für Bildpunkt 1 der Bildschirmzeile bereitzustellen. Dieser Prozeß wird für jeden der Bildpunkte 0 bis 9 der Zeilen 1 bis 3 fortgesetzt, um die Bildpunktdaten für eine gegebene Bildschirmzeile bereitzustellen.
Bei dem dargestellten Ausführungsbeispiel werden in dem Verknüpfungsprozeß drei Datenzeilen verwendet. In der Tat kann jede beliebige Anzahl Zeilen verwendet werden, z. B. können zuerst die Daten der Zeilen n, n+1, n+2, ..., N+n zum Bereitstellen der Bildpunktdaten einer ersten Bildschirmzeile verwendet werden. Danach werden die Daten der Zeilen n+1, n+2, n+3, ..., n+N+1 verwendet, um die Bildpunktdaten einer zweiten Bildschirmzeile bereitzustellen. Jedoch werden die Daten aus dem Speicher in der Weise verwendet, daß alle Bildpunktdaten für beispielsweise Bildpunkt M für alle in der Verknüpfung verwendeten Zeilen ausgelesen werden, bevor die Bildpunktdaten für Bildpunkt M+1 aus dem Speicher ausgelesen werden.
In einigen Fällen liefert das für einen Bildspeicher verwendete Adreß- und Abbildungsschema mehr als nur die Daten eines einzigen Bildpunktes für jede Adresse. Wie in Fig. 3 gezeigt, sei angenommen, daß eine Einzeladresse die Bildpunktdaten für Bildpunkte 0 und 1 von Zeile 1 liefert, was mittels einer Umhüllungslinie 23 dargestellt ist. Bei der vorliegenden Erfindung werden die zur Linie 23 gehörigen Daten zuerst aus dem Speicher ausgelesen, gefolgt von einer Verknüpfung mit den zu Linien 24 und 25 gehörigen Daten. Danach erfolgt die Verknüpfung der Daten für Bildpunkt 0 der Zeilen 1, 2 und 3 für den Bildpunkt 0, gefolgt von den Daten für Bildpunkt 1 der Zeilen 1, 2, 3. Nun werden die zu den Linien 26, 27 und 28 gehörigen Daten aus dem Speicher ausgelesen usw.
Bei einem speziell organisierten Bildspeicher, wie in dem des derzeit bevorzugten Ausführungsbeispiels, liefert eine Einzeladresse die Daten für mehrere Zeilen des Speichers. So kann beispielsweise eine Einzeladresse die zu den Linien 23, 24 und 25 gehörigen Daten liefern. In diesem Fall werden die ersten Daten für Bildpunkt 0 und dann die für Bildpunkt 1 verknüpft. Danach werden die zu den Linien 26, 27 und 28 gehörigen Daten aus dem Speicher ausgelesen, und die Daten für Bildpunkt 2, dann für Bildpunkt 3, werden verknüpft. Dieser Prozeß wird für alle Daten entlang der Zeile in den Zeilen 1, 2 und 3 fortgesetzt.
Es werden also im allgemeinen die Daten für einen ersten Bildpunkt der Zeilen n, n+1, n+2, ..., n+N aus dem Speicher ausgelesen, bevor die Bildpunktdaten nachfolgender Bildpunkte in diesen Zeilen aus dem Speicher ausgelesen werden. Diese Daten werden dann verknüpft, um die Bildpunktdaten eines einzigen Bildpunktes bereitzustellen. Dieser Prozeß wird für jeden der Bildpunkte entlang den Zeilen n, n+1, n+2, ..., n+N wiederholt. Daran anschließend werden die Daten für einen ersten Bildpunkt entlang den Zeilen n+1, n+2, ..., n+N+1 wieder vor den Bildpunktdaten nachfolgender Bildpunkte entlang diesen Zeilen aus dem Speicher ausgelesen. Die Daten werden dann verknüpft, um die gefilterten Bildpunktdaten für den ersten Bildpunkt der nächsten Bildschirmzeile bereitzustellen. Dieser Prozeß wird so oft wiederholt, bis in der senkrechten Richtung gefilterte Daten für den gesamten Bildschirm bereitgestellt worden sind.

AUSFÜHRUNGSFORMEN DES VERKNÜPFERS

Wie oben erwähnt, können die Bildpunktdaten aus "N+1" Datenzeilen verknüpft werden. Im derzeit bevorzugten Ausführungsbeispiel N=2. (In dieser Anmeldung findet sich später eine Diskussion zur Verknüpfung für andere Kerne). In die sem Fall implementiert N die Gleichung
, wobei P&sub1; die Bildpunktdaten für den ersten Bildpunkt der n-ten Zeile, P&sub2; die Bildpunktdaten für den ersten Bildpunkt der (n+1)-ten Zeile und P&sub3; die Bildpunktdaten für die (n+2)-te Zeile darstellen. "a" und "b" sind Konstanten, wobei "b" im allgemeinen größer ist als "a". In einer typischen Anwendung a=1 und b=2.
In Fig. 4 enthält der Verknüpfer (entsprechend dem Kern- Verknüpfer 12 in Fig. 1) einen Vorskalierer 32, der die Eingangs-Bildpunktdaten aus dem Speicher empfängt. Das Ausmaß der vom Vorskalierer 32 vorgenommenen Vorskalierung wird vom Ausgang einer Koeffiziententabelle 33 gesteuert. Der Ausgang der Tabelle 33 wird durch die aktuelle Zyklusnummer gesteuert, was noch erläutert wird. Der Ausgang des Vorskalierers 32 liefert einen Eingang für ein Addierglied 34. Der andere Eingang des Addiergliedes 34 ist eigentlich der Ausgang desselben, nachdem er über einen Auffangspeicher 35 und einen Multiplexer 31 gekoppelt worden ist. Der Multiplexer 31 liefert entweder den Ausgang des Auffangspeichers 35 als Eingang zum Addierglied 34 oder den Wert 0. Wie bei "Zyklus 0" zu sehen ist, wird der Eingang 0 an das Addierglied 34 geliefert, sonst bildet der Inhalt des Auffangspeichers 35 den Eingang des Addiergliedes 34. Der Inhalt des Auffangspeichers 35 wird von einem Normalisierer 36 normalisiert, und der Betrag der Normalisierung, der typischerweise konstant ist, ist als Normalisierungswert 37 dargestellt. Der Ausgang des Normalisierers 36 wird in einem Auffangspeicher zwischengespeichert, und der Inhalt dieses Auffangspeichers liefert die Bildpunktdaten für einen Bildpunkt entlang einer Bildschirmzeile.
In der Praxis handelt es sich bei dem Vorskalierer einfach um eine digitale Verschiebeeinrichtung, die eine digitale Multiplikation mit einem Faktor 1 oder 2 liefert, und der Normalisierer 36 ist eine weitere digitale Verschiebeeinrichtung, die eine Division durch Verschieben der Daten um beispielsweise 2 Stellen bei einer Division durch vier ausführt.
Es sei zunächst angenommen, daß in der obigen Gleichung a=1 und b=2. Des weiteren sei angenommen, daß die Daten in der in Zusammenhang mit Fig. 2 dargestellten und beschriebenen Weise aus einem Speicher ausgelesen werden. Wie zu sehen ist, arbeitet der Verknüpfer in einer Zyklusfolge. Während des Zyklus 0 werden die zu einem Kreis 16 gehörigen Daten mit dem Vorskalierer 32 gekoppelt. Bei Anwendung der Zyklusnummer 0 auf die Koeffiziententabelle 33 wird der Vorskalierer 32 veranlaßt, diese Daten mit eins zu multiplizieren, d. h. die Daten werden direkt mit dem Addierglied 34 gekoppelt. Der mit dem Multiplexer 31 gekoppelte Zyklus 0 wählt den Null-Eingang für das Addierglied; deshalb wird 0 zu den zu Kreis 16 gehörigen Daten addiert. Diese Daten werden einfach im Auffangspeicher 35 unter der Steuerung des Bildpunkttaktes zwischengespeichert. Als nächstes werden die zu Kreis 17 gehörigen Daten in Zyklus 1 mit dem Vorskalierer 32 gekoppelt. Der in die Tabelle 33 eingegebene Zyklus 1 veranlaßt den Vorskalierer, diese Daten mit 2 zu multiplizieren (eine Verschiebung um eins nach links), bevor sie mit dem Addierglied 34 gekoppelt werden. Gleichzeitig wird der Ausgang des Auffangspeichers 35 über den Multiplexer 31 gekoppelt und zum Ausgang des Vorskalierers 32 addiert. Somit wird die Summe P&sub1; + 2P&sub2; gebildet und mit dem Auffangspeicher 35 gekoppelt. Danach werden in Zyklus 2 die zu Kreis 18 gehörigen Daten mit dem Vorskalierer 32 gekoppelt. Die mit der Tabelle 33 gekoppelte Zyklusnummer "2" bewirkt, daß diese Daten direkt mit dem Addierglied 34 gekoppelt werden. Das Addierglied 34 addiert diese Daten zu den im Auffangspeicher 35 enthaltenen Daten, wodurch die Summe P&sub1; + 2P&sub2; + P&sub3; gebildet wird. Diese Summe wird im Auffangspeicher 35 zwischengespeichert und dann vom Normalisierer 36 normalisiert. Für das beschriebene Ausführungsbeispiel dividiert der Normalisierer 36 die Daten durch den Faktor 4 (eine Verschiebung um 2 nach rechts), wodurch die endgültige Gleichung
gebildet wird. Die resultierenden Bildpunktdaten werden in einem Auffangspeicher 38 zwischengespeichert. In Zyklus 0 können diese Daten aus dem Auffangspeicher 38 ausgelesen werden, während neue Daten für den nächsten Bildpunkt mit dem Vorskalierer 32 gekoppelt werden.
Es kann ein vierter Zyklus (d. h. Zyklus 3) verwendet werden, in welchem Fall der Zyklus 3 den Auffangspeicher 38 steuern kann, ohne daß Daten während des Zyklus 3 in den Vorskalierer verschoben werden. Dies kann dann vorgesehen werden, wenn sich eine Taktfolge von 3 Zyklen als unvorteilhaft erweist.
Fig. 5 zeigt einen alternativen Verknüpfer. Bei diesem Ausführungsbeispiel erhält ein Addierglied 40 als einen ersten Eingang den Ausgang eines Vorskalierers 43. Auch hier erhält der Vorskalierer 43 die Bildpunktdaten aus dem Speicher. Das Ausmaß der Vorskalierung durch den Vorskalierer 43 wird von einer Koeffiziententabelle 44 gesteuert. Der Ausgang der Tabelle 44 wird von der mit der Tabelle gekoppelten Zyklusnummer gesteuert. Der andere Eingangsanschluß des Addiergliedes 40 erhält den Ausgang eines Auffangspeichers 42. Der Eingang des Auffangspeichers ist der Ausgang eines Multiplexers 41. Der Multiplexer 41 wählt entweder den Ausgang des Vorskalierers 43 oder den Ausgang des Addiergliedes 40. Der Multiplexer 41 wird durch das Signal des Zyklus 0 gesteuert; für den Zyklus 0 wählt der Multi plexer 41 den Ausgang des Vorskalierers 43, sonst wählt er den Ausgang des Addiergliedes. Der Ausgang des Auffangspeichers 42 ist mit einem Normalisierer 46 gekoppelt. Der Betrag der Normalisierung wird von den als "Normalisierungswert 45" dargestellten Werten gesteuert. Der Ausgang des Normalisierers 45 ist mit einem Auffangspeicher 47 gekoppelt. Der Ausgang des Auffangspeichers 47 liefert die gefilterten Bildpunktdaten. Die Schaltung von Fig. 5 führt die gleiche Verknüpfung aus wie die Schaltung von Fig. 4.
Es sei angenommen, daß die Daten von Zeile n für Bildpunkt 0 mit dem Vorskalierer 43 gekoppelt sind. Während des Zyklus 0 wählt der Multiplexer 41 den Ausgang des Vorskalierers 43 und koppelt die Daten mit dem Auffangspeicher 42. Der Vorskalierer 43 skaliert die Daten nicht, da a=1 gemäß der obigen Gleichung. Die Daten für den Bildpunkt 0 der Zeile n+1 werden mit 2 vorskaliert, und diese Daten werden dann zum Inhalt des Auffangspeichers addiert, wobei die Summe mit dem Multiplexer 41 gekoppelt und im Auffangspeicher 42 zwischengespeichert ist. Der Prozeß wird fortgesetzt, bis die Summe aP&sub1; + 2P&sub2; + aP&sub3; gebildet, berechnet und im Auffangspeicher 42 gespeichert ist. Der Normalisierer 46 dividiert die Summe durch einen Faktor 4, und der resultierende normalisierte Wert wird mit dem Auffangspeicher 47 gekoppelt. In Zyklus 0 (Start der neuen Daten in den Vorskalierer 43 für den neuen Bildpunkt) werden die Daten wieder von dem Auffangspeicher getaktet, wodurch die gefilterten Bildpunktdaten für den Bildschirm bereitgestellt werden. Auch hier kann wieder ein 4-Zyklus-Schema verwendet werden, wobei der vierte Zyklus (Zyklus 3) den Auffangspeicher 47 steuert.
In Fig. 7A ist ein allgemeiner Vorskalierer, der einen Multiplizierer 50 umfaßt, dargestellt. Die Eingangs-Bildpunkt daten werden mit dem Multiplexer gekoppelt, wobei der Ausgang des Multiplexers die skalierten Bildpunktdaten liefert. Das Ausmaß der Multiplikation wird durch den Ausgang einer Koeffizienten-Nachschlagetabelle 51 gesteuert. Dieser Ausgang wird durch die Zyklusnummer bestimmt. Die Zyklusnummer (z. B. 1, 2, 3, ...) wählt das Ausmaß der Multiplikation, das für die verwendete Verknüpfung erforderlich ist, und steuert dadurch das Ausmaß der durch den Multiplizierer 50 vorgenommenen Multiplikation.
Fig. 7B zeigt einen Vorskalierer, der verwendet werden kann, wenn die im Verknüpfungsschritt angewendete Multiplikation die Multiplikation mit eins oder zwei beinhaltet. In diesem Fall empfängt ein Multiplexer 53 die Eingangs- Bildpunktdaten an einem Anschluß und die mit zwei (d. h. Verschiebung um eins nach links mit einer rechts eingefügten Füllnull) multiplizierten Eingangs-Bildpunktdaten an seinem anderen Anschluß. Die Zyklusnummer, die die Bildpunktdaten "x2" benötigt, dient zur Wahl des Eingangs "0" am Multiplexer 53 und stellt somit die erforderlichen skalierten Eingangs-Bildpunktdaten bereit.
Die obenerläuterten Verknüpfer eignen sich besonders gut für einen seriellen Kern-Datenstrom. Fig. 6 zeigt einen in einer Tabelle 71 implementierten Verknüpfer, der für einen parallelen Datenstrom verwendet werden kann. Er eignet sich besonders gut, wenn eine begrenzte Anzahl Bits verwendet wird; z. B. bei einem Bildschirm mit 1 Bit/Bildpunkt, für den ein 1-2-1-Kern verwendet wird. Die Ergebnisse der Verknüpfungsarithmetik werden vorberechnet und in der Tabelle abgelegt. Wie noch zu sehen sein wird, dient dies für softwaremäßige Ausführungsformen der Erfindung, in denen die Farb-Nachschlagetabelle zur Verwendung als eine Verküpfungs-Nachschlagetabelle vorgeladen wird.

DERZEIT BEVORZUGTES AUSFÜHRUNGSBEISPIEL DER ERFINDUNG, DAS VIERWEG-BESCHRÄNKTES VRAM BENUTZT

Die Ergebnisse der Erfindung können unter Verwendung einer einzigen Bank eines Speichers erzielt werden, wobei Gebrauch von einer Vierweg-Verschränkung gemacht wird. Diese Ausführungsform hat den Nachteil, daß zusätzliche Speicherkapazität erforderlich ist, weil zwei Kopien der Daten für die Vierweg-Verschränkung benötigt werden, wie unten beschrieben wird.
Fig. 8 zeigt ein Blockdiagramm für die Ausführungsform mit Vierweg-Verschränkung, die einen Zweifach-Port-VRAM- Speicher verwendet. Der RAM-Port des Speichers wird über einen Auffangspeicher 73 mit der CPU verbunden, um das Ablegen von Daten in den Speicher und das Auslesen von Daten aus dem Speicher zu ermöglichen. Der Schieberegister-Port des Speichers ist mit drei Auffangspeichern, von der Art wie Auffangspeicher 74, verbunden, wobei jeder Auffangspeicher mit einem Schieberegister verbunden ist, von der Art wie Schieberegister 75. Der Multiplexer 76 wählt eines der Schieberegister und koppelt seinen Ausgang mit einer Farb- Nachschlagetabelle (Color Look-up Table - CLUT) 77. Nach dem Verknüpfen durch einen Verknüpfer 78 erzeugt eine digitale Farbausgabe der CLUT RGB-Ausgaben. Die Auffangregister, Schieberegister, Multiplexer, CLUT und Verknüpfer bei dieser Ausführungsform arbeiten auf dieselbe Weise wie bei einer Ausführungsform mit zweiweg-verschränktem VRAM, soweit im folgenden nichts Gegenteiliges dargelegt ist.
Die Adreßzuweisungen für das VRAM werden durch den Multiplexer 79 entweder von dem Bildpunkt-Adreßzähler 80 ausgewählt oder von der CPU, nachdem die CPU-Adressen mit dem parallelen Lade-Zähler und Auffangspeicher 81 verknüpft worden sind (wie unten beschrieben). Die höchstwertigen Bits der Adresse werden mit dem Zähler 81 verknüpft, die niedrigstwertigen Bits werden einfach über einen Auffangspeicher dem Multiplexer 79 zugeführt.
Wie erwähnt, wird von einer einzelnen Bank eines VRAMS im Zusammenhang mit Vierweg-Verschränkung Gebrauch gemacht und durch Ablegen zweier vollständiger Kopien der Bildpunktdaten in dem VRAM 72. Dies ist notwendig, um Bildpunktdaten von drei Zeilen (nacheinander) zu erhalten, und um verschiedene Zusammenstellungen von Zeilen zu erlangen, wie deutlich werden wird. Die Vierweg-Verschränkung bringt es mit sich, daß die CPU Wörter in VRAM in einer vierzeiligen "Zick-Zack"-Reihenfolge hineinschreibt, dies ist jedoch von der Seite der CPU her gesehen codeunabhängig. Jede der beiden Kopien der Bildpunktdaten ist in VRAM mit ihrer Verschränkungs-Verschiebung um zwei Zeilen von der anderen Kopie abgelegt. Das heißt, daß die Wortreihenfolge der ersten Zeile der geradzahligen Kopie so aussieht: Zeile 0/Wort 0, Zeile 1 /Wort 0, Zeile 2/Wort 0, Zeile 3/Wort 0, Zeile 0/Wort 1, Zeile 1/Wort 1, Zeile 2/Wort 1, Zeile 3/Wort 1, usw. Und die erste Zeile der ungeradzahligen Kopie des Bildspeichers sieht so aus: Zeile -1/Wort 0, Zeile -2/Wort 0, Zeile 0/Wort 0, Zeile 1/Wort 0, Zeile -1/Wort 1, Zeile - -2/Wort 1, Zeile 0/Wort 1, Zeile 1/Wort 1, usw. (Die Zeilen -1 und -2 bedeuten schwarze Zeilen oberhalb der ersten Zeile des Bildschirms. Die werden zur Vermeidung von Flimmern am Bildschirmrand eingesetzt. Sie werden zu Beginn mit Daten geladen, die die Farbe schwarz darstellen, und auf sie muß nicht durch die CPU zugegriffen werden, wenn sie einmal geladen sind).
Obwohl zwei vollständige Kopien der Bildpunktdaten in dem Speicher abgelegt sind, hat die CPU nur Zugriff auf die geradzahlige Kopie. Schreibt die CPU Daten in den Speicher, werden Adressen und Daten zwischengespeichert, und der Schreibvorgang wird wiederholt, um die Daten in die ungeradzahlige Kopie zu schreiben. Überdies wird nur die geradzahlige Kopie von der CPU gelesen. Dieses zusätzliche Schreiben für die ungeradzahlige Kopie wird durch einen gewöhnlichen Schaltkreisaufbau in dem Bildspeicher erledigt. Die geradzahlige und die ungeradzahlige Kopie unterscheiden sich durch das höchstwertige Bit in dem VRAM, wodurch die geradzahlige Bildkopie in der unteren Hälfte des Speichers und die ungeradzahlige Kopie in der oberen Hälfte untergebracht wird.
Die Vierweg-Verschränkung für die geradzahlige Kopie wird dadurch erhalten, daß die Adreßbits von der CPU, die zwischen ungeradzahligen und geradzahligen Zeilen wählen, hergenommen und mit dem Bit 0 des VRAM verbunden werden. Das Adreßbit von der CPU, das zwischen Paaren von geradzahligen und ungeradzahligen Zeilen wählt, wird mit Bit 1 des VRAM verbunden, und danach werden alle anderen Bits von der CPU "nach oben" geschoben, sowie in Fig. 10 auf der rechten Seite gezeigt. Auf der linken Seite von Fig. 10 ist die gewöhnliche Verbindungsweise gezeigt. Die Neuanordnung der Bits für 1024 Bytes pro dargestellter Zeile hat die Wirkung, daß das geradzahlige und ungeradzahlige Zeilen-"Bit" (z. B. Bit 10) zwischen geradzahligen und ungeradzahligen Wörtern auswählt, und daß das geradzahlige und ungeradzahlige Zeilen- Paarbit (z. B. Bit 11) zwischen geradzahligen und ungeradzahligen Wortpaaren wählt. Aus der Sicht der CPU erscheint der Speicher wieder als fortlaufender Block.
Die Vierweg-Verschränkung für die ungeradzahlige Bildspeicherkopie erhält man auf dieselbe Weise wie die geradzahlige Kopie, nur daß vor der Neuanordnung der Bits ein Addierglied die Länge zweier Zeilen zu der von der CPU erzeugten Adresse hinzuzählt (beispielsweise wird bei 1024 Bytes pro Zeile vor der Neuanordnung der Bits die Zahl 2048 zu der CPU-Adresse hinzugezählt). Dieses Hinzuzählen hat die Wirkung, daß der Inhalt der ungeradzahligen Kopie in dem Speicher um zwei Zeilen verschoben wird (d. h. nach Neuanordnung um zwei Wörter). (Es wird vorausgesetzt, daß die Zeilenlänge eine Potenz von 2 ist, anderenfalls ist die Adressierung komplizierter).
Das Zweizeilen-Addierglied ist leicht zu realisieren, da die ungeradzahlige Bankkopie nur dann adressiert wird, wenn vorher die geradzahlige Kopie adressiert worden ist. Dieses Hinzuzählen wird durch Heraufsetzen des Zählerwerts von dem Zähler 81 aus Figur B erhalten. Im Falle von 1024 Bytes pro Zeile werden die CPU-Adreßbits A0 bis A10 im Auffangspeicher von Zähler und Auffangsspeicher 81 zwischengespeichert, und das Adreßbit 11 und alle höheren werden mit dem Zähler verbunden. Um die geradzahlige Kopie zu schreiben, werden die Adreßbits einfach durch Zähler und Auffangspeicher 81 zwischengespeichert. Um die ungeradzahlige Kopie zu schreiben, wird der Zähler heraufgesetzt, und die zwischengespeicherten Daten werden mit einer Verschiebung um zwei Zeilen in den Speicher geschrieben.
Die Adreßmanupulation hat außerdem den Effekt, daß sie bewirkt, daß die Speicherausgabe (Schieberegister-Port) eine Ausgabe in Zeilen von "Zeilenvierergruppen" ist. Die geradzahligen Zeilenvierergruppen sind 0/1/2/3, 4/5/6/7, 8/9/10/11, etc. Die ungeradzahligen Zeilenvierergruppen sind -2/-1/0/1, 2/3/4/5, 6/7/8/9, etc. Jedes vom Verknüpfer benötigte Verknüpfungstriplett ist dann in einer dieser Vierergruppen vorhanden. Die Vierergruppen werden bei beiden Feldern in derselben Reihenfolge eingeordnet: Ungeradzahlige Vierergruppe -2/-1/0/1, geradzahlige Zeilenvierergruppe 0/1/2/3, ungeradzahlige Zeilenvierergruppe 2/3/4/5, geradzahlige Zeilenvierergruppe 4/5/6/7 etc. Welches Feld im einzelnen dargestellt wird, wird dadurch bestimmt, welche drei Zeilen von jeder Vierergruppe verknüpft werden. Beispielsweise werden in Feld 1 für die Zeilen -1,1,3 und 5 werden die Tripletts -2/-1/0, 0/1/2, 2/3/4 und 4/5/6 benötigt. In Feld 2 werden dann für die Zeilen 0,2,4 und 6 die Tripletts -1/0/1, 1/2/3, 3/4/5 und 5/6/7 benötigt, woraus dieselbe Zeilenvierergruppen-Folge resultiert.
Die Speicherausgabe wird zwischengespeichert, und dann werden die Schieberegister auf dieselbe Weise verwendet wie bei einer VRAM-Ausführungsform mit Zweiweg-Verschränkung, mit der Ausnahme, daß die Zeilenanordnung und die Zeilenvierergruppen verschieden sind, wobei der Unterschied in Fig. 9 gezeigt ist.

ANDERE VERKNÜPFUNGSKERNE

Im vorigen Abschnitt wurde vor allem der 1-2-1-Kern hervorgehoben. Versuche haben gezeigt, daß weder eine 3-Zeilen- Verknüpfung, noch eine Ein-Aus-Ein-Aus-Reduktion um 50% Graustärke in allen Situationen für eine effektive Reduktion des Zwischenzeilenflackerns wesentlich ist. Wird die Bedingung aufrechterhalten, daß Ein-Aus-Ein-Aus-Muster von waagerechten Zeilen auf 50% Graustärke reduziert werden, und werden andere Kerngrößen als 1 · 3 ausprobiert, so gibt es für jede Kerngröße eine Gruppe von Koeffizienten, mit denen die Ein-Aus-Ein-Aus-Bedingung erfüllt wird. Diese Koeffizienten entsprechen den Zahlen des Pascalschen Dreiecks (d. h. 1; 1,1; 1,2,1; 1,3,3,1; 1,4,6,4,1; etc.)

ADAPTIVE VERKNÜPFUNG

Wie oben erwähnt, sind die am schlimmsten flimmernden Muster diejenigen mit hoher waagerechter Kohärenz (d. h., sie wiederholen sich in waagerechter Richtung). Beispiele für Muster mit hoher waagerechter Kohärenz sind waagerechte durchgezogene Linien, waagerechte gestrichelte Linien und graue phasenmodulierte Muster. Text ist ein Beispiel für ein Muster ohne eine solche Kohärenz. Die oben besprochene Verknüpfung kann adaptiv sein, d. h. sie könnte je nach der Art des gezeigten Musters variiert werden. Zunächst wird bestimmt, ob ein sich wiederholendes Muster in einer lokalen waagerechten Gruppe von Kernen, z. B. über die Breite von 8 Pixeln hinweg, vorkommt. Kommt ein solches Muster in den Kernen vor, dann werden beispielsweise alle Kerne mit den 1-2-1 Koeffizienten verknüpft. Kommt kein solches Muster vor, so werden die 8 Pixel mit Koeffizienten verknüpft, die ein schärferes Filtern hervorrufen (z. B. 1-3-1 oder 1-4-1). Die Prüfung zur Bestimmung, ob sich ein Muster wiederholt, muß fortlaufend in einem bewegten waagerechten Fenster, Kern für Kern, erfolgen. Da sich diese Prüffenster überschneiden, können einige Kerne Teil eines Musters in einem Prüffenster sein, in einem anderen aber nicht. Bei diesen Kernen wird die 1-2-1-Verknüpfung verwendet, da sie sich am Rand des Musters befinden. Es können verschiedene Prüfverfahren verwendet werden, um zu bestimmen, ob ein Muster sich wiederholt, beispielsweise können die linken vier Kerne mit den rechten vier Kernen in dem Fenster verglichen werden.

Claims

1. Verfahren zum Generieren gefilterter Bildpunktdaten einer ersten Bildzeile eines Raster-Videobildschirms für einen Computer, bei dem die Daten für das Bild in einem Bildspeicher (10) abgelegt sind, und bei dem die Daten in dem Bildspeicher zeilenweise organisiert sind, wobei für jeden Bildpunkt Daten entlang jeder Zeile gespeichert werden, wobei das Verfahren dadurch gekennzeichnet ist, daß es folgendes umfaßt:

(a) Speichern einer ersten Kopie und einer zweiten Kopie der Bildpunktdaten in dem Bildspeicher, wobei der Speicher Video-RAM enthält;

(b) Auslesen der Bilddaten aus der ersten Kopie für einen ersten Bildpunkt von jeder Zeile in der folgenden Reihenfolge der Zeilen, um so vierweg-verschränkte Gruppen bereitzustellen: 0, 1, 2, 3; 4, 5, 6, 7; 8, 9, 10, 11; ..., und Auslesen der Bilddaten aus der zweiten Kopie für einen ersten Bildpunkt von jeder Zeile in der folgenden Reihenfolge der Zeilen, um so -2, -1, 0, 1, 2; 2, 3, 4, 5; 6, 7, 8, 9; ... als vierweg- verschränkte Gruppen bereitzustellen;

(c) Verknüpfen der Bildpunktdaten für die ersten Bildpunkte, um die gefilterten Bildpunktdaten für den ersten Bildpunkt der ersten Bildzeile bereitzustellen, wo weder die erste noch die vierte Zeile von Bildpunktdaten in jeder der vierwegverschränkten Gruppen für die Verknüpfung verwendet wird;

(d) Wiederholen der Schritte (b) und (c) für jeden folgenden Bildpunkt der ersten Bildzeile.

2. Verfahren nach Anspruch 1, bei dem die Schritte (b) bis (d) für jede Bildzeile des Bilds wiederholt werden.

3. Verfahren nach Anspruch 1, bei dem der Verknüpfungsschritt den Schritt umfaßt, die folgende computer-implementierte Berechnung durchzuführen:

wobei P1 das Bildpunktdatum eines ersten Bildpunktes einer ersten Zeile einer gegebenen Dreiergruppe ist, P2 das Bildpunktdatum des ersten Bildpunkts einer zweiten Zeile der gegebenen Dreiergruppe ist, und P3 das Bildpunktdatum des ersten Bildpunkts einer dritten Zeile der gegebenen Dreiergruppe ist, und wobei a und b Konstanten sind.

4. Verfahren nach Anspruch 1, ferner den Schritt umfassend, daß die Bildpunktdaten vor dem Verknüpfungsschritt durch eine Farb-Nachschlagetabelle (engl. color look up table, CLUT) geleitet werden.

5. Verfahren nach Anspruch 1, bei dem der Ausleseschritt den Schritt umfaßt, daß Bildpunktdaten durch einen Auffangspeicher-Schaltkreis geleitet werden.

6. Verfahren nach Anspruch 5, bei dem der Ausleseschritt ferner den Schritt umfaßt, daß die Bildpunktdaten von dem Auffangspeicher-Schaltkreis zu einem Schieberegister geleitet werden.

7. Verfahren nach Anspruch 1, wobei das Video-RAM zwei Ports hat.

8. Verfahren nach Anspruch 1, bei dem der Verknüpfungsschritt ferner den Schritt umfaßt, daß ein auf den Bildpunktdaten basierendes RGB-Ausgangssignal generiert wird.

9. Verfahren nach Anspruch 8, ferner den Schritt beinhaltend, daß das RGB-Ausgangssignal einem Farb-Kontrollbildschirm zugeführt wird, um eine Darstellung der Bildpunktdaten zu zeigen.

10. Verfahren nach Anspruch 1, bei dem der Schritt, daß zunächst eine erste Kopie und eine zweite Kopie der Bildpunktdaten in dem Bildspeicher abgelegt werden, ferner die folgenden Schritte umfaßt:

Ablegen der ersten Kopie in einer oberen Hälfte des Bildspeichers; und

Ablegen der zweiten Kopie in einer unteren Hälfte des Bildspeichers.