JP3078637B2

JP3078637B2 - Ｕｐｃ装置

Info

Publication number: JP3078637B2
Application number: JP6828692A
Authority: JP
Inventors: 利明渡辺; 道夫草柳; 浩竹尾; 博臣立石; 直明山中; 陽一佐藤
Original assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Fujitsu Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1992-03-26
Filing date: 1992-03-26
Publication date: 2000-08-21
Anticipated expiration: 2015-08-21
Also published as: JPH05276188A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＵＰＣ装置に関し、更に
詳しくはセルのトラヒックに関する規定情報に基づいて
違反セルのポリシング制御を行うＵＰＣ装置に関する。
Ｂ−ＩＳＤＮ（Broadband-Integrated Services Digita
l Network ）の基幹技術として固定長パケットの一種で
あるセルを非同期転送するＡＴＭ（Asynchronous Trans
fer Mode）技術の開発が進められている。ＡＴＭ網にお
いては、予め加入者はセルの流量（トラヒック）に関す
る申告を行い、局側では加入者の申告値に基づいてセル
の流量を制限する所謂ポリシング制御を行うが、この制
御はＵＰＣ（Usage Parameter Control ）とも呼ばれ、
ＡＴＭ網の円滑な運営に不可欠の技術である。そこで、
かかるポリシング機能を如何に効率よく実現するかが重
要な課題になっている。

【０００２】

【従来の技術】ポリシング制御の具体的方法に関しては
従来より幾つかの提案がある。例えば、時間間隔法では
各セルが到着する時間間隔ｔを測定し、これらと規定時
間Ｔとを比較することにより流量過剰か否かの判定を行
う。Ｔ−Ｘ法では規定周期Ｔの間に到来するセル数ｘを
測定し、これらと規定セル数Ｘとを比較することにより
流量過剰か否かの判定を行う。ＤＢ（Dangerous Bridg
e）法では１セル通過時間づつ位相をずらした各規定時
間Ｔの間に到来するセル数ｘを測定し、これらと規定セ
ル数Ｘとを比較するこにより流量過剰か否かの判定を行
う。ＣＡＴ−Ｍ法では到着セル数が規定セル数Ｘに１を
加えた数になるまでの時間間隔ｔを１セル到着毎に位相
をずらして測定し、これらと規定時間Ｔとを比較するこ
とにより流量過剰か否かの判定を行う。そして、ＬＢ法
では１セル到着毎にカウンタをカウントアップし、かつ
常時所定レートで前記カウンタをカウントダウンし、該
カウンタのカウント値と規定カウント値Ｂとを比較する
ことにより流量過剰か否かの判定を行う。

【０００３】図７は従来のＵＰＣ配備方式のブロック図
で、図はＤＢ法のＵＰＣ回路を備える一例を示してい
る。図において、６１は加入者端末装置（ＴＥ１）、６
２はＰＢＸ等の網終端装置（ＮＴ２）、６３はセル多重
化部（ＭＵＸ）、６４₁〜６４ _nはＤＳＵ等の網終端装
置（ＮＴ１）、２００はＡＴＭ伝送装置、１１₁〜１１
_nは加入者線インタフェース、１２はセル多重化部、７
０は中央の監視制御部である。

【０００４】各加入者端末装置６１が発生するセルは夫
々が独自のＶＰＩ情報（Virtual Path Identifier ）を
持っており、各セルはＰＢＸ等の網終端装置６２で集め
られてＡＴＭ伝送装置２００に入力する。従って、例え
ばチャネル毎にポリシングすべき最大ｍ種のセルが有る
とすると、各加入者線インタフェース１１₁〜１１_nは
夫々ｍ種のセルをポリシング制御しなくてはならない。

【０００５】今、加入者線インタフェース１１₁に注目
すると、レジスタメモリ（ＲＭ）４６には予め中央の監
視制御部７０よりｍ種のＶＰＩパラメータＶＰＩ₁〜Ｖ
ＰＩ_m、時間間隔の申告値Ｔ₁〜Ｔ_m及びセル数の申告
値Ｘ₁〜Ｘ_mが設定される。この状態で、チャネルＣＨ
₁に到来したセルは加入者線終端部（ＩＦ）２１で受信
され、さらにセル情報分岐部（ＳＢ）２２で所定のヘッ
ダ情報（ＶＰＩ情報等）を分岐（コピー）され、セル遅
延部（ＳＭ）２３に一時的に記憶される。

【０００６】対象セルフィルタ（ＳＦ）４１は分岐した
ＶＰＩ情報が自己のＶＰＩパラメータと一致しているか
否かを識別しており、一致していれば識別パルスＶを出
力する。これによりカウンタ（ＣＴＲ）４３は＋１され
る。一方、ブリッジメモリ（ＢＭ）２５は過去に遡る最
大セル時間長Ｔ_MAX分のＶＰＩ情報を時系列に記憶して
おり、セレクタ（ＳＥＬ）４４は申告値Ｔに従ってブリ
ッジメモリ２５から申告セル時間長Ｔだけ前のＶＰＩ情
報を読み出す。そして、対象セルフィルタ（ＳＦ）４２
は該読み出されたＶＰＩ情報が自己のＶＰＩパラメータ
と一致しているか否かを識別しており、一致していれば
識別パルスＶ´を出力する。これによりカウンタ４３は
−１される。こうして、各トラヒック測定部のカウンタ
４３₁〜４３_mは各規定時間Ｔ₁〜Ｔ_mの間に到来した
セル数ｘ₁〜ｘ_mを時々刻々と計数している。

【０００７】さらに、識別パルスＶは対応するカウンタ
４３のセル数ｘとレジスタメモリ４６中の対応する申告
値Ｘとを付勢する。コンパレータ４５はこのセル数ｘと
申告値Ｘとを比較することで、もしｘ＞Ｘの場合はセル
制御信号Ｄを出力し、これによりセル遅延部２３の当該
セルはセル制御部（ＳＣ）２４においてマーキングされ
又は廃棄される。またｘ＞Ｘでない場合は、コンパレー
タ４５はセル制御信号Ｄを出力せず、これによりセル遅
延部２３の当該セルはセル制御部２４をそのまま通過す
る。他の加入者線インタフェース１１₂〜１１_nについ
ても同様である。そして、セル多重化部１２は各加入者
線インタフェース１１₁〜１１_nでポリシングされた後
の各セルを多重化している。

【０００８】係る構成により、従来は、各加入者線イン
タフェースが夫々につき全加入者分のトラヒック測定機
能を具備して、夫々に全加入者分のポリシング制御を同
時に実行可能としていた。

【０００９】

【発明が解決しようとする課題】上記のように従来のＵ
ＰＣ装置では、各加入者線インタフェースが夫々につき
全加入者分のトラヒック測定機能を具備して、夫々に全
加入者分のポリシング制御を同時に実行可能としていた
ため、加入者線インタフェースが大型化する上、ＡＴＭ
伝送装置全体が大型化かつ複雑化していた。本発明の目
的は、少ないトラフィック測定機能で多種のセルを効率
良くポリシング制御可能なＵＰＣ装置を提供することに
ある。

【００１０】

【課題を解決するための手段】上記の課題は例えば図１
の構成により解決される。即ち、本発明（１）のＵＰＣ
装置は、セルのトラヒックに関する規定情報に基づいて
違反セルのポリシング制御を行うＵＰＣ装置において、
ｎ種のセルのトラヒックを同時に測定可能なトラヒック
測定部と、トラヒック測定部の測定結果に基づき違反セ
ルのポリシング制御を行うポリシング制御部とを備え、
ポリシング制御部はトラヒック測定部の一部又は全部の
測定対象を動的に変更することにより監視すべきｍ（＞
ｎ）種のセルのポリシング制御を実質的に同時に行うも
のである。

【００１１】

【作用】本発明（１）のＵＰＣ装置においては、ポリシ
ング制御部はトラヒック測定部の一部又は全部の測定対
象を動的に変更することにより監視すべきｍ（＞ｎ）種
のセルのポリシング制御を実質的に同時に行う構成によ
り、少ないトラフィック測定機能を活用して監視すべき
多（ｍ）種のセルを実質的に同時に効率良くポリシング
制御できる。

【００１２】好ましくは、ポリシング制御部は監視すべ
きｍ種の測定対象につきｎ種の測定対象を巡回的に変更
する。従って、簡単な巡回的制御で監視すべき多種のセ
ルを公平にポリシング制御できる。また好ましくは、ポ
リシング制御部はｋ（＜ｎ）種のセルを固定的にポリシ
ング制御すると共に、残りの（ｍ−ｋ）種のセルを（ｎ
−ｋ）個のトラヒック監視情報に基づき巡回的にポリシ
ング制御する。従って、トラヒックが混んでいる又は違
反の可能性が高いセル種についてはこれらを固定的かつ
集中的にポリシング制御し、かつトラヒックが混んでい
ない又は違反の可能性が少ないセル種についてはこれら
を巡回的に公平にポリシング制御することが可能とな
り、よって少ないトラフィック測定機能を活用して監視
すべき多種のセルを効率良くポリシング制御できる。

【００１３】また好ましくは、ポリシング制御部はｎ種
のセルを同時にポリシング制御すると共に、そのセル種
毎に違反セル数を計数し、かつ残りの（ｍ−ｎ）種のセ
ルについてはそのセル種毎に到来セル数を計数し、何れ
か１のセル種の到来セル数が０以外となったことによ
り、前記ｎ種の内の違反セル数が０のセル種を探索し、
これらの間でポリシング制御対象を切り替える。従っ
て、一般にダイナミックかつ予測不可能に変化する様な
回線の使用状況に対しても有効（動的）に対処でき、よ
って少ないトラフィック測定機能を活用して監視すべき
多種のセルを効率良くポリシング制御できる。

【００１４】

【実施例】以下、添付図面に従って本発明による実施例
を詳細に説明する。なお、全図を通して同一符号は同一
又は相当部分を示すものとする。図２は実施例のＵＰＣ
配備方式のブロック図で、図において１３₁〜１３_nは
加入者線インタフェース、２１は加入者線終端部（Ｉ
Ｆ）、１_a，１_bはセル多重化部、２_a，２_bはＵＰＣ
回路部、３２はＵＰＣ回路、３３はＣＰＵ、３５はＣＰ
Ｕの共通バス、１４_a，１４_bはＶＰＩ変換部、１５，
１６はスイッチ回路（ＳＷ）である。

【００１５】このＡＴＭ伝送装置は、例えば各１５０Ｍ
ｂ／ｓのｎ（＝３２）本のチャネルＣＨ₁〜ＣＨ_nを収
容しており、セル多重化部１_a，１_bは全回線ＣＨ₁〜
ＣＨ _nのセルを４．８Ｇｂ／ｓのハイウェイに多重化す
る。しかる後、ＵＰＣ回路部２_a，２_bは多重化された
各種セルのトラヒックをセル種毎に測定し、該セルを夫
々のセルトラヒックに関する規定情報に基づいて集中的
にポリシング制御する。そして、ＶＰＩ変換部１４_a，
１４_bはＵＰＣ回路部２_a又は２_bを通過したセルのＶ
ＰＩ情報に基づいて該セルの方路を決定する。

【００１６】さらに、このＡＴＭ伝送装置は、セル多重
化部１、ＵＰＣ回路部２及びＶＰＩ変換部１４等の随所
を二重化しており、各部の故障に対しては不図示の中央
の監視制御部からのスイッチ制御信号ＳＷＣによりスイ
ッチ回路１５，１６等を切り換え、ＡＴＭ伝送装置の安
全な運用を確保している。図３は実施例のＵＰＣ回路の
ブロック図である。レジスタメモリ４６にはＣＰＵ３３
よりｑ種のＶＰＩパラメータＶＰＩ₁〜ＶＰＩ_q、時間
間隔の申告値Ｔ₁〜Ｔ_q及びセル数の申告値Ｘ₁〜Ｘ_q
が設定されている。この状態で、入力端子ＩＰ_aに到来
したセルはセル情報分岐部２２で所定のＶＰＩ情報等を
分岐（コピー）され、セル遅延部２３に一時的に記憶さ
れる。

【００１７】対象セルフィルタ４１は分岐したＶＰＩ情
報が自己のＶＰＩパラメータと一致しているか否かを識
別しており、一致していれば識別パルスＶを出力する。
これによりカウンタ４３は＋１される。一方、ブリッジ
メモリ２５は過去に遡る最大セル時間長Ｔ_MAX分のＶＰ
Ｉ情報を時系列に記憶しており、セレクタ４４は規定時
間の申告値Ｔに従ってブリッジメモリ２５から申告セル
時間長Ｔだけ前のＶＰＩ情報を読み出す。そして、対象
セルフィルタ４２は該読み出されたＶＰＩ情報が自己の
ＶＰＩパラメータと一致しているか否かを識別してお
り、一致していれば識別パルスＶ´を出力する。これに
よりカウンタ４３は−１される。こうして、各トラヒッ
ク測定部のカウンタ４３₁〜４３_qは各規定時間Ｔ₁〜
Ｔ_qの間に到来したセル数ｘ₁〜ｘ_qを時々刻々と計数
している。

【００１８】さらに、識別パルスＶは対応するカウンタ
４３のセル数ｘとレジスタメモリ４６の対応する申告値
Ｘとを付勢する。コンパレータ４５はこのセル数ｘと申
告値Ｘとを比較することで、もしｘ＞Ｘの場合はセル制
御信号Ｄ_aを出力し、これによりセル遅延部２３の当該
セルはセル制御部２４においてマーキングされ又は廃棄
される。またｘ＞Ｘでない場合は、コンパレータ４５は
セル制御信号Ｄ_aを出力せず、これによりセル遅延部２
３の当該セルはセル制御部２４をそのまま通過する。

【００１９】こうして、例えばトラヒック測定部の数ｑ
をポリシングすべき最大セル種の数（ｎ×ｍ）に選ぶと
すると、各トラヒック測定部以外の部分は共通に構成で
きるから、従来のようなＵＰＣ回路の分割損は無くな
る。しかも、このようなＵＰＣ回路３２は単一のＬＳＩ
として実現できる。一方、各加入者線インタフェース１
３₁〜１３_nにはＵＰＣ回路は含まれていないので、各
加入者線インタフェースのパッケージを小型化できる。
しかも、外部の監視制御部はＵＰＣ回路２_a又は２_bの
みを一括、集中的に監視制御すれば良いので、制御線や
インタフェース回路を一本化できる。

【００２０】ところで、このようなＡＴＭ伝送装置が収
容する各チャネルＣＨ₁〜ＣＨ_nには、常時ｍ種のセル
が入力しているとは限らない。従って、上記のようにト
ラヒック測定部の数ｑをポリシングすべき最大セル種の
数（ｎ×ｍ）に選ぶと、ＵＰＣ回路の使用効率は著しく
低下してしまう場合がある。そこで、以下にトラヒック
測定部の数ｑをポリシングすべき最大セル種の数（ｎ×
ｍ）よりも少ない数に選び、これにより最大セル種のセ
ルを動的にポリシング制御する場合を説明する。ＣＰＵ
３３は、この動的なポリシング制御の監視・制御を行う
ものである。

【００２１】図６は実施例の監視テーブルを説明する図
で、この監視テーブル１００はＣＰＵ３３内に設けられ
ている。図６の（Ａ）は一例として４個のトラヒック測
定部ＴＭＣ₁〜ＴＭＣ₄を模式的に表したものであり、
図６の（Ｂ）は最大８種のセルを動的にポリシング制御
するための監視テーブル１００の記憶内容を示してい
る。

【００２２】なお、図６の（Ｂ）において、「ＶＰＩ」
はトラヒック測定部ＴＭＣ₁〜ＴＭＣ₄に対して設定す
べきＶＰＩパラメータ、「Ｔ」は同規定時間、「Ｘ」は
同規定セル数である。また、「ＡＦ」は現在どのセル種
に対するポリシングがアクティブになっているかを表す
アクティブフラグ、「ＣＤ」はポリシングがアクティブ
になっているセル種について実際にセルを廃棄した回数
をカウントするポリシング回数カウンタ、「ＣＩ」はポ
リシングがアクティブになっていないセル種についての
セルが到着した回数をカウントするポリシング対象外セ
ルカウンタである。

【００２３】図４は実施例の動的なポリシング制御のフ
ローチャートである。ＡＴＭ伝送装置に電源投入すると
「ＰＷＲ−ＯＮ」の処理に入力する。ステップＳ１では
動的なポリシング制御のスケジュールカウンタＳＣをリ
セットし、ステップＳ２ではＵＰＣ回路３２のレジスタ
メモリ４６に各種のパラメータを初期設定する。これを
図６で説明すると、例えばトラヒック測定部ＴＭＣ₁〜
ＴＭＣ₄に対して夫々ＶＰＩパラメータＶＰＩ₁〜ＶＰ
Ｉ₄，規定時間Ｔ₁〜Ｔ₄及び規定セル数Ｘ₁〜Ｘ₄を
設定し、かつこれらのアクティブフラグＡＦを「１」に
する。ステップＳ３ではＣＰＵ内蔵の所定時間ｔのタイ
マをスタートさせ、ステップＳ４では割込を許可する。
ステップＳ５ではＣＰＵ３３はＩＤＬＥ状態又は他の処
理を実行している。

【００２４】タイマ割込が発生すると「Ｔ−ＩＮＴ」の
処理に入力する。ステップＳ１１では割込を不可にし、
ステップＳ１２ではスケジュールカウンタＳＣに＋１す
る。ステップＳ１３ではＳＣ＝ｋか否かの判別を行い、
ＳＣ＝ｋならステップＳ１４でスケジュールカウンタＳ
Ｃをリセットする。またＳＣ＝ｋでない場合はステップ
Ｓ１４をスキップする。そして、ステップＳ１５ではス
ケジュールカウンタＳＣの内容に従ってポリシングの対
象セル種を変更する。

【００２５】これを図６で説明すると、まずスケジュー
ルカウンタＳＣ＝１の場合はトラヒック測定部ＴＭＣ₁
にＶＰＩパラメータＶＰＩ₅，規定時間Ｔ₅及び規定セ
ル数Ｘ₅を設定し、かつそのアクティブフラグＡＦを
「１」にし、代わりにＶＰＩ₁に係るアクティブフラグ
ＡＦを「０」にする。次にＳＣ＝２の場合はトラヒック
測定部ＴＭＣ₂にＶＰＩパラメータＶＰＩ₆，規定時間
Ｔ₆，規定セル数Ｘ₆を設定し、かつそのアクティブフ
ラグＡＦを「１」にし、代わりにＶＰＩ₂に係るアクテ
ィブフラグＡＦを「０」にする。以下同様である。こう
すれば４個のトラヒック測定部で全８種のセルを巡回的
にかつ公平にポリシング制御できる。

【００２６】図４に戻り、ステップＳ１６では割込を許
可し、メインルーチンに戻る。なお、上記以外にも幾つ
かの動的なポリシング制御方法がある。例えばトラヒッ
ク測定部ＴＭＣ₁〜ＴＭＣ₃には違反の確率の高いＶＰ
ＩパラメータＶＰＩ₁〜ＶＰＩ₃，規定時間Ｔ₁〜Ｔ₃
及び規定セル数Ｘ₁〜Ｘ₃を設定して固定しておき、残
りのトラヒック測定部ＴＭＣ₄をセル種別ＶＰＩ₄〜Ｖ
ＰＩ₈に対して巡回させるものである。

【００２７】あるいは、所定時間間隔ｔ毎にではなく、
所定時刻毎にタイマ割込を発生させるようにしてもよ
い。この場合は時間帯に応じて異なるポリシング制御パ
ターンを有するような監視テーブル１００₁，１００₂
等を設けるとよい。これを図６で説明すると、まず午前
９時にタイマ割込が発生した場合はスケジュールカウン
タＳＣ＝１により監視テーブル１００₁のポリシング制
御パターンを選択する。ここでアクティブとされている
セル種別ＶＰＩ₁〜ＶＰＩ₄は例えば企業ユーザ等のＶ
ＰＩであって、午前９時より網の使用頻度が高くなるの
で、セル違反の確立も高いと考えられる。次に午後７時
にタイマ割込が発生した場合はスケジュールカウンタＳ
Ｃ＝２により監視テーブル１００₂のポリシング制御パ
ターンを選択する。監視テーブル１００₂のポリシング
制御パターンは、例えば残りのセル種別ＶＰＩ₅〜ＶＰ
Ｉ₈をアクティブにするようなものでよい。これらは例
えば個人や店等のユーザのＶＰＩであり、午後７時以降
に網の使用頻度が高くなると考えられる。

【００２８】ところで、上記のような一方的な時間的な
制御のみでは、ある時間帯に思わぬ種類のセルが到来し
たような場合には、これをポリシング制御できない。そ
こで、図３のＵＰＣ回路３２は、さらに以下に述べるよ
うなポリシング状態の検出回路を備えている。図３にお
いて、セルフィルタ（ＳＩＦ）２７は指定のＶＰＩパラ
メータ以外のＶＰＩ情報を検出するとそのＶＰＩ情報を
通過させる。またセルタイミング検出部（ＳＤＴ）２６
はヘッダ情報中の所定ビットを検出して１セル通過毎に
セルタイミングパルスＳＴＰを出力する。そして、ＮＯ
Ｒゲート回路（ＮＯ）５３はトラヒック測定部において
いずれかの識別パルスＶ₁〜Ｖ_qが発生するとＡＮＤゲ
ート回路５２の入力を消勢する。従って、もしセルフィ
ルタ２７にブランク（空）のセルのＶＰＩパラメータを
指定しておけば、レジスタ（ＲＧ）５１にはブランク以
外のセルであってかつ現時点ではポリシング対象となっ
ていないような種類のセルが到来した時にそのＶＰＩ情
報がセットされる。そして、このＶＰＩ情報のセットに
よりレジスタ５１はＣＰＵ３３に対して割込要求信号Ｉ
_aを出力する。一方、この割込要求信号Ｉ_aを受け付け
たＣＰＵ３３は共通バス３５を介してレジスタ５１のＶ
ＰＩ情報を読み取ることができる。

【００２９】また、ラッチ回路（ＬＴＣＨ）５５はトラ
ヒック測定部においていずれかの識別パルスＶ₁〜Ｖ_q
が発生すると、当該識別パルスＶをラッチし、エンコー
ダ（ＥＮＣ）５４はラッチ回路５５の出力をエンコード
する。一方、コンパレータ４５の出力のセル制御信号Ｄ
_aは同時にＣＰＵ３３に対する割込要求信号Ｄ_aでもあ
るので、これを受け付けたＣＰＵ３３は共通バス３５を
介してエンコーダ５４の出力の間接的なＶＰＩ情報を読
み取ることができる。

【００３０】ＣＰＵ３３は、これらの検出回路を活用
し、かつ以下に述べる割込制御を加えることである時間
帯に思わぬ種類のセルが到来した場合でもこれをポリシ
ング制御できる。図５は実施例の割込制御のフローチャ
ートで、図５の（Ａ）はセル制御信号Ｄ _aによる割込が
発生した場合の処理、図５の（Ｂ）はポリシング対象外
のセルが入力した場合の処理を夫々示している。

【００３１】図５の（Ａ）において、セル制御信号Ｄ_a
による割込が発生すると「Ｐ−ＩＮＴ」の処理に入力す
る。ステップＳ２１では割込を不許可にし、ステップＳ
２２ではエンコーダ５４のＶＰＩ情報を読み取る。ステ
ップＳ２３では監視テーブル１００₁の該読み取ったＶ
ＰＩ情報に対応するポリシング回数カウンタＣＤに＋１
する。ステップＳ２４では割込を許可し、メインルーチ
ンに戻る。

【００３２】図５の（Ｂ）において、ポリシング対象以
外のセルの到来による割込が発生すると「Ｖ−ＩＮＴ」
の処理に入力する。ステップＳ３１では割込を不許可に
し、ステップＳ３２ではレジスタ５１のＶＰＩ情報を読
み取る。ステップＳ３３では監視テーブル１００₁の該
読み取ったＶＰＩ情報に対応するポリシング対象外セル
カウンタＣＩに＋１する。ステップＳ３４ではＣＩ＞Ｑ
（所定数）か否かを判別し、ＣＩ＞ＱならステップＳ３
５でポリシング対象を変更する。

【００３３】これを図６で説明すると、監視テーブル１
００₁によれば現時点ではＶＰＩ₁〜ＶＰＩ₄がポリシ
ングの対象であり、ＶＰＩ₂については過去に違反セル
が３回廃棄されおり、ＶＰＩ₄については１回廃棄され
ている。この時点で新たにポリシング対象外のＶＰＩ₆
が検出されたとすると、今度はこのＶＰＩ₆をポリシン
グの対象にしたい。そこで、例えば過去に違反セルを出
していないＶＰＩ₁又はＶＰＩ₃をポリシングの対象か
ら一時的に外し、代わりにＶＰＩ₆をポリシングの対象
とするような変更を行う。

【００３４】図５に戻り、ステップＳ３４の判別でＣＩ
＞ＱでないならステップＳ３５をスキップする。ステッ
プＳ３６では割込を許可し、メインルーチンに戻る。な
お、上記実施例ではＤＢ法への適用例を示したがこれに
限らない。本発明は他の時間間隔法、Ｔ−Ｘ法、ＣＡＴ
−Ｍ法、ＬＢ等にも適用可能である。また、上記実施例
ではＵＰＣ回路のトラヒック測定部の一部としてハード
ウエアによるカウンタ回路４３を使用したがこれに限ら
ない。例えば、カウンタ等の機能をソフトウエア的な監
視テーブル１００上に設けても良い。

【００３５】また、上記実施例では網側のＡＴＭ伝送装
置への適用例を示したがこれに限らない。例えば加入者
側のＰＢＸ６２においても自発的に違反セルを出さない
ようにポリシング制御機能を設けることが可能であり、
本発明はかかるＰＢＸ（ＡＴＭ伝送装置）への適用も可
能である。また、上記実施例ではＣＰＵ３３を使用した
がこれに限らない。超高速処理が要求される場合は専用
に構成された超高速ＣＰＵ又は同等の機能を実現するハ
ードウエア回路を採用してもよい。

【００３６】

【発明の効果】以上述べた如く本発明によれば、ポリシ
ング制御部はトラヒック測定部の一部又は全部の測定対
象を動的に変更することにより監視すべきｍ（＞ｎ）種
のセルのポリシング制御を実質的に同時に行う構成によ
り、少ないトラフィック測定機能を活用して監視すべき
多（ｍ）種のセルを実質的に同時に効率良くポリシング
制御できる。

【図面の簡単な説明】

【図１】図１は本発明の原理的構成図である。

【図２】図２は実施例のＵＰＣ配備方式のブロック図で
ある。

【図３】図３は実施例のＵＰＣ回路のブロック図であ
る。

【図４】図４は実施例の動的なポリシング制御のフロー
チャートである。

【図５】図５は実施例の割込制御のフローチャートであ
る。

【図６】図６は実施例の監視テーブルを説明する図であ
る。

【図７】図７は従来のＵＰＣ配備方式のブロック図であ
る。

【符号の説明】

１セル多重化部２ＵＰＣ回路部

フロントページの続き (72)発明者竹尾浩神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者立石博臣神奈川県川崎市中原区上小田中1015番地富士通株式会社内 (72)発明者山中直明東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内 (72)発明者佐藤陽一東京都千代田区内幸町１丁目１番６号日本電信電話株式会社内 (56)参考文献特開平４−25255（ＪＰ，Ａ) 特開平１−183938（ＪＰ，Ａ) 特開平３−247145（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04L 12/28 H04L 12/56

Claims

(57)【特許請求の範囲】

【請求項１】セルのトラヒックに関する規定情報に基
づいて違反セルのポリシング制御を行うＵＰＣ装置にお
いて、ｎ種のセルのトラヒックを同時に測定可能なトラヒック
測定部と、トラヒック測定部の測定結果に基づき違反セルのポリシ
ング制御を行うポリシング制御部とを備え、ポリシング制御部はトラヒック測定部の一部又は全部の
測定対象を動的に変更することにより監視すべきｍ（＞
ｎ）種のセルのポリシング制御を実質的に同時に行うこ
とを特徴とするＵＰＣ装置。
【請求項２】ポリシング制御部は監視すべきｍ種の測
定対象につきｎ種の測定対象を巡回的に変更することを
特徴とする請求項１に記載のＵＰＣ装置。
【請求項３】ポリシング制御部はｋ（＜ｎ）種のセル
を固定的にポリシング制御すると共に、残りの（ｍ−
ｋ）種のセルを（ｎ−ｋ）個のトラヒック監視情報に基
づき巡回的にポリシング制御することを特徴とする請求
項１に記載のＵＰＣ装置。
【請求項４】ポリシング制御部はｎ種のセルを同時に
ポリシング制御すると共に、そのセル種毎に違反セル数
を計数し、かつ残りの（ｍ−ｎ）種のセルについてはそ
のセル種毎に到来セル数を計数し、何れか１のセル種の
到来セル数が０以外となったことにより、前記ｎ種の内
の違反セル数が０のセル種を探索し、これらの間でポリ
シング制御対象を切り替えることを特徴とする請求項１
に記載のＵＰＣ装置。