JP3071031B2 - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP3071031B2 JP3071031B2 JP4104646A JP10464692A JP3071031B2 JP 3071031 B2 JP3071031 B2 JP 3071031B2 JP 4104646 A JP4104646 A JP 4104646A JP 10464692 A JP10464692 A JP 10464692A JP 3071031 B2 JP3071031 B2 JP 3071031B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- laser device
- semiconductor laser
- strain
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は歪量子井戸半導体レーザ
装置に関する。
装置に関する。
【０００２】
【従来の技術】ＩｎＧａＡｓ歪量子井戸層からなる歪量
子井戸構造の活性層をＧａＡｓ基板上に形成した歪量子
井戸半導体レーザ装置は、従来のＧａＡｓ／ＡｌＧａＡ
ｓおよびＧａＩｎＰ／ＩｎＰ等の格子整合系レーザ装置
で発振が困難であった波長０．９〜１．１μｍの光源と
して期待されている。例えば光通信に用いられる信号光
を増幅するエルビウムドープ光ファイバーの励起用光源
やＳＨＧ素子（第二高調波発生素子）と組み合わせて緑
色から青色領域のレーザ光に変換するための光源として
重要である。
子井戸構造の活性層をＧａＡｓ基板上に形成した歪量子
井戸半導体レーザ装置は、従来のＧａＡｓ／ＡｌＧａＡ
ｓおよびＧａＩｎＰ／ＩｎＰ等の格子整合系レーザ装置
で発振が困難であった波長０．９〜１．１μｍの光源と
して期待されている。例えば光通信に用いられる信号光
を増幅するエルビウムドープ光ファイバーの励起用光源
やＳＨＧ素子（第二高調波発生素子）と組み合わせて緑
色から青色領域のレーザ光に変換するための光源として
重要である。
【０００３】斯る半導体レーザ装置としては、例えば J
APANESE JOURNAL OF APPLIED PHYSICS,VOL.30,No.6,(19
91)のpp.1220-1224に開示されている。この装置は、Ｇ
ａＡｓ基板上にＡｌＧａＡｓ傾斜層間に単一のＩｎ0.24
Ｇａ0.76Ａｓ歪量子井戸層が挟まれた構造が形成されて
いる。
APANESE JOURNAL OF APPLIED PHYSICS,VOL.30,No.6,(19
91)のpp.1220-1224に開示されている。この装置は、Ｇ
ａＡｓ基板上にＡｌＧａＡｓ傾斜層間に単一のＩｎ0.24
Ｇａ0.76Ａｓ歪量子井戸層が挟まれた構造が形成されて
いる。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
ＩｎＧａＡｓ歪量子井戸レーザ装置では光出力端面での
光密度が高いので、光学損傷（ＣＯＤ）のため、基本モ
ードでの光出力が８０ｍＷ程度であった。
ＩｎＧａＡｓ歪量子井戸レーザ装置では光出力端面での
光密度が高いので、光学損傷（ＣＯＤ）のため、基本モ
ードでの光出力が８０ｍＷ程度であった。
【０００５】本発明は、上述の問題点を鑑み成されたも
のであり、単一モードで高光出力が可能な半導体レーザ
装置を提供することが目的である。
のであり、単一モードで高光出力が可能な半導体レーザ
装置を提供することが目的である。
【０００６】
【課題を解決するための手段】本発明の半導体レーザ装
置は、ＧａＡｓ基板と、該基板上に形成した圧縮歪をも
つＩｎyＧａ1-yＡｓを量子井戸層とする歪量子井戸構造
の活性層と、からなる半導体レーザ装置において、光出
力側端面領域を除く内部領域にある前記活性層の近傍に
歪緩和層を設けたことを特徴とする。
置は、ＧａＡｓ基板と、該基板上に形成した圧縮歪をも
つＩｎyＧａ1-yＡｓを量子井戸層とする歪量子井戸構造
の活性層と、からなる半導体レーザ装置において、光出
力側端面領域を除く内部領域にある前記活性層の近傍に
歪緩和層を設けたことを特徴とする。
【０００７】特に、前記歪緩和層がＩｎxＧａ1-xＡｓ
（０＜ｘ＜ｙ）であることを特徴とする。
（０＜ｘ＜ｙ）であることを特徴とする。
【０００８】また、前記歪緩和層がＩｎtＧａ1-tＰで構
成され、その格子定数が前記ＩｎyＧａ1-yＡｓの格子定
数より小さく、かつ前記ＧａＡｓ基板の格子定数より大
きいことを特徴とする。
成され、その格子定数が前記ＩｎyＧａ1-yＡｓの格子定
数より小さく、かつ前記ＧａＡｓ基板の格子定数より大
きいことを特徴とする。
【０００９】
【作用】光出力側端面領域を除く内部領域にある活性層
近傍に歪緩和層を設けると、該内部領域にある活性層の
圧縮応力（圧縮歪み）は緩和されるが、光出力側端面領
域の活性層の圧縮応力は殆ど緩和されない。この結果、
前記圧縮応力が緩和された活性層のバンドギャップに比
べて、圧縮応力が緩和されない活性層はそのバンドギャ
ップが大きくなるので、前記光出力側端面領域がレーザ
光を吸収しない領域となり、ＣＯＤの発生を防止でき
る。
近傍に歪緩和層を設けると、該内部領域にある活性層の
圧縮応力（圧縮歪み）は緩和されるが、光出力側端面領
域の活性層の圧縮応力は殆ど緩和されない。この結果、
前記圧縮応力が緩和された活性層のバンドギャップに比
べて、圧縮応力が緩和されない活性層はそのバンドギャ
ップが大きくなるので、前記光出力側端面領域がレーザ
光を吸収しない領域となり、ＣＯＤの発生を防止でき
る。
【００１０】特に、前記歪緩和層がＩｎxＧａ1-xＡｓ
（０＜ｘ＜ｙ）であると、該緩和層の格子定数は、Ｇａ
Ａｓ基板の格子定数より大きく、且つＩｎyＧａ1-yＡｓ
の格子定数より小さいので、内部領域の活性層の圧縮応
力が緩和され、また活性層から発される光を吸収しな
い。
（０＜ｘ＜ｙ）であると、該緩和層の格子定数は、Ｇａ
Ａｓ基板の格子定数より大きく、且つＩｎyＧａ1-yＡｓ
の格子定数より小さいので、内部領域の活性層の圧縮応
力が緩和され、また活性層から発される光を吸収しな
い。
【００１１】また、前記歪緩和層がＩｎtＧａ1-tＰで構
成され、その格子定数が前記ＩｎyＧａ1-yＡｓの格子定
数より小さく、かつＧａＡｓ基板の格子定数より大きい
場合も前記ＩｎxＧａ1-xＡｓ（０＜ｘ＜ｙ）と同様に内
部領域の活性層の圧縮応力の緩和と活性層からの光を吸
収しない作用がある。
成され、その格子定数が前記ＩｎyＧａ1-yＡｓの格子定
数より小さく、かつＧａＡｓ基板の格子定数より大きい
場合も前記ＩｎxＧａ1-xＡｓ（０＜ｘ＜ｙ）と同様に内
部領域の活性層の圧縮応力の緩和と活性層からの光を吸
収しない作用がある。
【００１２】
【実施例】本発明の半導体レーザ装置の一実施例を図面
を参照しつつ詳細に説明する。図１(ａ)本実施例の半導
体レーザ装置の斜視図であり、図１(ｂ)は同図(ａ)の破
線Ｘ−Ｘにおける断面図である。
を参照しつつ詳細に説明する。図１(ａ)本実施例の半導
体レーザ装置の斜視図であり、図１(ｂ)は同図(ａ)の破
線Ｘ−Ｘにおける断面図である。
【００１３】図中、１は例えば１００μｍ厚のｎ型Ｇａ
Ａｓ基板（格子定数＝５．６５Å）である。この基板１
の（１００）面上には、１μｍ厚のｎ型ＧａＡｓバッフ
ァ層２、１μｍ厚のｎ型Ａｌ0.3Ｇａ0.7Ａｓクラッド層
３、５００Å厚のｎ型ＡｌuＧａ1-uＡｓ（ここで、ｕは
下側から上側へ０．３から０へ線形に変化）傾斜層４、
そして５００Å厚のアンドープ型ＧａＡｓ障壁層５、８
０Å厚のアンドープ型ＩｎyＧａ1-yＡｓ（望ましくは、
０．１＜ ｙ＜０．２５）、例えばＩｎ0.2Ｇａ0.8Ａｓ
歪量子井戸層６、３００Å厚のアンドープ型ＧａＡｓ障
壁層７からなる活性層８がこの順序に積層されている。
Ａｓ基板（格子定数＝５．６５Å）である。この基板１
の（１００）面上には、１μｍ厚のｎ型ＧａＡｓバッフ
ァ層２、１μｍ厚のｎ型Ａｌ0.3Ｇａ0.7Ａｓクラッド層
３、５００Å厚のｎ型ＡｌuＧａ1-uＡｓ（ここで、ｕは
下側から上側へ０．３から０へ線形に変化）傾斜層４、
そして５００Å厚のアンドープ型ＧａＡｓ障壁層５、８
０Å厚のアンドープ型ＩｎyＧａ1-yＡｓ（望ましくは、
０．１＜ ｙ＜０．２５）、例えばＩｎ0.2Ｇａ0.8Ａｓ
歪量子井戸層６、３００Å厚のアンドープ型ＧａＡｓ障
壁層７からなる活性層８がこの順序に積層されている。
【００１４】前記ＩｎyＧａ1-yＡｓ歪量子井戸層６は、
ＧａＡｓ基板に比べて大きな格子定数をもち、この結果
圧縮歪みを持つ。その組成比ｙが例えば０．２の場合、
歪は＋１．４％である。
ＧａＡｓ基板に比べて大きな格子定数をもち、この結果
圧縮歪みを持つ。その組成比ｙが例えば０．２の場合、
歪は＋１．４％である。
【００１５】前記ＧａＡｓ障壁層７上のうち光出力側端
面から幅１０〜６０μｍ、例えば５０μｍの光出力端面
領域Ａ及びＣを除く、即ち内部領域Ｂには例えば５０〜
３００Å、望ましくは１００Å厚のｐ型ＩｎxＧａ1-xＡ
ｓ（０＜ｘ＜ｙで、望ましくはｘ＜ｙ−０．０５）、例
えばＩｎ0.1Ｇａ0.9Ａｓ歪緩和層９が形成されている。
面から幅１０〜６０μｍ、例えば５０μｍの光出力端面
領域Ａ及びＣを除く、即ち内部領域Ｂには例えば５０〜
３００Å、望ましくは１００Å厚のｐ型ＩｎxＧａ1-xＡ
ｓ（０＜ｘ＜ｙで、望ましくはｘ＜ｙ−０．０５）、例
えばＩｎ0.1Ｇａ0.9Ａｓ歪緩和層９が形成されている。
【００１６】前記ＧａＡｓ障壁層７及び前記歪緩和層９
上には、２００Å厚のｐ型ＧａＡｓ光閉じ込め層１０、
５００Å厚のＡｌvＧａ1-vＡｓ（ここで、ｖは下側から
上側へ０から０．３へ線形に変化）傾斜層１１が形成さ
れている。
上には、２００Å厚のｐ型ＧａＡｓ光閉じ込め層１０、
５００Å厚のＡｌvＧａ1-vＡｓ（ここで、ｖは下側から
上側へ０から０．３へ線形に変化）傾斜層１１が形成さ
れている。
【００１７】前記傾斜層１１上には下部幅３μｍ、上部
幅２μｍ、高さ１μｍのストライプ状リッジ部１２ａを
もつｐ型Ａｌ0.3Ｇａ0.7Ａｓクラッド層１２が形成され
ている。ここで、このクラッド層１２の層厚はリッジ部
１２ａ以外の部分では０．２μｍである。
幅２μｍ、高さ１μｍのストライプ状リッジ部１２ａを
もつｐ型Ａｌ0.3Ｇａ0.7Ａｓクラッド層１２が形成され
ている。ここで、このクラッド層１２の層厚はリッジ部
１２ａ以外の部分では０．２μｍである。
【００１８】そして、前記ｐ型クラッド層１２のリッジ
部１２ａ上には、０．７μｍ厚のｐ型ＧａＡｓキャップ
層１３が形成されている。前記ｐ型クラッド層１２上及
び側面及びｐ型キャップ層１３の側面には３０００Å厚
のＳｉＯ2等の絶縁層１４が形成されている。
部１２ａ上には、０．７μｍ厚のｐ型ＧａＡｓキャップ
層１３が形成されている。前記ｐ型クラッド層１２上及
び側面及びｐ型キャップ層１３の側面には３０００Å厚
のＳｉＯ2等の絶縁層１４が形成されている。
【００１９】前記絶縁層１４及び露出しているキャップ
層１３上面にはＣｒ／Ａｕからなるｐ型電極１５、前記
基板１下面にはＡｕＧｅＮｉ／Ａｕからなるｎ型電極１
６が形成されている。
層１３上面にはＣｒ／Ａｕからなるｐ型電極１５、前記
基板１下面にはＡｕＧｅＮｉ／Ａｕからなるｎ型電極１
６が形成されている。
【００２０】上述では、歪緩和層９の効果を十分に引き
出すため、障壁層７の層厚を比較的小さくし、この結果
光閉じ込め効果が低減するのを光閉じ込め層１０で補完
している。
出すため、障壁層７の層厚を比較的小さくし、この結果
光閉じ込め効果が低減するのを光閉じ込め層１０で補完
している。
【００２１】尚、以下の表１に各半導体層のキャリア濃
度とドーパントの一例を示す。
度とドーパントの一例を示す。
【００２２】
【表１】
【００２３】ところで、前記歪緩和層９はその組成比ｘ
の範囲が０＜ｘ＜ｙなので、該歪緩和層９は活性層８か
ら発せられる光を吸収する惧れがなく、そして前記歪緩
和層９、ＩｎyＧａ1-yＡｓ、及びＧａＡｓ基板１のそれ
ぞれが無歪み状態にある時の格子定数を比べると、歪緩
和層９はＧａＡｓ基板１に比べて大きな格子定数をも
ち、且つ前記ＩｎyＧａ1-yＡｓに比べて格子定数が小さ
いので、該歪緩和層９がその下部にあるＧａＡｓ障壁層
７の格子間をＧａＡｓ基板より大きく、且つ前記Ｉｎy
Ｇａ1-yＡｓより小さくするように応力が働く。例えば
組成比ｘが０．１の場合、歪緩和層９はＧａＡｓ基板に
対して歪みが＋０．７％となる。
の範囲が０＜ｘ＜ｙなので、該歪緩和層９は活性層８か
ら発せられる光を吸収する惧れがなく、そして前記歪緩
和層９、ＩｎyＧａ1-yＡｓ、及びＧａＡｓ基板１のそれ
ぞれが無歪み状態にある時の格子定数を比べると、歪緩
和層９はＧａＡｓ基板１に比べて大きな格子定数をも
ち、且つ前記ＩｎyＧａ1-yＡｓに比べて格子定数が小さ
いので、該歪緩和層９がその下部にあるＧａＡｓ障壁層
７の格子間をＧａＡｓ基板より大きく、且つ前記Ｉｎy
Ｇａ1-yＡｓより小さくするように応力が働く。例えば
組成比ｘが０．１の場合、歪緩和層９はＧａＡｓ基板に
対して歪みが＋０．７％となる。
【００２４】従って、前記歪緩和層９の下部である内部
領域Ａにある歪量子井戸層６の圧縮歪み（圧縮応力）が
緩和されるが、光出力端面領域Ａ及びＣの歪量子井戸層
６の圧縮歪みは殆ど緩和されない。
領域Ａにある歪量子井戸層６の圧縮歪み（圧縮応力）が
緩和されるが、光出力端面領域Ａ及びＣの歪量子井戸層
６の圧縮歪みは殆ど緩和されない。
【００２５】次に、斯る半導体レーザ装置の製造につい
て説明する。
て説明する。
【００２６】まず、ｎ型ＧａＡｓ基板１の一主面である
（１００）面上に、基板温度６００℃で分子線エピタキ
シャル法（ＭＢＥ法）により、ｎ型バッファ層２、ｎ型
クラッド層３、ｎ型傾斜層４、アンドープ型障壁層５、
アンドープ型井戸層６、アンドープ型障壁層７、歪緩和
層９をこの順に形成する。
（１００）面上に、基板温度６００℃で分子線エピタキ
シャル法（ＭＢＥ法）により、ｎ型バッファ層２、ｎ型
クラッド層３、ｎ型傾斜層４、アンドープ型障壁層５、
アンドープ型井戸層６、アンドープ型障壁層７、歪緩和
層９をこの順に形成する。
【００２７】次に、上記結晶成長後、６００μｍ毎に１
００μｍ幅のストライプ窓をもつレジスト膜を形成し、
このレジスト膜をマスクとして、前記歪緩和層９をリン
酸系エッチング液（Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１
０：１０）で約３秒間、室温でストライプ状にエッチン
グ除去した後、レジスト膜を除去する。ここで、前記ス
トライプ窓の方向は＜０１−１＞方向である。
００μｍ幅のストライプ窓をもつレジスト膜を形成し、
このレジスト膜をマスクとして、前記歪緩和層９をリン
酸系エッチング液（Ｈ3ＰＯ4：Ｈ2Ｏ2：Ｈ2Ｏ＝１：１
０：１０）で約３秒間、室温でストライプ状にエッチン
グ除去した後、レジスト膜を除去する。ここで、前記ス
トライプ窓の方向は＜０１−１＞方向である。
【００２８】このエッチング処理後、基板温度６００℃
でＭＢＥ法によりｐ型光閉じ込め層１０、ｐ型傾斜層１
１、１μｍ厚のｐ型クラッド層１２、０．７μｍ厚のｐ
型キャップ層１３をこの順序に積層する。
でＭＢＥ法によりｐ型光閉じ込め層１０、ｐ型傾斜層１
１、１μｍ厚のｐ型クラッド層１２、０．７μｍ厚のｐ
型キャップ層１３をこの順序に積層する。
【００２９】その後、幅２μｍのストプライプ状のレジ
スト膜を＜０１−１＞方向と直角方向に形成した後、こ
のレジスト膜をマスクとしてリン酸系エッチング液で前
記ｐ型クラッド層１２の層厚が０．２μｍになるまでエ
ッチングして、該ｐ型クラッド層１２にストライプ状の
リッジ部１２ａを形成する。
スト膜を＜０１−１＞方向と直角方向に形成した後、こ
のレジスト膜をマスクとしてリン酸系エッチング液で前
記ｐ型クラッド層１２の層厚が０．２μｍになるまでエ
ッチングして、該ｐ型クラッド層１２にストライプ状の
リッジ部１２ａを形成する。
【００３０】その後、前記ｐ型クラッド層１２及びｐ型
キャップ層１３上にＳｉＯ2等からなる絶縁層１４をＣ
ＶＤ法等により形成した後、前記キャップ層１３上面を
除いた部分にレジスト膜を形成する。その後、このレジ
スト膜をマスクとして、前記キャップ層１３上面の絶縁
層１４をフッ酸系エッチング液でエッチング除去してｐ
型キャップ層１３を露出させる。そして、その後、絶縁
層１４及び露出したｐ型キャップ層１３上にｐ型電極１
５、及び基板１下面にｎ型電極１６を蒸着等により形成
する。
キャップ層１３上にＳｉＯ2等からなる絶縁層１４をＣ
ＶＤ法等により形成した後、前記キャップ層１３上面を
除いた部分にレジスト膜を形成する。その後、このレジ
スト膜をマスクとして、前記キャップ層１３上面の絶縁
層１４をフッ酸系エッチング液でエッチング除去してｐ
型キャップ層１３を露出させる。そして、その後、絶縁
層１４及び露出したｐ型キャップ層１３上にｐ型電極１
５、及び基板１下面にｎ型電極１６を蒸着等により形成
する。
【００３１】そして、最後に、前記歪緩和層９を除去し
たストライプ状にした部分の中央部でへき開して図１に
示す半導体レーザ装置を完成する。
たストライプ状にした部分の中央部でへき開して図１に
示す半導体レーザ装置を完成する。
【００３２】尚、ＭＢＥ法に代えて有機金属気相成長法
（ＭＯＣＶＤ法）を用いて半導体層を形成してもよい。
（ＭＯＣＶＤ法）を用いて半導体層を形成してもよい。
【００３３】図２に本実施例の半導体レーザ装置と歪緩
和層を除いた点以外は該実施例と同じ従来例の半導体レ
ーザ装置の電流−光出力特性を示す。ここで、共振器長
は７００μｍであり、光出力側端面にはそれぞれ５％と
７０％のコーティングを施した。
和層を除いた点以外は該実施例と同じ従来例の半導体レ
ーザ装置の電流−光出力特性を示す。ここで、共振器長
は７００μｍであり、光出力側端面にはそれぞれ５％と
７０％のコーティングを施した。
【００３４】この図から、従来例の半導体レーザ装置は
光出力が８０ｍＷ程度であるのに対して、本実施例の半
導体レーザ装置は、単一モードで１２０ｍＷ以上の高光
出力発振が行えたことが判る。又、この図から本実施例
の装置は、該装置内部の発熱に起因する光出力の飽和が
見られる。これは放熱対策により更に高出力化が可能で
あることを示唆している。尚、発振波長は従来と同様の
波長範囲０．９μｍ〜１．１μｍであり、井戸層の組成
比あるいは層厚を変化させることにより該波長範囲内で
発振波長を選択できる。
光出力が８０ｍＷ程度であるのに対して、本実施例の半
導体レーザ装置は、単一モードで１２０ｍＷ以上の高光
出力発振が行えたことが判る。又、この図から本実施例
の装置は、該装置内部の発熱に起因する光出力の飽和が
見られる。これは放熱対策により更に高出力化が可能で
あることを示唆している。尚、発振波長は従来と同様の
波長範囲０．９μｍ〜１．１μｍであり、井戸層の組成
比あるいは層厚を変化させることにより該波長範囲内で
発振波長を選択できる。
【００３５】これは上述のように、内部領域Ｂの活性層
の圧縮歪みに比べて、光出力端面領域Ａ及びＣの圧縮歪
みが大きいので、内部領域Ｂの活性層に比べて光出力端
面領域Ａ，Ｃの活性層でのバンドギャップが大きくな
る。従って、レーザ光を吸収しない窓構造が光出力端面
領域Ａ，Ｃに形成され、ＣＯＤの発生を防止できるため
である。
の圧縮歪みに比べて、光出力端面領域Ａ及びＣの圧縮歪
みが大きいので、内部領域Ｂの活性層に比べて光出力端
面領域Ａ，Ｃの活性層でのバンドギャップが大きくな
る。従って、レーザ光を吸収しない窓構造が光出力端面
領域Ａ，Ｃに形成され、ＣＯＤの発生を防止できるため
である。
【００３６】尚、上記実施例では、歪緩和層９として、
ＩｎＧａＡｓを用いたが、ＩｎtＧａ1-tＰ（０．５＜
ｔ、望ましくは、０．５＜ｔ＜０．６）でもＧａＡｓ基
板より格子定数が大きくなるので、前記ＩｎyＧａ1-yＡ
ｓの格子定数より小さくなる組成比ｔを選択することに
より利用することができる。この場合もＣＯＤの防止が
行えると共に歪緩和層でのレーザ光の吸収が行われない
ので、望ましい。尚、発振波長は従来と同様の波長帯域
０．９〜１．１μｍであった。
ＩｎＧａＡｓを用いたが、ＩｎtＧａ1-tＰ（０．５＜
ｔ、望ましくは、０．５＜ｔ＜０．６）でもＧａＡｓ基
板より格子定数が大きくなるので、前記ＩｎyＧａ1-yＡ
ｓの格子定数より小さくなる組成比ｔを選択することに
より利用することができる。この場合もＣＯＤの防止が
行えると共に歪緩和層でのレーザ光の吸収が行われない
ので、望ましい。尚、発振波長は従来と同様の波長帯域
０．９〜１．１μｍであった。
【００３７】また、上記実施例では緩和層９は活性層８
の上部にあったが、下部であってもよく、活性層、特に
量子井戸層に接した部分でもよい。また層を隔てていて
も活性層近傍にあれば効果がある。又、活性層を挟むよ
うに２つの歪緩和層を設けてもよく、更に、活性層近傍
の発光部領域にあればよく、上記実施例の場合リッジ部
８ａの下側のみにあれば効果がある。
の上部にあったが、下部であってもよく、活性層、特に
量子井戸層に接した部分でもよい。また層を隔てていて
も活性層近傍にあれば効果がある。又、活性層を挟むよ
うに２つの歪緩和層を設けてもよく、更に、活性層近傍
の発光部領域にあればよく、上記実施例の場合リッジ部
８ａの下側のみにあれば効果がある。
【００３８】また、ｎ型ＧａＡｓ基板に代えて、ｐ型Ｇ
ａＡｓ基板を用いてもよい。この場合は、クラッド層等
を上記実施例と逆の導電型にする必要がある。
ａＡｓ基板を用いてもよい。この場合は、クラッド層等
を上記実施例と逆の導電型にする必要がある。
【００３９】また、圧縮歪をもつＩｎyＧａ1-yＡｓ量子
井戸層と障壁層が交互に複数なる多重量子井戸半導体レ
ーザ装置にも用いることができる。
井戸層と障壁層が交互に複数なる多重量子井戸半導体レ
ーザ装置にも用いることができる。
【００４０】
【発明の効果】本発明の半導体レーザ装置では、圧縮歪
をもつＩｎyＧａ1-yＡｓ量子井戸層からなる活性層の近
傍に、光出力側端面領域を除く内部領域に設けているの
で、歪緩和層下の活性層の圧縮歪みが緩和され、光出力
側端面領域は圧縮歪みが殆ど緩和されない。この結果、
圧縮歪みが緩和されないＩｎyＧａ1-yＡｓは圧縮歪みが
緩和されたＩｎyＧａ1-yＡｓに比べてバンドギャップが
大きくなるので、前記光出力側端面領域がレーザ光を吸
収しない領域となるので、ＣＯＤの発生を防止できる。
従って、単一モードで高光出力化が図れる。
をもつＩｎyＧａ1-yＡｓ量子井戸層からなる活性層の近
傍に、光出力側端面領域を除く内部領域に設けているの
で、歪緩和層下の活性層の圧縮歪みが緩和され、光出力
側端面領域は圧縮歪みが殆ど緩和されない。この結果、
圧縮歪みが緩和されないＩｎyＧａ1-yＡｓは圧縮歪みが
緩和されたＩｎyＧａ1-yＡｓに比べてバンドギャップが
大きくなるので、前記光出力側端面領域がレーザ光を吸
収しない領域となるので、ＣＯＤの発生を防止できる。
従って、単一モードで高光出力化が図れる。
【００４１】特に、前記歪緩和層がＩｎxＧａ1-xＡｓ
（０＜ｘ＜ｙ）またはＩｎtＧａ1-tＰである場合、レー
ザ光の吸収が起こらないのでより望ましい。
（０＜ｘ＜ｙ）またはＩｎtＧａ1-tＰである場合、レー
ザ光の吸収が起こらないのでより望ましい。
【図１】本発明の一実施例に係る半導体レーザ装置の斜
視図とその断面図である。
視図とその断面図である。
【図２】本発明の半導体レーザ装置と従来例の半導体レ
ーザ装置の電流−光出力特性を示す特性図である。
ーザ装置の電流−光出力特性を示す特性図である。
１ ＧａＡｓ基板 ８ 活性層 ９ 歪緩和層
Claims (3)
- 【請求項１】 ＧａＡｓ基板と、該基板上に形成した圧
縮歪をもつＩｎyＧａ1-yＡｓを量子井戸層とする歪量子
井戸構造の活性層と、からなる半導体レーザ装置におい
て、光出力側端面領域を除く内部領域にある前記活性層
の近傍に歪緩和層を設けたことを特徴とする半導体レー
ザ装置。 - 【請求項２】 前記歪緩和層がＩｎxＧａ1-xＡｓ（０＜
ｘ＜ｙ）であることを特徴とする請求項１記載の半導体
レーザ装置。 - 【請求項３】 前記歪緩和層がＩｎtＧａ1-tＰで構成さ
れ、その格子定数が前記ＩｎyＧａ1-yＡｓの格子定数よ
り小さく、かつＧａＡｓ基板の格子定数より大きいこと
を特徴とする請求項１記載の半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104646A JP3071031B2 (ja) | 1992-04-23 | 1992-04-23 | 半導体レーザ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4104646A JP3071031B2 (ja) | 1992-04-23 | 1992-04-23 | 半導体レーザ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05299765A JPH05299765A (ja) | 1993-11-12 |
| JP3071031B2 true JP3071031B2 (ja) | 2000-07-31 |
Family
ID=14386230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4104646A Expired - Fee Related JP3071031B2 (ja) | 1992-04-23 | 1992-04-23 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071031B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3682336B2 (ja) * | 1996-04-10 | 2005-08-10 | 三菱電機株式会社 | 半導体レーザ装置の製造方法 |
-
1992
- 1992-04-23 JP JP4104646A patent/JP3071031B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05299765A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3428797B2 (ja) | 半導体レーザ素子 | |
| JPH08279650A (ja) | 半導体レーザ装置、及び半導体レーザ装置の製造方法 | |
| JPH08195529A (ja) | 半導体レーザエピタキシャル結晶積層体および半導体レーザ | |
| JP4047358B2 (ja) | 自励発振型半導体レーザ装置 | |
| JP2882335B2 (ja) | 光半導体装置およびその製造方法 | |
| JP3246207B2 (ja) | 半導体レーザの製造方法 | |
| JP3071031B2 (ja) | 半導体レーザ装置 | |
| JP2812273B2 (ja) | 半導体レーザ | |
| JPH0513884A (ja) | 半導体レーザ | |
| US20010017871A1 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
| JPH07111367A (ja) | 半導体レーザ素子 | |
| JPH07221387A (ja) | 導波路型光素子 | |
| JP3046454B2 (ja) | 量子井戸型半導体発光素子 | |
| JPH07321406A (ja) | 半導体レーザ装置 | |
| JPH1084170A (ja) | 量子井戸半導体レーザ素子 | |
| JP3021761B2 (ja) | 半導体レーザ | |
| JP2946781B2 (ja) | 半導体レーザ | |
| JPH065984A (ja) | 半導体レーザ及びその製造方法 | |
| JP3033717B2 (ja) | 面発光半導体レーザ素子 | |
| JPH0685386A (ja) | 半導体レーザ素子 | |
| JP2000261098A (ja) | 自励発振型半導体レーザ | |
| JP2001053382A (ja) | 半導体レーザ装置 | |
| JP2908124B2 (ja) | 半導体レーザ素子およびその製造方法 | |
| JPH0730188A (ja) | 半導体レーザ素子 | |
| JPH05343789A (ja) | 半導体分布帰還型レーザ装置および半導体素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |