JP3070965B2 - 半導体装置の遮光層の形成方法 - Google Patents
半導体装置の遮光層の形成方法Info
- Publication number
- JP3070965B2 JP3070965B2 JP3074247A JP7424791A JP3070965B2 JP 3070965 B2 JP3070965 B2 JP 3070965B2 JP 3074247 A JP3074247 A JP 3074247A JP 7424791 A JP7424791 A JP 7424791A JP 3070965 B2 JP3070965 B2 JP 3070965B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- shielding layer
- thin film
- forming
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、透明基板上に形成する
半導体装置の遮光に関するものであり、特に遮光層の形
成方法に関するものである。
半導体装置の遮光に関するものであり、特に遮光層の形
成方法に関するものである。
【０００２】
【従来の技術】図４は従来の半導体装置の構造を示す断
面図であり、図４において１は透明基板、２は半導体
層、３はゲート絶縁膜、４はゲート電極、６はソース、
７はドレイン、５はソース６とドレイン７をエッチング
する時のストッパーとなる酸化膜、８はパッシベーショ
ン膜、９は電極である。
面図であり、図４において１は透明基板、２は半導体
層、３はゲート絶縁膜、４はゲート電極、６はソース、
７はドレイン、５はソース６とドレイン７をエッチング
する時のストッパーとなる酸化膜、８はパッシベーショ
ン膜、９は電極である。
【０００３】従来、透明基板１上に形成した半導体素子
に対する光の入射による暗電流の増加を回避するため、
図４に示す様に、ゲート絶縁膜３と、透明基板１との間
にクロム（Ｃｒ）などの金属を用いたゲート電極４を形
成し、この不透明なゲート電極４によって、透明基板１
の半導体層２形成面の反対側から半導体層２に入射する
光を遮光するという構造が用いられている。
に対する光の入射による暗電流の増加を回避するため、
図４に示す様に、ゲート絶縁膜３と、透明基板１との間
にクロム（Ｃｒ）などの金属を用いたゲート電極４を形
成し、この不透明なゲート電極４によって、透明基板１
の半導体層２形成面の反対側から半導体層２に入射する
光を遮光するという構造が用いられている。
【０００４】図４の構造では、半導体層２とソース６と
ドレイン７に形成温度が低いアモルファス・シリコンが
用いられるが、形成温度が低い半導体層２ではその内部
での電子や正孔の移動度が小さく、半導体素子の性能と
しては低いものとなる。
ドレイン７に形成温度が低いアモルファス・シリコンが
用いられるが、形成温度が低い半導体層２ではその内部
での電子や正孔の移動度が小さく、半導体素子の性能と
しては低いものとなる。
【０００５】そこで高性能な半導体素子を得るため、電
子や正孔の移動度が大きい単結晶シリコンなどを半導体
層２とする半導体装置が考えられている。
子や正孔の移動度が大きい単結晶シリコンなどを半導体
層２とする半導体装置が考えられている。
【０００６】また図５に示す様に、半導体素子を形成し
た後、半導体層２を形成した透明基板１の反対側の面に
遮光層１２を設ける方法がある。
た後、半導体層２を形成した透明基板１の反対側の面に
遮光層１２を設ける方法がある。
【０００７】図５において１０はゲート電極、１１は酸
化膜である。
化膜である。
【０００８】
【発明が解決しようとしている課題】しかしながら、前
述した高性能な半導体素子を得るため、電子や正孔の移
動度が大きい単結晶シリコンなどを半導体層２として用
いようとすると、図４に示した構造では、半導体層２の
形成温度と、ソース６およびドレイン７の拡散温度が高
く、遮光層となるゲート電極４と半導体層２の熱膨張係
数の差によって応力が発生し、遮光層となるゲート電極
４側の半導体層２の表面に結晶欠陥が誘起されるという
問題がある。
述した高性能な半導体素子を得るため、電子や正孔の移
動度が大きい単結晶シリコンなどを半導体層２として用
いようとすると、図４に示した構造では、半導体層２の
形成温度と、ソース６およびドレイン７の拡散温度が高
く、遮光層となるゲート電極４と半導体層２の熱膨張係
数の差によって応力が発生し、遮光層となるゲート電極
４側の半導体層２の表面に結晶欠陥が誘起されるという
問題がある。
【０００９】また上記図５に示した、透明基板１の反対
側に遮光層１２を設ける構造では、半導体層２と遮光層
１２が透明基板１の厚みだけ離れているため、迷光が入
射する可能性が高く、遮光層１２の遮光が不充分になる
欠点があった。
側に遮光層１２を設ける構造では、半導体層２と遮光層
１２が透明基板１の厚みだけ離れているため、迷光が入
射する可能性が高く、遮光層１２の遮光が不充分になる
欠点があった。
【００１０】そのため、図６に示す様に、遮光層１２を
半導体素子よりＡ＝１０〜２０μｍ大きくすることによ
って、透明基板１に対しθ＝１°〜３°傾いた光２１が
迷光として半導体素子に入射しない様にすることもでき
るが、遮光層の面積が大きくなるため、この半導体素子
を用いた液晶や光センサーでは開口率が小さくなるとい
う欠点があった。
半導体素子よりＡ＝１０〜２０μｍ大きくすることによ
って、透明基板１に対しθ＝１°〜３°傾いた光２１が
迷光として半導体素子に入射しない様にすることもでき
るが、遮光層の面積が大きくなるため、この半導体素子
を用いた液晶や光センサーでは開口率が小さくなるとい
う欠点があった。
【００１１】
【課題を解決するための手段】本発明の遮光層の形成方
法は、透明基板上に形成される半導体装置において、前
記透明基板上の遮光層形成領域に、半導体素子を形成す
るための半導体層と膨脹率の等しい薄膜を予め堆積する
工程と、該薄膜上に前記半導体素子を形成する工程と、
前記半導体素子形成後、前記薄膜を除去する工程と、前
記除去した薄膜の領域に遮光性材料を選択的に堆積して
遮光層を形成する工程とを有する。
法は、透明基板上に形成される半導体装置において、前
記透明基板上の遮光層形成領域に、半導体素子を形成す
るための半導体層と膨脹率の等しい薄膜を予め堆積する
工程と、該薄膜上に前記半導体素子を形成する工程と、
前記半導体素子形成後、前記薄膜を除去する工程と、前
記除去した薄膜の領域に遮光性材料を選択的に堆積して
遮光層を形成する工程とを有する。
【００１２】また、前記半導体素子形成後、前記薄膜に
達する開口を設け、該開口から、エッチング処理により
前記薄膜を選択的に除去することを特徴とし、また、前
記薄膜に選択的に不純物を注入し、前記薄膜の不純物が
拡散されていない領域を選択的にエッチング除去する工
程を有することを特徴とし、また、前記薄膜が、前記半
導体素子を構成する半導体層と膨張率の等しいシリコン
膜であることを特徴とし、また前記遮光性材料がアルミ
ニウムであり、ジメチル・アルミニウム・ハイドライド
を原料として選択的に堆積することを特徴とする半導体
装置の遮光層の形成方法により、前記課題を解決しよう
とするものである。
達する開口を設け、該開口から、エッチング処理により
前記薄膜を選択的に除去することを特徴とし、また、前
記薄膜に選択的に不純物を注入し、前記薄膜の不純物が
拡散されていない領域を選択的にエッチング除去する工
程を有することを特徴とし、また、前記薄膜が、前記半
導体素子を構成する半導体層と膨張率の等しいシリコン
膜であることを特徴とし、また前記遮光性材料がアルミ
ニウムであり、ジメチル・アルミニウム・ハイドライド
を原料として選択的に堆積することを特徴とする半導体
装置の遮光層の形成方法により、前記課題を解決しよう
とするものである。
【００１３】
【作用】本発明の遮光層形成方法によれば、遮光層形成
領域に半導体層と膨脹係数の等しい薄膜を予め堆積し、
半導体素子形成後に、該薄膜をエッチング除去し、除去
した領域にアルミニウム遮光層を形成する事により、遮
光層の膨脹により半導体層に歪みや欠陥が導入されるの
を防止することができる。
領域に半導体層と膨脹係数の等しい薄膜を予め堆積し、
半導体素子形成後に、該薄膜をエッチング除去し、除去
した領域にアルミニウム遮光層を形成する事により、遮
光層の膨脹により半導体層に歪みや欠陥が導入されるの
を防止することができる。
【００１４】また、透明基板上の半導体素子の形成側に
遮光層を形成するため、迷光の入射する間隔を小さくす
ることができる。
遮光層を形成するため、迷光の入射する間隔を小さくす
ることができる。
【００１５】また半導体層と遮光層とを接近させて形成
するため、面積の小さな遮光層でも十分な効果を得るこ
とができる。
するため、面積の小さな遮光層でも十分な効果を得るこ
とができる。
【００１６】
【実施例】（第１の実施例）以下、本発明の実施例につ
いて図面を用いて詳細に説明する。
いて図面を用いて詳細に説明する。
【００１７】図１の（ａ）〜（ｄ）は、本発明の遮光層
形成方法の実施例を示す工程図である。
形成方法の実施例を示す工程図である。
【００１８】まず、図１（ａ）に示す様に、透明基板１
上に、半導体装置を構成する半導体層と膨張率の等しい
薄膜として、多結晶シリコン膜１３を３０００Å堆積し
て、パターニングにより多結晶シリコン膜１３を４０×
２０μｍの島状にした後、ＣＶＤを用いて５０００Åの
酸化膜１４を堆積し、さらに多結晶シリコン膜１５を２
０００Å堆積して３０×２０μｍの島状にエッチングす
る。
上に、半導体装置を構成する半導体層と膨張率の等しい
薄膜として、多結晶シリコン膜１３を３０００Å堆積し
て、パターニングにより多結晶シリコン膜１３を４０×
２０μｍの島状にした後、ＣＶＤを用いて５０００Åの
酸化膜１４を堆積し、さらに多結晶シリコン膜１５を２
０００Å堆積して３０×２０μｍの島状にエッチングす
る。
【００１９】次に図１（ｂ）に示す様に、Ａｒレーザー
を５Ｗで照射し、ビーム走査速度５０mm／sec とし、多
結晶シリコン膜１５を単結晶シリコン層１６とし、さら
に多結晶シリコン膜１３にボロンを１９０keV で１×１
０15（個／cm2 ）注入してＰ型多結晶シリコン膜１７を
形成し、通常行なわれている方法にてゲート絶縁膜３、
ゲート電極１０を形成する。さらにリンを１×１０
15（個／cm2 ）注入して９００℃で１時間アニールして
ソース６、ドレイレン７を形成し、更に中間絶縁膜１１
を形成する。
を５Ｗで照射し、ビーム走査速度５０mm／sec とし、多
結晶シリコン膜１５を単結晶シリコン層１６とし、さら
に多結晶シリコン膜１３にボロンを１９０keV で１×１
０15（個／cm2 ）注入してＰ型多結晶シリコン膜１７を
形成し、通常行なわれている方法にてゲート絶縁膜３、
ゲート電極１０を形成する。さらにリンを１×１０
15（個／cm2 ）注入して９００℃で１時間アニールして
ソース６、ドレイレン７を形成し、更に中間絶縁膜１１
を形成する。
【００２０】次に図１（ｃ）に示す様に、中間絶縁膜１
１と酸化膜１４に開口部１８を設け、多結晶シリコン膜
１３をエッチング処理により除去する。この時、エッチ
ング液としては、不純物がドーピングされていない多結
晶シリコン膜１３が早くエッチングされ、Ｐ型多結晶シ
リコン膜１７のエッチング速度が遅い、水酸化カリウ
ム、イソプロパノール、水の混合エッチング液を用い、
多結晶シリコン膜１３を選択的にエッチング除去する。
１と酸化膜１４に開口部１８を設け、多結晶シリコン膜
１３をエッチング処理により除去する。この時、エッチ
ング液としては、不純物がドーピングされていない多結
晶シリコン膜１３が早くエッチングされ、Ｐ型多結晶シ
リコン膜１７のエッチング速度が遅い、水酸化カリウ
ム、イソプロパノール、水の混合エッチング液を用い、
多結晶シリコン膜１３を選択的にエッチング除去する。
【００２１】次に図１（ｄ）に示す様に、ジメチル・ア
ルミニウム・ハイドライドを原料として、Ｐ型多結晶シ
リコン膜１７から選択的にアルミニウムを堆積し、多結
晶シリコン膜１３が除去された領域をアルミニウムで充
填し、遮光層１２を形成し、更に電極９を形成する。
ルミニウム・ハイドライドを原料として、Ｐ型多結晶シ
リコン膜１７から選択的にアルミニウムを堆積し、多結
晶シリコン膜１３が除去された領域をアルミニウムで充
填し、遮光層１２を形成し、更に電極９を形成する。
【００２２】これには、図３に示す堆積装置を用いる。
以下、図３の装置を用いたアルミニウム（Ａｌ）の堆積
工程について詳述する。
以下、図３の装置を用いたアルミニウム（Ａｌ）の堆積
工程について詳述する。
【００２３】図３は、本実施例で用いたアルミニウム遮
光層の堆積を行なった装置の概略構造を示す図であり、
図３において、１００はゲートバルブ、１０１はロード
ロック室、１０２はＣＶＤ反応室、１０３はロードロッ
ク室、１０４ａ〜１０４ｃは排気系である。
光層の堆積を行なった装置の概略構造を示す図であり、
図３において、１００はゲートバルブ、１０１はロード
ロック室、１０２はＣＶＤ反応室、１０３はロードロッ
ク室、１０４ａ〜１０４ｃは排気系である。
【００２４】ＣＶＤ反応室１０２は、常圧または減圧下
で選択堆積を行なう反応室であり、抵抗加熱体１０５を
有する透明基板ホルダ１０６が内部に設けられるととも
に、ＣＶＤ用ガス導入ライン１０７によって室内にＣＶ
Ｄ用ガスが導入される。
で選択堆積を行なう反応室であり、抵抗加熱体１０５を
有する透明基板ホルダ１０６が内部に設けられるととも
に、ＣＶＤ用ガス導入ライン１０７によって室内にＣＶ
Ｄ用ガスが導入される。
【００２５】透明基板１上へのＡｌの堆積は、透明基板
１をロードロック室１０１に配置し、ロードロック室１
０１を水素雰囲気にし、排気系１０４ｂにより反応室１
０２を１×１０-8Torrに排気する。
１をロードロック室１０１に配置し、ロードロック室１
０１を水素雰囲気にし、排気系１０４ｂにより反応室１
０２を１×１０-8Torrに排気する。
【００２６】次に、透明基板１をロードロック室１０１
から反応室１０２に不図示の手段により移動する。
から反応室１０２に不図示の手段により移動する。
【００２７】次に不図示のガスラインから、Ｈ2 ガスを
キャリアとしてジメチル・アルミニウム・ハイドライド
を供給し、不図示の第２のガスラインから反応ガスとし
てＨ2 を流入し、全圧を１．５Torr、ジメチル・アルミ
ニウム・ハイドライドの分圧を５．０×１０-3Torrとす
る。
キャリアとしてジメチル・アルミニウム・ハイドライド
を供給し、不図示の第２のガスラインから反応ガスとし
てＨ2 を流入し、全圧を１．５Torr、ジメチル・アルミ
ニウム・ハイドライドの分圧を５．０×１０-3Torrとす
る。
【００２８】その後、透明基板ホルダ１０６の抵抗加熱
体１０５に通電して透明基板１を２７０℃まで加熱して
Ａｌを堆積し、Ａｌ堆積終了後はＣＶＤ反応室１０２を
排気系１０４ｂで５×１０-3Torr以下に排気する。
体１０５に通電して透明基板１を２７０℃まで加熱して
Ａｌを堆積し、Ａｌ堆積終了後はＣＶＤ反応室１０２を
排気系１０４ｂで５×１０-3Torr以下に排気する。
【００２９】以上、本実施例では遮光メタルとしてアル
ミニウムについて説明したが、アルミ・シリコンを用い
てもよい。
ミニウムについて説明したが、アルミ・シリコンを用い
てもよい。
【００３０】また遮光層を形成する領域に予め形成する
薄膜としては、多結晶シリコンの他にアモルファス・シ
リコン、単結晶シリコンが用いられる。
薄膜としては、多結晶シリコンの他にアモルファス・シ
リコン、単結晶シリコンが用いられる。
【００３１】また遮光層は遮光層として機能するだけで
なくゲート電極として機能させることもできる。
なくゲート電極として機能させることもできる。
【００３２】（第２の実施例）図２の（ａ）〜（ｃ）
は、本発明の第２の実施例を示す工程図である。
は、本発明の第２の実施例を示す工程図である。
【００３３】まず図２（ａ）に示す様に、透明基板１に
溝１８を形成し、半導体素子を構成する半導体層と同じ
膨張率の薄膜として、多結晶シリコン膜１３を５０００
Å堆積した後パターニングし、１０００℃で酸化して酸
化膜１４を形成する。さらにシリコン窒化膜１９を５０
０Å堆積して１×１μｍにパターニングする。
溝１８を形成し、半導体素子を構成する半導体層と同じ
膨張率の薄膜として、多結晶シリコン膜１３を５０００
Å堆積した後パターニングし、１０００℃で酸化して酸
化膜１４を形成する。さらにシリコン窒化膜１９を５０
０Å堆積して１×１μｍにパターニングする。
【００３４】次に図２（ｂ）に示す様に、窒化膜１９を
核形成サイトにしてＳｉＨ2 Ｃｌ2 ／ＨＣｌ／Ｈ2 ＝
０．５／１．６／１００（ｌ／分）で１０３０℃、８０
Torr、２０分間堆積して単結晶シリコン２０を１４μｍ
成長させた後、研磨して単結晶シリコン２０を平坦化す
る。さらにゲート絶縁膜３とゲート電極１０を形成す
る。さらにレジスト（図示せず）をマスクにして、ボロ
ンを１×１０15（個／cm2 ）注入して１０００℃で１時
間アニールすると、ソース６、ドレイン７とＰ型多結晶
シリコン膜１７が形成される。
核形成サイトにしてＳｉＨ2 Ｃｌ2 ／ＨＣｌ／Ｈ2 ＝
０．５／１．６／１００（ｌ／分）で１０３０℃、８０
Torr、２０分間堆積して単結晶シリコン２０を１４μｍ
成長させた後、研磨して単結晶シリコン２０を平坦化す
る。さらにゲート絶縁膜３とゲート電極１０を形成す
る。さらにレジスト（図示せず）をマスクにして、ボロ
ンを１×１０15（個／cm2 ）注入して１０００℃で１時
間アニールすると、ソース６、ドレイン７とＰ型多結晶
シリコン膜１７が形成される。
【００３５】次に図２（ｃ）に示す様に、中間絶縁膜１
１と酸化膜１４に開口部１８を設け、多結晶シリコン膜
１３をエッチング除去した後、ジメチル・アルミニウム
・ハイドライドを原料とし、Ｐ型多結晶シリコン膜１７
から選択的にアルミニウムを堆積し、多結晶シリコン膜
１３が除去された領域をアルミニウムで充填し、遮光層
１２を形成し、更に電極９を形成する。
１と酸化膜１４に開口部１８を設け、多結晶シリコン膜
１３をエッチング除去した後、ジメチル・アルミニウム
・ハイドライドを原料とし、Ｐ型多結晶シリコン膜１７
から選択的にアルミニウムを堆積し、多結晶シリコン膜
１３が除去された領域をアルミニウムで充填し、遮光層
１２を形成し、更に電極９を形成する。
【００３６】
【発明の効果】以上詳細に説明した様に、本発明の遮光
層形成方法によれば、遮光層形成領域に半導体素子を構
成する半導体層と膨脹係数の等しい薄膜を予め堆積し、
半導体素子形成後に、この薄膜を除去し、除去した領域
に遮光層を形成する事により、遮光層の膨脹により半導
体層に歪みや欠陥が導入されるのを防止することができ
る。そのため、接合のリーク電流などによる半導体素子
の特性劣化を防止できるという効果が得られる。
層形成方法によれば、遮光層形成領域に半導体素子を構
成する半導体層と膨脹係数の等しい薄膜を予め堆積し、
半導体素子形成後に、この薄膜を除去し、除去した領域
に遮光層を形成する事により、遮光層の膨脹により半導
体層に歪みや欠陥が導入されるのを防止することができ
る。そのため、接合のリーク電流などによる半導体素子
の特性劣化を防止できるという効果が得られる。
【００３７】また、透明基板上の半導体素子形成側に遮
光層を形成するため、半導体素子と遮光層の間隔を小さ
くすることができ、迷光の入射を防止することができ
る。
光層を形成するため、半導体素子と遮光層の間隔を小さ
くすることができ、迷光の入射を防止することができ
る。
【００３８】また、半導体層と遮光層とを接近させて形
成するため、面積の小さな遮光層でも十分な効果を得る
ことができる。そのため、本発明の半導体装置を用いる
液晶や光センサーでは、その開口率を大きくすることが
できるという効果が得られる。
成するため、面積の小さな遮光層でも十分な効果を得る
ことができる。そのため、本発明の半導体装置を用いる
液晶や光センサーでは、その開口率を大きくすることが
できるという効果が得られる。
【図面の簡単な説明】
【図１】本発明の遮光層の形成方法の第１の実施例を示
す工程図である。
す工程図である。
【図２】本発明の遮光層の形成方法の第２の実施例を示
す工程図である。
す工程図である。
【図３】アルミニウムの選択堆積装置の構成を示す説明
図である。
図である。
【図４】従来の遮光層の構造を示す説明図である。
【図５】従来の遮光層の構造を示す説明図である。
【図６】半導体素子への入射光を示す説明図である。
１ 透明基板 ２ 半導体層 ３ ゲート絶縁膜 ４，１０ ゲート電極 ５，１１，１４ 酸化膜 ６ ソース ７ ドレイン ８ パッシベーション膜 ９ 電極 １２ 遮光層 １３，１５ 多結晶シリコン膜 １６ 単結晶層 １７ Ｐ型多結晶シリコン １８ 開口部 １９ シリコン窒化膜 ２０ 単結晶シリコン ２１ 入射光 １００ ゲートバルブ １０１，１０３ ロードロック室 １０２ ＣＶＤ反応室 １０４ａ〜１０４ｃ 排気系 １０５ 抵抗加熱体 １０６ 透明基板ホルダ １０７ ＣＶＤ用ガス導入ライン
Claims (5)
- 【請求項１】 透明基板上に形成される半導体装置にお
いて、前記透明基板上の遮光層形成領域に、半導体素子
を形成するための半導体層と膨脹率の等しい薄膜を予め
堆積する工程と、前記薄膜上に前記半導体素子を形成す
る工程と、前記半導体素子形成後、前記薄膜を除去する
工程と、前記除去した薄膜の領域に、遮光性材料を選択
的に堆積して遮光層を形成する工程とを有することを特
徴とする半導体装置の遮光層の形成方法。 - 【請求項２】 前記半導体素子形成後、前記薄膜に達す
る開口を設け、該開口から、エッチング処理により前記
薄膜を選択的に除去することを特徴とする請求項１に記
載の半導体装置の遮光層の形成方法。 - 【請求項３】 前記薄膜に選択的に不純物を注入し、前
記薄膜の不純物が拡散されていない領域を選択的にエッ
チング除去する工程を有することを特徴とする請求項１
に記載の半導体装置の遮光層の形成方法。 - 【請求項４】 前記薄膜が、前記半導体素子を構成する
半導体層と膨張率の等しいシリコン膜であることを特徴
とする請求項１に記載の半導体装置の遮光層の形成方
法。 - 【請求項５】 前記遮光性材料がアルミニウムであり、
ジメチル・アルミニウム・ハイドライドを原料として選
択的に堆積することを特徴とする請求項１に記載の半導
体装置の遮光層の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074247A JP3070965B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の遮光層の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3074247A JP3070965B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の遮光層の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04286371A JPH04286371A (ja) | 1992-10-12 |
| JP3070965B2 true JP3070965B2 (ja) | 2000-07-31 |
Family
ID=13541645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3074247A Expired - Fee Related JP3070965B2 (ja) | 1991-03-15 | 1991-03-15 | 半導体装置の遮光層の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070965B2 (ja) |
-
1991
- 1991-03-15 JP JP3074247A patent/JP3070965B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04286371A (ja) | 1992-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4097314A (en) | Method of making a sapphire gate transistor | |
| JP2917392B2 (ja) | 半導体装置の製造方法 | |
| JPH01187814A (ja) | 薄膜半導体装置の製造方法 | |
| US4868140A (en) | Semiconductor device and method of manufacturing the same | |
| JP3070965B2 (ja) | 半導体装置の遮光層の形成方法 | |
| JP2917388B2 (ja) | 半導体装置の製造方法 | |
| US4050967A (en) | Method of selective aluminum diffusion | |
| JPH06232247A (ja) | 絶縁層上に隔離された半導体層を製造する方法 | |
| JPH05275449A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS628519A (ja) | 不純物拡散層の形成方法 | |
| KR100272144B1 (ko) | 반도체장치의 제조방법 | |
| JP2872425B2 (ja) | 半導体デバイスの形成方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340724A (ja) | 薄膜トランジスタの製造方法 | |
| JPH034564A (ja) | 半導体装置の製造方法 | |
| GB2247780A (en) | Fabricating a bipolar transistor | |
| JPH05235006A (ja) | エピタキシャルウエハの形成方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JP2518378B2 (ja) | 半導体装置の製造方法 | |
| JPH0491472A (ja) | 光電変換装置 | |
| JPH07272990A (ja) | 半導体ウエーハの製造方法 | |
| JPH0284772A (ja) | 半導体装置の製造方法 | |
| JPH0458564A (ja) | 薄膜半導体装置の製造方法 | |
| KR0138849B1 (ko) | Si빔과 Ge빔을 이용한 실리콘 산화막 식각 및 실리콘 게르마늄의 선택적 성장방법 | |
| JP3049806B2 (ja) | 薄膜半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |