KR0138849B1 - Si빔과 Ge빔을 이용한 실리콘 산화막 식각 및 실리콘 게르마늄의 선택적 성장방법 - Google Patents

Abstract

본 발명은 Si빔과 Ge빔을 이용한 반도체 박막 제조방법에 관한 것으로, 구체적으로는 Si원자빔과 Si와 Ge의 혼합빔에 이하여 실리콘 산화막을 식각하고 Si와 Si_xGe₁

_-x박막을 선택적으로 성장시키는 반도체 박막 선택적 제조방법에 관한 것이다.

실리콘 기판(1)상의 자연산화막(2)을 열세정(thermal cleaning) 방법보다 낮은 저온의 기판온도에서 Si/Ge 혼합빔을 상기 자연 산화막(2)상에 조사시켜 상기 자연 산화막(2)을 제거한다.

또한 실리콘 기판(1) 상에 실리콘 산화막 패턴을 형성한 후 그 위에 Si 또는 Si/Ge 혼합빔을 조사하여 실리콘 산화막(3)은 식각하는 한편 실리콘 산화막이 없는 부분에 Si 또는 Si_xGe_1-x박막을 선택적으로 성장시킨다.

Description

Si빔과 Ge빔을 이용한 실리콘 산화막 식각 및 실리콘 게르마늄의 선택적 성장방법(A Method of Etching silicon dioxide and growing silicon and silicon germanium selectively by using elemental Si and Ge beams)

제 1도의 (a)는 실리콘 기판상에 자연 산화막이 형성된 단면도.

제 1도의 (b)는 Si빔 또는 Ge의 혼합빔에 의하여 자연 산화막이 제거된 후의 단면도.

제 2도의 (a)는 실리콘 기판상에 열산화법 또는 화학증착법에 의해 성장된 실리콘 산화막을 나타낸 단면도,

제 2도의 (b)는 실리콘 산화막 식각을 한 후의 단면도.

제 2도의 (c)는 Si빔 또는 Si와 Ge의 혼합빔을 이용한 Si 또는 Si_xGe_1-X박막의 선택적 성장을 나타낸 단면도.

제 2도의 (d)는 제 2도의 (a)~(b)공정 대신에 로커스(LOCOS) 공정으로 형성된 실리콘 산화막 패턴상에서의 선택적 성장을 나타낸 단면도.

*도면의 주요부분에 대한 간단한 설명*

1:실리콘 기판2:실리콘 자연 산화막

3:열산화막 또는 화학증착된실리콘 산화막

4:선택적으로 성장된 결정성 실리콘(Si) 또는 실리콘 게르마늄(Si_xGe_1-x)박막

본 발명은 Si빔과 Ge빔을 이용한 반도체 박막 제조방법에 관한 것으로, 구체적으로는 Si원자빔 또는 Si와 Ge의 혼합빔에 의하여 실리콘 산화막을 식각하고, Si 또는 Si_XGe_1-X(x=0.1~1)박막을 선택적으로 성장시키는 반도체 박막 제조방법에 관한 것이다.

종래의 반도체 제조방법 중 Si_XGe_1-X선택적 에피텍시 방법은 실란(SiH₄:silane), 이염화실란(SiH₂Cl₂; dichloro silane), 사수소화게르마늄(GeH₄; Germane) 등의 화학기체들을 이용한 기상재료 분자선 에피텍시(gas source molecular epitaxy)나 또는 화학기상 증착법(CVD:Chemical Vapor Deposition)에 의해서만 자연산화막 또는 보호산화막을 인 시튜(in-situ) 방법으로 제거한 후 선택적으로 성장시키는 것이 가능하였다. 상기 인 시튜 방법은 시편을 반응로나 챔버내에 장입한 후 성장 위치에 둔 채로 전(前)처리나 전(前)공정을 하고나서, 박막 성장을 하거나, 박막 성장이 끝난 후 시편을 성장 위치에 둔 채로 이어서, 후 공정 또는 분석을 수행하는 방법을 의미하는 것으로, 공정단계 수를 줄이거나 주위 환경에 의한 오염을 방지할 수 있는 장점이 있다. 상기와 같은 종래기술에서의 산화막 제거는 초고진공하에서 에피텍시 공정에 앞서 900℃ 이상의 고온에서 수행하였다.

그러나 본 발명에서의 에피텍시방법은 고상재료 Si, Ge을 사용하는 고상재료 분자선 에피텍시(solid-source molecular beam epitaxy)에서도 초고진공 상태에서 Si원자빔 또는 Si와 Ge의 혼합빔(이하, Si/Ge 혼합빔이라 한다)을 일정한 플럭스율(flux rate)과 소정의 기판온도 범위내에서 실리콘 산화막상에 입사시켜서 상기 실리콘 산화막과 임사된 Si 또는 Ge원자들이 반응하여 산화 실리콘(SiO) 및 산화게르마늄(GeO) 등의 휘발성 기체를 형성하여 산화막이 식각되도록 함으로써 자연산화막 제거 및 선택적 성장이 가능하도록 하였다.

이때, Ge원자빔만을 사용하는 경우에는 실리콘 산화막을 식각해 내지 못한다.

그러나 Ge원자와 Si원자를 혼합한 Si/Ge혼합빔을 실리콘 산화막에 조사시키면 Si원자빔만 입사한 경우보다 실리콘 산화막 식각속도를 증가 시킨다.

따라서 본 발명의 목적은 반도체 박막 제조방법에 있어서, 고상재료 분자선 에피텍시에서 Si 빔 또는 Si/Ge 혼합빔을 실리콘 산화막상에 입사시켜 다결정 실리콘 또는 다결정 실리콘게르마늄이 성장되지 않고 실리콘 산화막이 식각되도록 함으로써 에피텍시 공정이나 박막 성장전에 반드시 제거해야 하는 실리콘 산화막을 인 시튜 열증발(thermal evaporation) 방법에 의한 실리콘 산화막 제거 방법 보다 낮은 온도에서 제거하고, 또한 실리콘 산화막 패턴이 형성되어 있는 실리콘 기판상에 선택적 성장을 가능하게 하여 공정수를 감소시키고 특수한 소자구조의 성장을 가능하게 하는데 그 목적을 두었다.

즉, Si/Ge 혼합빔을 사용하여 실리콘 산화막을 제거하는 경우, Si박막을 선택적으로 성장하고자 할 때에는 Si/Ge 혼합빔을 조사하여 식각속도를 증가시켜서 식각하다가 식각이 완료되기 직전 Ge 빔을 차단함으로써 식각 후 SiGe의 성장을 방지하고 산화막 식각속도를 증가시킬 수 있다.

다음은 첨부한 도면에 의거하여 본 발명을 상세히 설명한다.

제 1도는 제 2도에서 이용하는 실리콘 산화막 식각 공정을 나타낸 것이다.

먼저, 제 1도의 (a)에 표시된 바와 같이 실리콘 기판(1)이나 실리콘 박막 표면에 존재하는 자연 산화막(2)상에 1~5×10¹³atoms/㎠s정도의 플럭스율, 기판온도가 710℃ 이상의 조건에서 Si원자빔 또는 Si/Ge 혼합빔을 조사한다.

상기 조사된 빔에 의해 제 1도의 (b)에 도시된 바와 같이 상기 자연산화막(2)이 모두 제거되어 다음 공정이 잘 진행될 수 있도록 깨끗한 표면을 얻을 수 있다.

특히, 상기 자연산화막(2) 상에 빔 조사시 Si/Ge 혼합빔을 조사할 경우에는 Ge원자빔은 자연산화막 제거 속도를 증가시키는 역할을 한다.

즉, 실리콘 자연산화막 제거공정시 Ge를 Si빔에 첨가하여 식각속도를 증가시키고, 식각 완료직전 Ge 빔을 차단하면 식각완료 후 표면에 SiGe이 성장되는 것을 방지할 수 있다.

제 2도의 (a) 내지 (d)는 본 발명에 따른 선택적 성장(SEG; Selective Epitaxial Growth) 공정을 나타낸 단면도이다.

실리콘 기판(1) 상에 화학기상증착법 또는 열산화법(thermal oxidation metho

d)으로 제 2도의 (a)와 같이 실리콘 산화막(3)을 성장시킨다.

성장한 상기 실리콘 산화막(3)상에 감광막을 도포하고 노광하여 패턴을 형성한다.

그 다음 건식 또는 습식식각법으로 식각을 행한 후 상기 감광막을 제거한 다음 실리콘 산화막 패턴을 제 2도의 (b)에 도시된 바와 같이 형성한다.

그 다음 상기 실리콘 산화막 패턴이 형성된 기판상에 Si 원지빔 또는 Si/Ge혼합빔을 조사하면 상기 실리콘 산화막(3)은 식각되어 얇아지고 노출된 실리콘 기판(1) 표면에는 Si 또는 Si_XGe_1-X(x=0.1~1)박막(4)이 선택적으로 성장된다(제 2도의 (c)).

한편, 제 2도의 (d)는 상기 제 2도의 (a) 및 (b)공정에서의 패턴 형성과정과 다른 LOCOS(Local Oxidation of Silicon) 방법 즉, 실리콘 기판의 소정부분을 산화시키는 방법에 의해 형성한 실리콘 산화막 패턴상에 선택적 성장을 나타낸 도면이다.

이상에서 설명한 바와같이, Si원자빔 또는 Si/Ge 혼합빔의 조사에 의해 실리콘 산화막을 식각하고 Si 또는 Si_XGe_1-X박막을 선택적으로 성장시키는 본 발명은 초고진공상태에서 에피텍시 공정전에 900℃ 이상의 고온에서 열증발(thermal evaporation) 방법에 의해 자연산화막을 제거하는 과정 대산에 710℃ 이상의 저온에서 Si원자빔 또는 Si/Ge 혼합빔을 사용하여 자연산화막을 제거할 수 있고, 또한 산화막 패턴이 형성되어 있는 실리콘 기판 또는 박막에 적용하여 선택적 성장을 할 수 있어 공정수를 줄이고 특수한 소자구조를 실현할 수 있는 효과가 있다.

Claims (4)

1. 실리콘 기판(1) 상에 실리콘 산화막(3)을 성장하거나 증착시키고, 상기 실리콘 산화막(3)에 감광막을 도포하고 노광하여 패턴을 형성한 후, 노출된 실리콘 산화막(3)을 식각하여 제거하고 상기 감광막을 제거하여 실리콘 산화막 패턴을 형성하는 제 1공정과;

   상기 실리콘 산화막 패턴상에 초고진공하에서 Si원자빔 또는 Si/Ge 혼합빔을 조사하여 상기 실리콘 산화막(3)이 식각된 부분에 존재하는 자연 산화막(2)을 제거하는 제 2공정과; 및

   상기 자연 산화막(2)이 제거된 실리콘 기판 상에 Si원자빔 또는 Si/Ge 혼합빔을 조사하여 Si 또는 Si_XGe_1-X(x=0.1~1) 박막을 선택적으로 성장하는 제 3공정으로 이루어진 것을 특징으로 하는 Si빔과 Ge빔을 이용한 실리콘, 실리콘 게르마늄의 선택적 성장방법.
2. 제 1항에 있어서,

   상기 자연산화막(2)은 1~5×10¹³atoms/㎠의 플럭스율, 710℃ 이상의 기판 온도 조건에서 제거하는 것을 특징으로 하는 Si빔과 Ge빔을 이용한 실리콘, 실리콘게르마늄의 선택적 성장방법.
3. 실리콘 기판 상에 존재하는 실리콘 산화막을 제거하고 그 위에 Si_XGe_1-X(x=0.1~1) 박막을 성장시키는 반도체 제조방법에 있어서,

   상기 실리콘 산화막을 초고진공상태에서 Si원자빔과 Ge원자빔의 혼합빔에 의해 식각하는 것을 특징으로 하는 Si빔과 Ge빔을 이용한 실리콘 산화막 식각방법.
4. 제 3항에 있어서,

   상기 Si원자빔과 Ge원자빔의 혼합빔을 1~5×10¹³atoms/㎠s 의 플럭스율, 710℃ 이상의 기판온도에서 실리콘 산화막 상에 조사하여 식각하는 것을 특징으로 하는 Si빔과 Ge빔을 이용한 실리콘 산화막 식각방법.