JP3062441B2 - 情報処理システム間のデータ交信制御装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロプロセッ
サおよびメモリを備える２つの情報処理システム間のデ
ータ転送に係わるデータ交信制御装置に関する。

【０００２】

【従来の技術】図５は従来技術による情報処理システム
間のデータ交信制御装置によるデータ転送を説明する基
本構成図、図６、図７は従来技術によるデータ転送方法
を説明する概念図およびタイムチャートである。説明の
簡便化のため、以下の部材番号の取り方を先に説明す
る。２つの情報処理システムＡ，Ｂのハードウェアは大
文字の添え字で区分をし、信号は小文字の添え字a,b で
区分を行う。また、情報処理システムは、特に疑義が無
ければ代表例として情報処理システムＡを取り上げ、対
応する情報処理システムＢは括弧付きの添え字で関連を
示す。

【０００３】先に、従来技術によるデータバス1Aとデー
タバス1Bとのデータ交換の概要を図６、図７を用いて説
明する。図６の(A),図７の(A) において、上から下にデ
ータバス1A、記憶装置５の内部メモリ51、データバス1B
のデータ転送処理を示し、横軸方向に時間軸をとり、左
側のブロックにデータバス1Aからデータバス1Bへのデー
タ交換を、右側のブロックにデータバス1Bからデータバ
ス1Aへのデータ交換を示す。

【０００４】データバス1Aとデータバス1B間の調停は、
図６の(A) に図示される様に、データバス1Aと内部メモ
リ51とのデータ転送が完結してから内部メモリ51とデー
タバス1Bとのデータ転送を行う方法や、図７の(A) に図
示される様に、データバス1Aと内部メモリ51とのデータ
転送が１つ終了した時点（内部メモリ51に１つ目のデー
タが書き込まれた時点）で調停回路61がバス制御回路4B
へ転送許可信号3bを出力し, 内部メモリ51とデータバス
1Bとのデータ転送を行う方法が使われていた。

【０００５】図６の(A) の方法と図７の(A) の方法とを
比較した場合、図６の(A) の方法では、一方のデータを
内部メモリ51に複数取り込んだ後、転送終了信号44a を
調停回路61に対して出力し他方の転送を促すが、図７の
(A) の方法では、一方のデータの内１つのデータを内部
メモリ51に取り込んだ後、転送終了信号44a を調停回路
61に対して出力し他方の転送を促すという点が異なる。

【０００６】次に、図５において、情報処理システムＡ
（Ｂ）は、複数のモジュール 11A〜1nA (11B〜1mB)が接
続され互に情報を交信する共通の伝送路をなすデータバ
ス1A(1B)と，このデータバス1A(1B)を介してモジュール
間, 例えば11A と12A,(12Bと1mB)の交信をするときのデ
ータバス使用権を制御する調停制御回路2A(2B)と，を備
えて構成される。そして、この２つの情報処理システム
（以下、システムと略称する）は、システムＡ，Ｂ間の
データ交信を行うため、両システムＡ，Ｂのデータバス
1A,1B 間に接続され送信データを一時記憶する内部メモ
リ51を備える記憶装置５と、両システムＡ，Ｂ間のデー
タ交信を制御するデータバス調停装置６と、を備えて２
つのシステム間のデータ交信手段が構成される。

【０００７】このデータバス調停装置６は、それぞれの
データバス1A(1B)に接続され、このデータバス1A(1B)か
らバス制御信号（バス使用要求41a(41b)およびバス使用
許可2a(2b)）および相互に転送サイクル終了信号47a(47
b)を授受し，記憶装置５の内部メモリ51にリード制御信
号46a(46b)およびライト制御信号45a(45b)を出力し，両
システムＡ，Ｂ間のデータ交信を制御するバス制御回路
4A(4B)と、一方のバス制御回路（例えば、4A）から転送
終了信号(44a) を受信し，他方のバス制御回路(4B)に転
送許可信号(3b)を送信する調停回路61と、を備えて構成
される。

【０００８】かかる構成において、図６の(A) の方法で
データバス1Aからデータバス1Bへデータ転送を行う場合
を図５、図６の(B) を併用して説明する。尚、図６の
(B) 、図７の(B) において、横軸方向に時間軸をとり、
時間は２段に書かれたクロック番号で示す。また縦軸方
向に各信号を示し、ソースは送信元を意味し、デスティ
ネーションは宛先を意味する。例えば、データがデータ
バス1Aからデータバス1Bに送信されるとき、データバス
1Aがソースバスであり、データバス1Bがデスティネーシ
ョンバスである。

【０００９】図５、図６の(B) において、情報処理シス
テム内でシステムＡ，Ｂ間のデータ交信要求（システム
ＡからシステムＢへの転送要求）が発生すると、調停回
路61はバス制御回路4Aに対して転送許可信号3aを出力
し、バス制御回路4Aがバス使用要求信号41a/S-BRをクロ
ックCLK 02で調停制御回路2Aに出力する。バス制御回路
4Aは、調停制御回路2Aからデータバス1Aのバス使用許可
信号2a/S-BG をクロックCLK 03で受信する。このバス使
用許可信号2a/S-BG を受けてバス制御回路4Aは、データ
バス1Aに出力するアドレスAD-Aと図示省略されたリード
信号によってシステムＡからデータバス1A上に呼び出さ
れるデータData-Aを，ライト信号45a および内部メモリ
用アドレスMAD-A を用いて内部メモリ51に一時記憶す
る。

【００１０】図６の(B) では、クロックCLK 04,09 で入
力データIN-Data-A,B が呼び出され、クロックCLK 08,1
3 で内部メモリ51に一時記憶される。図示例は、２バイ
トのデータ転送を行う場合を示し、クロックCLK 14でバ
ス制御回路4Aはソース転送終了44a/S-TEを出力する。デ
ータバス1Aの転送データIN-Data の転送が終了してデー
タバス1Aの転送終了信号44a/S-TEが有効になると、調停
回路61はバス制御回路4Bに対して転送許可信号3bを出力
する。バス制御回路4Bはバス使用要求信号41b/D-BRをク
ロックCLK 15で調停制御回路2Bに対して出力し、調停制
御回路2Bがデータバス1Bの使用許可信号2b/D-BG を出力
する。バス制御回路4Bは、バス使用許可信号2b/D-BG を
クロックCLK 17で受け、アドレスMAD-B とリード46b を
内部メモリ51に出力し、内部メモリ51のデータData-B/O
UT-Data-A,B をクロックCLK 19、24でデータバス1Bに出
力する。以上が図６の(A) で図示する転送データ(1) の
処理手順である。

【００１１】続いて、転送データ(2) を転送する必要が
あるときは、データバス1Bのデータ転送が終了した時点
クロックCLK 29でバス制御回路4Bは転送終了信号44b/D-
TEを調停回路61に対して出力し、点線で図示されるクロ
ックCLK 30で調停回路61はバス制御回路4Aに対して転送
許可信号3aを出力して, 以下クロックCLK 02以降で説明
したと同様の処理手順が行われる。以降、図示省略され
ているが、さらに次の転送データ(3) …でデータ転送を
行うときは上記の繰り返しを行う。同様に、データバス
1Bからデータバス1Aへデータ転送を行う場合は、ハード
側は上記説明の添え文字A,B,a,b を入れ換えた形でデー
タ転送が行われる。

【００１２】次に、図７の(A) の方法でデータバス1Aか
らデータバス1Bへデータ転送を行う場合を図５、図７の
(B) を併用して説明する。情報処理システム内でシステ
ムＡ，Ｂ間にデータ交信要求（システムＡからシステム
Ｂへの転送要求）が発生すると、調停回路61はバス制御
回路4Aに対して転送許可信号3a/S-TG をクロックCLK01
で出力し、バス制御回路4Aがバス使用要求信号41a/S-BR
をクロックCLK 02で調停制御回路2Aに出力する。調停制
御回路2Aがデータバス1Aのバス使用許可信号2a/S-BG を
クロックCLK 03で出力したとき、このバス使用許可信号
2a/S-BG を受けてバス制御回路4Aは、データバス1Aに出
力するアドレスAD-Aと図示省略されたリード信号によっ
てシステムＡからデータバス1A上にデータData-A/IN-Da
ta-A,BをクロックCLK 04、09で呼び出し，ライト信号45
a および内部メモリ用アドレスMAD-A を用いて内部メモ
リ51にクロックCLK 08、13で一時記憶する。ここで、内
部メモリ51にデータバス1AのデータData-A/IN-Data-Aを
１つ（このデータ長は、システムで予め定められ、例え
ば１バイト長、１ワード長、あるいはダブルワード長が
ある）取り込んだ後、バス制御回路4Aは直ちに転送サイ
クル終了信号47a/S-TCYEをクロックCLK 09で調停回路61
に対して出力し、調停回路61はバス制御回路4Bに対して
転送許可信号3b/D-TG をクロックCLK 10で出力する。

【００１３】バス制御回路4Bはバス使用要求信号41b/D-
BRをクロックCLK 11で調停制御回路2Bに対して出力す
る。調停制御回路2Bがデータバス1Bの使用許可信号2b/D
-BG をクロックCLK 13で出力したとき、バス制御回路4B
は、バス使用許可信号2b/D-BGを受け、アドレスMAD-B
とリード46b とを内部メモリ51に出力し、内部メモリ51
のデータData-B/OUT-Data-A,B をデータバス1B上にクロ
ックCLK 15、20で出力する。以上が図７の(A) で図示す
る転送データ(1) である。転送量などにより、さらに転
送データ(2) …で図示するデータ転送を行うときは、内
部メモリ51からデータバス1Aの転送データ(1)Data-B/OU
T-Dataを１つ(OUT-Data-A)取り込んだ後、バス制御回路
4Bは直ちに転送サイクル終了信号47b/D-TCYEをクロック
CLK 20でバス制御回路4Aに送り、バス制御回路4Aは、先
にクロックCLK 01で述べたと同様の手順で転送サイクル
(2) の処理に移行する。さらに次のデータ転送の実行は
上記の繰り返しを行う。

【００１４】同様に、データバス1Bからデータバス1Aへ
データ転送を行う場合は、上記説明の添え文字A,B,a,b
を入れ換えた形でデータ転送が行われる。

【００１５】

【発明が解決しようとする課題】従来技術による情報処
理システム間のデータ交信制御装置では、システム間の
データ転送を行う場合、一方のデータ転送が完結しない
と、もう一方のデータ転送を始められなかったり、ある
いは、転送サイクルが１つ終わらなければ相手側に転送
許可信号を出力できないなどの制限から、多量のデータ
を一度に送ろうとした場合や、データバスが混雑してい
る場合に転送速度が遅くなる。

【００１６】本発明は上記の点にかんがみてなされたも
のであり、その目的は前記した課題を解決して、多量の
データを一度に送るときやデータバスが混雑していると
きでも、転送速度に与える影響を少なくする情報処理シ
ステム間のデータ交信制御装置を提供することにある。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、複数のモジュールが接続され互
に情報を交信する共通の伝送路をなすデータバスとこの
データバスを介してモジュール間の交信をするときデー
タバス使用権を制御する調停制御回路とを備えてなる２
つの情報処理システム間のデータ交信を制御するデータ
交信制御装置において、両システムのデータバス間に接
続され両システム間のデータ交信を行うとき送信データ
を一時記憶する記憶装置と、両システム間のデータ交信
を制御するデータバス調停装置と、を備え、データバス
調停装置は、それぞれのデータバスに接続し，このデー
タバスからバス制御信号を授受し，記憶装置にリード・
ライト制御信号を出力し，両システム間のデータ交信を
制御する２つのバス制御回路と、バス制御回路から当該
バスビジー信号と，当該バスリード／ライト許可信号
と，一方のバス制御回路から転送終了信号と，を受信
し、他方のバス制御回路に転送許可信号を送信する調停
回路と、を有するものとする。

【００１８】上記構成により、一方のバス制御回路が当
該調停制御回路にバス使用要求をし、当該調停制御回路
からバス使用許可を受けてバス使用権を確立すると同時
に、調停回路は、他方のバス制御回路に転送許可を与え
ることができる。また、相手のバス制御回路が相手方の
転送サイクル終了信号を受けて、転送開始する手段を備
えることができる。この結果、データを送るソース側と
データを受け取るデスティネーション側が同じ転送開始
のタイミングで動作できる様にデータバス調停回路を構
成することができる。

【００１９】また、両システム間のデータ交信を行うと
き、記憶装置は、両データバス間のデータ転送で使用す
る内部メモリのアドレスが一致したとき内部メモリを介
さずに直接データを交換するバイパス回路を備えるもの
とする。上記構成により、内部メモリアドレスが一致す
るときソース側のデータをデスティネーション側へ直接
出力することができる。

【００２０】また、バイパス回路は、内部メモリ用アド
レスの入力側と，出力側と，の両アドレスを比較するア
ドレスコンパレータと、このアドレスコンパレータの出
力とソース側ビジー信号とデスティネーション側ビジー
信号との論理積をとりバイパス信号を出力する論理素子
と、両データバスに接続され論理素子からのバイパス信
号によってデータ路を切り換える２つのセレクタと、こ
の両セレクタに接続され、バイパス信号有効のとき、デ
ータバスからの送信データをラッチするデータラッチ回
路と、を備える構成することができる。

【００２１】

【発明の実施の形態】図１は本発明によるデータ交信制
御装置の基本構成図およびこのデータ交信制御装置によ
る２つの情報処理システム間のデータ転送を説明する基
本構成図、図２は一実施例のデータ転送方法を説明する
概念図、図３は調停動作を説明するタイムチャート、図
４はバイパス回路の構成図であり、図５、図６、図７に
対応する同一部材には同じ符号が付してある。

【００２２】図１において、情報処理システムは、従来
技術と同様、複数のモジュール 11A〜1nA (11B〜1mB)が
接続され互に情報を交信する共通の伝送路をなすデータ
バス1A(1B)と，このデータバス1A(1B)を介してモジュー
ル 11A〜1nA (11B〜1mB)間,例えば 11Aと12A,(12Bと1m
B)間, の交信をするときのデータバス使用権を制御する
調停制御回路2A(2B)と，を備えて構成される。

【００２３】そして、この両システムＡ，Ｂは、両シス
テムＡ，Ｂのデータバス1A,1B 間に接続され，両システ
ムＡ，Ｂ間のデータ交信を行うとき送信データを一時記
憶する記憶装置５と、両システムＡ，Ｂ間のデータ交信
を制御するデータバス調停装置３と、を備えて２つのシ
ステムＡ，Ｂ間のデータ交信手段が構成される。このデ
ータバス調停装置３は、それぞれのデータバス1A(1B)に
接続され、アドレスAD-A(AD-B)と、データバス1A(1B)か
らバス制御信号（例えば、転送要求TRQ,バス使用要求41
a(41b), バス使用許可2a(2b)) と、相互に転送サイクル
終了信号47a(47b)を授受し，記憶装置５の内部メモリ51
にアドレスMAD-A(MAD-B), リード制御信号46a(46b)およ
びライト制御信号45a(45b)を出力し，両システムＡ，Ｂ
間のデータ交信を制御する２つのバス制御回路4A(4B)
と、バス制御回路4A,4B から当該バスビジー信号42a,42
b と，当該バスリード／ライト許可信号43a,43b と，転
送終了信号44a,44b とを受信し, 一方のバス制御回路
（例えば4A）から転送終了信号(44a) を受信し、他方の
バス制御回路(4B)に転送許可信号(3b)を送信する調停回
路61と、を備えて構成される。

【００２４】かかる構成において、今、システムＡのモ
ジュール（例えば11A)からシステムＢへの転送要求TRQ
が発せられた場合を説明する。この転送要求TRQ は調停
回路31に伝達され, 調停回路31からバス制御回路4A,4B
に制御信号がわたり調停制御が行われる。即ち、調停回
路31からバス制御回路4AにシステムＡ側のデータバス1A
のデータバス使用権確保（転送許可3a) が指示され、バ
ス制御回路4Aが当該調停制御回路2Aにバス使用要求信号
41a を出力し、当該調停制御回路2Aからバス使用許可信
号2aを受けてデータバス使用権を確立する。バス制御回
路4Aは、このバス使用許可信号2aを受け、一方、アドレ
スAD-Aおよび図示省略されたリード信号をシステムＡに
送り、システムＡからデータバス1A上にデータData-Aを
呼び出し、他方、バスビジー信号42a と, バスリード許
可信号43a を調停回路31に対して出力し、続いてライト
信号45a を内部メモリ51に出力し、アドレスMAD-A およ
びライト信号45a によって、このデータData-Aを内部メ
モリ51に一時記憶する。

【００２５】調停回路31は、バスリード許可信号43a を
受けてバス制御回路4Bのアドレスや転送数などの転送量
を確認し、転送が必要であれば、バス制御回路4Bに対し
て転送許可信号3bを出力する。バス制御回路4Bはこの転
送許可信号3bを受けてバス使用要求信号41b を出力す
る。バス調停制御回路2Bがバス使用許可信号2bを出力し
たらバス制御回路4Bはバスビジー信号42b とバスライト
許可信号43b を調停回路31に対して出力する。調停回路
31はバスライト許可信号43b を受けてバス制御回路4Aの
アドレスや転送数などの転送量を確認し、転送が必要で
あれば、バス制御回路4Aに対して転送許可信号3aを出力
する。以降さらに転送が必要な場合は、上記の繰り返し
を行う。また、転送方向が逆の場合は、上記の逆の動作
を行う。

【００２６】図６に図示する従来技術では、ソース側の
一連の転送データが内部メモリ51に書き込みが終了して
から、デスティネーション側のデータバス使用権を確保
するための一連の手順が処理され、デスティネーション
側のデータバスにデータが呼び出される。また、図７に
図示する従来技術では、ソース側のデータが１つ内部メ
モリ51に書き込まれてから、デスティネーション側のデ
ータバス使用権を確保するための一連の手順が処理さ
れ、デスティネーション側のデータバスにデータが呼び
出される。このとき、デスティネーション側のデータバ
ス使用権が確保されるとソース側に転送許可信号を出力
し、以下この繰り返しにより一連の転送データがデータ
転送することができる。これに対して、本発明によれ
ば、ソース側のデータバス使用権を確保と同時に、デス
ティネーション側のデータバス使用権を確保するための
一連の手順が処理されるので、ソース側モジュールから
データ転送要求が発生し、デスティネーション側にデー
タが呼び出されるまでの時間を短縮することができる。

【００２７】また、システムＡ，Ｂ間のデータ交信を行
うとき、記憶装置５は、両データバス1A,1B 間のデータ
転送で使用する内部メモリ51のアドレスが一致したとき
内部メモリ51を介さずに直接データ交換するバイパス回
路52を備えて構成される。かかる構成により、記憶装置
５にバイパス回路52を備える情報処理システム間のデー
タ交信では、システム間のデータ交信動作中に、両バス
A,B 制御回路4A,4B のバスビジー信号42a,42b が有効
で、且つ、内部メモリ51へのアドレスが一致したとき、
内部メモリ51への書き込み・読み出しを特に行わずに、
バイパス回路52を経由してデータを出力する。このバイ
パス回路52を用いることにより、書き込みと読み出し制
御を同時刻に行うことができる。この結果、従来技術で
は必要であった内部メモリ51へ書き込み時間と、内部メ
モリ51から読み出す時間をおよそ半分に短縮することが
できる。

【００２８】図２は上述の本発明のデータ転送方法を説
明する概念図である。図２において、左半分にデータバ
ス1Aからデータバス1Bへの転送を、右半分にデータバス
1Bからデータバス1Aへの転送を図示する。今、データバ
ス1Aからデータバス1Bへの転送を説明する。システムＡ
のモジュールからシステムＢへの転送要求TRQ が発せら
れると、バス制御回路4AにシステムＡ側のデータバス1A
のデータバス使用権確保が指示され、当該調停制御回路
2Aからバス使用許可信号2aを受けてデータバス使用権を
確立する。バス制御回路4Aは、このバス使用許可信号2a
を受け、一方は、ライト信号45a を内部メモリ51に出力
し、(1) で図示されるデータバス1Aのデータを内部メモ
リ51へ一時記憶する。他方、バス制御回路4Aでデータバ
ス使用権が確立すると同時に、調停回路31は、他方のバ
ス制御回路4Bに転送許可信号3bを与え、バス制御回路4B
にシステムＢ側のデータバス1Bのデータバス使用権確保
が指示される（データバス1Aからデータバス1Bへの下方
の矢印）。

【００２９】次に、バス制御回路4Bが当該調停制御回路
2Bにバス使用要求信号41b を出力し、当該調停制御回路
2Bからバス使用許可信号2bを受けてデータバス使用権を
確立すると、一方は、バス制御回路4Bは、このバス使用
許可信号2bを受け、リード信号46b を内部メモリ51に出
力し、内部メモリ51に一時記憶されたデータをデータバ
ス1Bに読み出す（データバス1Bで(1) で図示される時間
域) 動作を実行する。他方、バス制御回路4Bは、このバ
ス使用許可信号2bを受けバス制御回路4Aに転送サイクル
終了47b を通知する（データバス1Bから斜め右上の矢
印）。バス制御回路4Aは先に述べたデータ転送(1) が終
了すると、直ちに次のデータ転送(2) に移行する。以
下、同様の手順が繰り返される。

【００３０】

【実施例１】以下、図１に図示される各構成要素の役割
を以下に説明する。 （１）調停制御回路2A(2B) 以下、説明を簡明化するため、情報処理システムＡ側を
中心に説明し、情報処理システムＢ側は情報処理システ
ムＡの対応する位置に部材番号を括弧付きで示す。調停
制御回路2A(2B)は、各データバス1A(1B)に接続されるモ
ジュール(11A〜1nA,(11B〜1mB)) およびバス制御回路4A
(4B)からのバス使用要求を受け、予め定められたバス割
当選定基準に従ってバスマスタを決定する。バスマスタ
希望者は調停制御回路2A(2B)にバス使用要求を出力し、
調停制御回路2A(2B)はバスマスタ希望者へバス使用許可
を与えてバスマスタを決定する。データバス1Aおよびデ
ータバス1B上にはバス使用権を要求するモジュール（バ
スマスタ希望者）11A 〜1nA,4Aおよび(11B〜1mB,4B) が
複数存在するので、その中からバス使用者（バスマス
タ）を１つだけ決定する役割を担う。 （２）バス制御回路4A バス制御回路4Aは、調停回路31から転送許可信号3aを受
けて調停制御回路2Aに対してバス使用要求信号41a を出
力し、調停制御回路2Aからバス使用許可信号2aを受けた
ら、内部メモリ51からデータを読み出してデータバス1A
上のスレーブ（例えば、12A)に対してデータを送った
り、データバス1A上のスレーブ（例えば、12A)からデー
タを読み出して内部メモリ51にデータを書き込んだりす
る。転送サイクルの終了時には、転送サイクル終了信号
47a をバス制御回路4Bに対して出力する。バス制御回路
4Aの転送が終了したときに, まだバス制御回路4Bが動作
中のときは、データバス1Bの転送サイクル終了信号47b
が出力されるまで、転送サイクル終了信号47a を続けて
出力する。 （３）バス制御回路4B バス制御回路4Bは、調停回路31から転送許可信号3bを受
けて調停制御回路2Bに対してバス使用要求信号41b を出
力し、調停制御回路2Bからバス使用許可信号2bを受けた
ら、内部メモリ51からデータを読み出してデータバス1B
上のスレーブ（例えば、12B)に対してデータを送った
り、データバス1B上のスレーブ（例えば、12B)からデー
タを読み出して内部メモリ51にデータを書き込んだりす
る。転送サイクルの終了時には、転送サイクル終了信号
47b をバス制御回路4Aに対して出力する。バス制御回路
4Bの転送が終了したときに, まだバス制御回路4Aが動作
中のときは、データバス1Aの転送サイクル終了信号47a
が出力されるまで、転送サイクル終了信号47b を続けて
出力する。 （５）内部メモリ51 データバス1Aのデータあるいはデータバス1Bのデータを
相手側のデータバスに送るために一時記憶しておく記憶
回路である。バス制御回路4Aおよびバス制御回路4Bから
書き込みアドレス（ソースアドレス）とライト信号、お
よび読み出しアドレス（デスティネーションアドレス）
とリード信号、を受けて書き込みおよび読み出しを行
う。 （６）バイパス回路52 バス制御回路4Aおよびバス制御回路4Bが共にビジーであ
り、かつ、バス制御回路4Aおよびバス制御回路4Bから内
部メモリ51に対して出力されている書き込みアドレスと
読み出しアドレスが一致したときに作動する回路であ
り、このバイパス回路52が作動中は、データバス1Aのデ
ータとデータバス1Bのデータとが同じ値になる。 （７）調停回路31 バス制御回路4Aおよびバス制御回路4Bにバス転送許可3
a,3b を与え、バス制御回路4Aおよびバス制御回路4Bか
ら転送終了信号44a(44b)およびバスA(B)ビジー信号42a
(42b)、バスA(B)リード許可信号43a(43b)、バスB(A)ラ
イト許可信号43b(43a)を受け、相互のデータバス1A,1B
の調停を行う。例えば、データバス1Aからデータバス1B
にデータ交換を行う場合に、バス制御回路4AからバスA
リード許可43a が出力されたら、データバス1Bの転送量
およびバスＢビジー信号42b をチェックした後、バス制
御回路4Bにバス転送許可3bを出力する。バス制御回路4B
からライト許可45b が出力されたら、データバス1Aの転
送量およびバスＡビジー信号42a をチェックした後、バ
ス制御回路4Aにバス転送許可3aを与えデータ交換を行
う。指定された転送数または転送アドレスのデータが終
了するまで、相互データバスの調停を繰り返す。

【００３１】

【実施例２】図３により一実施例の調停動作を示すタイ
ムチャートを説明する。図３は、横軸方向に時間軸をと
り、時間は２段に書かれたクロック番号で示す。縦軸方
向に各信号を示し、上段からクロックCLK 、転送要求信
号TRQ 、ライト許可WG、ソース側（S-の接頭記号を付
す）の各信号；即ち転送許可S-TG, バス使用要求S-BR,
バス使用許可S-BG, ビジーS-BSY,転送サイクル開始S-TC
YS, 転送サイクル終了S-TCYE、内部メモリアドレスS-A
D、入力データIN-data 、メモリ書込タイミング、バイ
パスデータbydata、バイパスbypass、リード許可RG、伝
送の宛先であるデスティネーション側（D-の接頭記号を
付す）の各信号；即ち転送許可D-TG, バス使用要求D-B
R, バス使用許可D-BG, ビジーD-BSY,転送サイクル開始D
-TCYS, 転送サイクル終了D-TCYE、内部メモリアドレスD
-ADおよび出力データOUT-dataを示す。またこのタイム
チャートでは、１（ハイレベル）が信号有効を、０（ロ
ウレベル）が信号無効であることを示す。また、図１に
図示する基本構成図で２つの情報処理システムA,B 間の
データ交信は、一般的には双方向に行われる。従って、
以下のタイムチャートの説明では、データ交信の送信元
（ソース側）と宛先（デスティネーション側）との関係
で説明するが、説明の簡明化のため、ハードウェアを区
分表示する必要があるときは、ソース側をシステムＡと
し、デスティネーション側をシステムＢとして括弧付き
で部材番号を示す。

【００３２】以下、図１を併用して図３を説明する。 (1) クロック01でバス調停回路に転送要求信号TRQ が入
力され、ソース側の転送許可信号S-TGが有効であれば、
クロック02の立ち上がりでソース側のバス使用要求信号
S-BRをソース側の調停制御回路(2A)に出力する。ただ
し、ソース側の転送許可信号S-TGは回路の初期化時に有
効にしてあるものとする。

【００３３】(2) クロック02でソース側のバス使用要求
信号BRが有効になると、クロック03の立ち上がりでソー
ス側の転送許可信号TGを無効にする。 (3) クロック06で調停制御回路(2A)からソース側のバス
使用許可信号S-BGが返ってきたら、クロック07の立ち上
がりでソース側のビジー信号S-BSY およびリード許可信
号RGを有効にする。

【００３４】(4) クロック07でリード許可信号RGが有効
になったら、アドレスや転送数などの転送量を判断し、
クロック08の立ち上がりでデスティネーション側の転送
許可信号D-TGを出力する。 (5) クロック07でソース側のビジー信号S-BSY が有効に
なると、クロック08の立ち上がりでソース側のデータ転
送サイクル開始信号S-TCYSを有効にする。

【００３５】(6) クロック08でデスティネーション側の
転送許可信号D-TGが有効になったら、クロック09の立ち
上がりでデスティネーション側のバス使用要求信号D-BR
をデスティネーション側の調停制御回路(2B)に出力す
る。 (7) クロック15でデスティネーション側のバス使用許可
信号D-BGが返ってきたら、クロック16の立ち上がりでラ
イト許可信号WGを出力する。

【００３６】(8) クロック15でデスティネーション側の
バス使用許可信号D-BGが返ってきたら、クロック16の立
ち上がりでデスティネーション側のビジー信号D-BSY を
有効にする。 (9) クロック16でデスティネーション側のビジー信号D-
BSY が有効になったら、クロック17の立ち上がりでデス
ティネーション側のデータ転送サイクル開始信号D-TCYS
を有効にする。

【００３７】(10)クロック07以降でソース側のビジー信
号S-BSY が有効のとき、クロック08、13、18、23で内部
メモリ入力側アドレス信号S-MAD(内部メモリ51の書き込
みアドレ）を有効にする。 (11)同様に、クロック16以降でデスティネーション側の
ビジー信号D-BSY が有効のとき、クロック17、23、28、
33で内部メモリ出力側アドレス信号D-MAD(内部メモ51の
読み出しアドレス）を有効にする。

【００３８】(12)また、ソース側及びデスティネーショ
ン側の各ビジー信号S-BSY,D-BSY がどちらも有効になっ
ているとき、内部メモリの入力側アドレスと出力側アド
レス（内部メモリ51の書き込みアドレスS-MAD と読み出
しアドレスD-MAD)を比較し、各々のアドレス値が違って
いたら、バイパス信号bypassを無効にして、内部メモリ
入力側アドレスS-MAD が示す内部メモリ51の領域に、各
クロック09、14、19、24で入力データIN-data を保存
し、内部メモリ出力側アドレスD-MAD が示す内部メモリ
51の領域から各クロック18、24、29、34でデータOUT-da
taを抽出し、データバス(1B)へデータを出力する。

【００３９】(13)データ転送サイクルの終了時に, 転送
サイクル終了信号S-TCYE,D-TCYE を各々のデータバス1
A,1B が出力する。 (14)もし、双方のデータバス1A,1B のビジー信号S-BSY,
D-BSY が有効であるときは、双方の転送サイクル終了信
号S-TCYE,D-TCYE が有効になるまで、次の転送サイクル
開始信号S-TCYS,D-TCYS を遅らせる。図示例ではクロッ
ク21、22がこれに該当する。

【００４０】(15)双方のデータバス1A,1B の転送サイク
ル終了信号S-TCYE,D-TCYE が有効になったら次のタイミ
ング（クロック23）で、双方のデータバス1A,1B の転送
サイクル開始信号S-TCYS,D-TCYS を有効にする。 (16)必要な転送数または転送アドレス迄の転送が終了し
たら、データバスの使用権を放棄して転送を終了する。
ソース側ではクロック28でソースビジーS-BSYを無効と
し、また、デスティネーション側ではクロック38でデス
ティネーションビジーD-BSY を無効としてデータバスの
使用権を放棄して転送を終了する。

【００４１】(17)ソース側及びデスティネーション側の
各ビジー信号S-BSY,D-BSY がどちらも有効になっている
とき、内部メモリ入力側アドレスS-MAD および内部メモ
リ出力側アドレスD-MAD を比較し、一致していたら、バ
イパス信号bypassを有効にし、バイパス回路52を経由し
て入力データIN-data を出力データOUT-dataとして出力
する。バイパス回路52はラッチ回路を含み、データ転送
サイクルの間およびデータ転送サイクル後において入力
データIN-data を出力する。

【００４２】次に、図４によりバイパス回路52を説明す
る。図４において、バイパス回路52は、両データバス1
A,1B から内部メモリ入力側アドレスS-MAD と内部メモ
リ出力側アドレスD-MAD を受信し, この両アドレスS-MA
D,D-MAD を比較するアドレスコンパレータ53と、このア
ドレスコンパレータ53の出力と，ソース側ビジー信号S-
BSY と，デスティネーション側ビジー信号D-BSY と，の
論理積をとり，バイパス信号bypassを出力する論理素子
54と、両データバス1A,1B に接続され，論理素子54から
のバイパス信号bypassによってデータ路(51a,51b),(56
a,56b) を切り換える２つのセレクタ55A,55B と、この
両セレクタ55A,55B に接続され、バイパス信号bypass有
効のとき、ソース側データバスからの送信データIN-dat
a をラッチするデータラッチ回路56と、を備えて構成さ
れる。

【００４３】かかる構成において、ソース側ビジー信号
S-BSY とデスティネーション側ビジー信号D-BSY とが共
に有効で、データバス1A,1B から内部メモリ入力側アド
レスS-MAD と内部メモリ出力側アドレスD-MAD が一致し
たとき、セレクタ55A,55B を切り換えて、内部メモリ51
からデータラッチ回路56に切り換えることができる。ソ
ース側及びデスティネーション側の各ビジー信号S-BSY,
D-BSY がどちらも有効になっているとき、内部メモリ入
力側アドレスS-MAD および内部メモリ出力側アドレスD-
MAD を比較し、一致していたら、バイパス信号bypassを
有効にし、バイパス回路52を経由して入力データIN-dat
a を出力データOUT-dataとして出力する。バイパス回路
52はラッチ回路を含み、データ転送サイクルの間および
データ転送サイクル後において入力データIN-data を出
力する。

【００４４】本発明のハードウェア構成は、２つの情報
処理システムがそれぞれ単独の装置であり、データ交信
制御装置が何れかの情報処理システムに内蔵される、あ
るいは別置されて構成されてもよい。また、規模の小さ
な装置では、２つの情報処理システムとデータ交信制御
装置が一体化された装置で構成されてもよい。

【００４５】

【発明の効果】本発明を利用することにより、多量のデ
ータを一度に送るときやデータバスが混雑しているとき
でも、転送速度に与える影響を少なく、高速にデータ転
送ができる情報処理システム間のデータ交信制御装置を
提供することができる。

【図面の簡単な説明】

【図１】本発明によるデータ交信制御装置の基本構成図
およびこのデータ交信制御装置による２つの情報処理シ
ステム間のデータ転送を説明する基本構成図

【図２】一実施例のデータ転送方法を説明する概念図

【図３】調停動作を説明するタイムチャート

【図４】バイパス回路の構成図

【図５】従来技術による情報処理システム間のデータ交
信制御装置によるデータ転送を説明する基本構成図

【図６】従来技術によるデータ転送方法を説明する概念
図およびタイムチャート

【図７】従来技術によるデータ転送方法を説明する概念
図およびタイムチャート

【符号の説明】

1A,1B データバス 11A〜1nA, 11B〜1mB モジュール 2A,2B 調停制御回路 ３、６ データバス調停装置 31,61 調停回路 4A,4B バス制御回路 ５ 記憶装置 51 内部メモリ 52 バイパス回路 53 アドレスコンパレータ 54 アンド素子 55A,55B セレクタ 56 データラッチ Ａ，Ｂ 情報処理システム 2a,2b バス使用許可信号 3a,3b 転送許可信号 41a,41b バス使用要求信号 42a,42b バスビジー信号 43a,43b バスリード／ライト許可信号 44a,44b 転送終了信号 45a,45b ライト信号 46a,46b リード信号 47a,47b 転送サイクル終了信号 CLK クロック D-MAD 内部メモリ出力側アドレス D-BSY デスティネーション側ビジー信号 D-BR デスティネーションバス使用要求 D-BG デスティネーションバス使用許可 D-TCYE デスティネーション転送サイクル終了 D-TE デスティネーション転送終了 D-TG デスティネーション転送許可 S-MAD 内部メモリ入力側アドレス S-BSY ソース側ビジー信号 S-BR ソースバス使用要求 S-BG ソースバス使用許可 S-TCYE ソース転送サイクル終了 S-TE ソース転送終了 S-TG ソース転送許可

───────────────────────────────────────────────────── フロントページの続き (72)発明者 星野 公 東京都日野市富士町１番地 富士ファコ ム制御株式会社内 (56)参考文献 特開 平１−205365（ＪＰ，Ａ) 特開 昭61−234447（ＪＰ，Ａ) 特開 平１−217532（ＪＰ，Ａ) 特開 平１−147755（ＪＰ，Ａ) 特開 昭63−47844（ＪＰ，Ａ) 特開 昭64−21530（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 13/16,13/36,13/362 G06F 12/00,15/16

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】複数のモジュールが接続され互に情報を交
   信する共通の伝送路をなすデータバスと，このデータバ
   スを介してモジュール間の交信をするときデータバス使
   用権を制御する調停制御回路と，を備えてなる２つの情
   報処理システム（以下、システムと略称する）間のデー
   タ交信を制御するデータ交信制御装置において、 両システムのデータバス間に接続され，両システム間の
   データ交信を行うとき送信データを一時記憶する記憶装
   置と、両システム間のデータ交信を制御するデータバス
   調停装置と、を備え、 データバス調停装置は、 それぞれのデータバスに接続し，このデータバスからバ
   ス制御信号を授受し，記憶装置にリード・ライト制御信
   号を出力し，両システム間のデータ交信を制御する２つ
   のバス制御回路と、 バス制御回路から当該バスビジー信号と，当該バスリー
   ド／ライト許可信号と，一方のバス制御回路から転送終
   了信号と，を受信し、他方のバス制御回路に転送許可信
   号を送信する調停回路と、を有し、 一方のバス制御回路が当該調停制御回路にバス使用要求
   をし、当該調停制御回路からバス使用許可を受けてデー
   タバス使用権を確立すると同時に、調停回路は、他方の
   バス制御回路に転送許可を与える、 ことを特徴とする情報処理システム間のデータ交信制御
   装置。
2. 【請求項２】請求項１に記載の情報処理システム間のデ
   ータ交信制御装置において、両システム間のデータ交信
   を行うとき、記憶装置は、両データバス間のデータ転送
   で使用する内部メモリのアドレスが一致したとき内部メ
   モリを介さずに直接データを交換するバイパス回路を備
   える、 ことを特徴とする情報処理システム間のデータ交信制御
   装置。
3. 【請求項３】請求項１または請求項２に記載の情報処理
   システム間のデータ交信制御装置において、 バイパス回路は、 内部メモリ用アドレスの入力側と，出力側と，の両アド
   レスを比較するアドレスコンパレータと、 このアドレスコンパレータの出力と，ソース側ビジー信
   号と，デスティネーション側ビジー信号と，の論理積を
   とり，バイパス信号を出力する論理素子と、 両データバスに接続され，論理素子からのバイパス信号
   によってデータ路を切り換える２つのセレクタと、 この両セレクタに接続され、バイパス信号有効のとき、
   データバスからの送信データをラッチするデータラッチ
   回路と、を備える、 ことを特徴とする情報処理システム間のデータ交信制御
   装置。