JP3059617B2 - エンベロープ信号発生装置およびこれを用いた電子楽器 - Google Patents
エンベロープ信号発生装置およびこれを用いた電子楽器Info
- Publication number
- JP3059617B2 JP3059617B2 JP5286214A JP28621493A JP3059617B2 JP 3059617 B2 JP3059617 B2 JP 3059617B2 JP 5286214 A JP5286214 A JP 5286214A JP 28621493 A JP28621493 A JP 28621493A JP 3059617 B2 JP3059617 B2 JP 3059617B2
- Authority
- JP
- Japan
- Prior art keywords
- envelope
- information
- arrival
- value
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【産業上の利用分野】本発明はエンベロープ信号発生装
置およびこれを用いた電子楽器に関し、特に、簡単な構
成のエンベロープ信号発生装置およびこれを具備する電
子楽器に関するものである。
置およびこれを用いた電子楽器に関し、特に、簡単な構
成のエンベロープ信号発生装置およびこれを具備する電
子楽器に関するものである。
【０００２】
【従来の技術】従来の電子楽器においては、楽音波形の
エンベロープ信号発生器あるいは各種効果用信号の波形
発生器など、波形の振幅を制御するために回帰型エンベ
ロープ信号発生器が使用されている。図７は、本出願人
が出願し、特開平２−２５１９９６号公報に開示されて
いる従来のエンベロープ信号発生器の演算回路を示すブ
ロック図である。エンベロープレベルメモリ５０はエン
ベロープの現在値を記憶している。加算器５１はエンベ
ロープ現在値から現在のフェーズの目標値ＬＶを減算す
る。目標値ＬＶはエンベロープのアタック、ディケイ等
の各フェーズ毎に設定、記憶され、図示しないフェーズ
制御回路からの指示により読み出される。（１−ＳＰ）
変換器５２は、スピードデータＳＰを（１−ＳＰ）に変
換する。このスピードデータも目標値ＬＶと同様に各フ
ェーズ毎に設定される。乗算器５３は加算器５１の出力
値に変換器５２の出力（１−ＳＰ）を乗算する。加算器
５４は目標値ＬＶと乗算器５３の出力とを加算し、該出
力値はエンベロープレベルメモリ５０に書き込まれる。
エンベロープ信号発生器あるいは各種効果用信号の波形
発生器など、波形の振幅を制御するために回帰型エンベ
ロープ信号発生器が使用されている。図７は、本出願人
が出願し、特開平２−２５１９９６号公報に開示されて
いる従来のエンベロープ信号発生器の演算回路を示すブ
ロック図である。エンベロープレベルメモリ５０はエン
ベロープの現在値を記憶している。加算器５１はエンベ
ロープ現在値から現在のフェーズの目標値ＬＶを減算す
る。目標値ＬＶはエンベロープのアタック、ディケイ等
の各フェーズ毎に設定、記憶され、図示しないフェーズ
制御回路からの指示により読み出される。（１−ＳＰ）
変換器５２は、スピードデータＳＰを（１−ＳＰ）に変
換する。このスピードデータも目標値ＬＶと同様に各フ
ェーズ毎に設定される。乗算器５３は加算器５１の出力
値に変換器５２の出力（１−ＳＰ）を乗算する。加算器
５４は目標値ＬＶと乗算器５３の出力とを加算し、該出
力値はエンベロープレベルメモリ５０に書き込まれる。
【０００３】エンベロープ現在値をＥ、つぎのエンベロ
ープ値をＥ’とすると、以上の演算は以下の式により表
される。
ープ値をＥ’とすると、以上の演算は以下の式により表
される。
【０００４】 Ｅ’＝ＬＶ＋（Ｅ−ＬＶ）＊（１−ＳＰ）． 展開して整理すれば、Ｅ’＝Ｅ＋（ＬＶ−Ｅ）＊ＳＰ．
となり、従来周知の方式と同じ演算を行っていることが
わかる。比較器５５は乗算器５３の出力、即ち目標値と
の差関数（Ｅ−ＬＶ）＊（１−ＳＰ）と”０”とを比較
し、一致する、即ち差関数が０になると到達信号を発生
する。この信号は図示しないフェーズ制御回路に入力さ
れ、フェーズが更新される。
となり、従来周知の方式と同じ演算を行っていることが
わかる。比較器５５は乗算器５３の出力、即ち目標値と
の差関数（Ｅ−ＬＶ）＊（１−ＳＰ）と”０”とを比較
し、一致する、即ち差関数が０になると到達信号を発生
する。この信号は図示しないフェーズ制御回路に入力さ
れ、フェーズが更新される。
【０００５】
【発明が解決しようとする課題】上記のような従来の電
子楽器におけるエンベロープ信号発生器は、目標値との
差関数を求めるために乗算器５３を用いていた。従っ
て、従って回路構成が複雑になり、演算速度も遅くなっ
てしまうという問題点があった。さらに到達の判定が全
てのモードにおいて同じ条件でなされてしまうという問
題点もあった。本発明の目的は、前記のような従来技術
の問題点を改良し、乗算器を用いる必要がなく、更に到
達判定を制御可能なエンベロープ信号発生器およびこれ
を備えた電子楽器を提供することにある。
子楽器におけるエンベロープ信号発生器は、目標値との
差関数を求めるために乗算器５３を用いていた。従っ
て、従って回路構成が複雑になり、演算速度も遅くなっ
てしまうという問題点があった。さらに到達の判定が全
てのモードにおいて同じ条件でなされてしまうという問
題点もあった。本発明の目的は、前記のような従来技術
の問題点を改良し、乗算器を用いる必要がなく、更に到
達判定を制御可能なエンベロープ信号発生器およびこれ
を備えた電子楽器を提供することにある。
【０００６】
【課題を解決するための手段】本発明は、エンベロープ
現在値と目標値との差を対数演算により求めて、目標値
に加算することによって次の時点のエンベロープ値を求
める方式を採用し、更に対数表示された該差の絶対値が
フェーズ毎にセットされた値以下になることによって到
達判定を行うようにしたエンベロープ発生手段およびこ
のエンベロープ発生手段を有する電子楽器に特徴があ
る。
現在値と目標値との差を対数演算により求めて、目標値
に加算することによって次の時点のエンベロープ値を求
める方式を採用し、更に対数表示された該差の絶対値が
フェーズ毎にセットされた値以下になることによって到
達判定を行うようにしたエンベロープ発生手段およびこ
のエンベロープ発生手段を有する電子楽器に特徴があ
る。
【０００７】本発明は、このような手段により、現時点
のエンベロープ値と目標値との差を対数演算により求め
るので、乗算器を用いる必要がなく、また該差の絶対値
がフェーズ毎にセットされた所定値以下になることによ
って、上昇および下降いずれの変化方向のエンベロープ
信号に対しても共通の判定手順で到達判定を行うことが
でき、各フェーズ毎に到達判定条件を変えることができ
る。
のエンベロープ値と目標値との差を対数演算により求め
るので、乗算器を用いる必要がなく、また該差の絶対値
がフェーズ毎にセットされた所定値以下になることによ
って、上昇および下降いずれの変化方向のエンベロープ
信号に対しても共通の判定手順で到達判定を行うことが
でき、各フェーズ毎に到達判定条件を変えることができ
る。
【０００８】
【実施例】以下に本発明が適用される電子楽器の実施例
を詳細に説明する。図２は本発明を適用した電子楽器の
構成を表すブロック図である。ＣＰＵ１はＲＯＭ２に記
憶されているプログラムによりキーボードのスキャンを
行い、更にキーオン／オフ、キーナンバー、タッチ情報
等の演奏情報の楽音発生回路６の発音チャネルへの割り
当て、パネルのスキャンおよびそれに付随する発音制御
を行う。なおＣＰＵ１には図示しないタイマ割り込み回
路も内蔵されている。ＲＯＭ２には制御用プログラムの
他、自動演奏用楽曲データ、各種音色パラメータなどを
記憶している。ＲＡＭ３はＣＰＵ１の作業用領域として
使用される他、キーアサインテーブル、音源制御情報テ
ーブルなどの各種制御データを記憶しており、バッテリ
ーバックアップされていてもよい。
を詳細に説明する。図２は本発明を適用した電子楽器の
構成を表すブロック図である。ＣＰＵ１はＲＯＭ２に記
憶されているプログラムによりキーボードのスキャンを
行い、更にキーオン／オフ、キーナンバー、タッチ情報
等の演奏情報の楽音発生回路６の発音チャネルへの割り
当て、パネルのスキャンおよびそれに付随する発音制御
を行う。なおＣＰＵ１には図示しないタイマ割り込み回
路も内蔵されている。ＲＯＭ２には制御用プログラムの
他、自動演奏用楽曲データ、各種音色パラメータなどを
記憶している。ＲＡＭ３はＣＰＵ１の作業用領域として
使用される他、キーアサインテーブル、音源制御情報テ
ーブルなどの各種制御データを記憶しており、バッテリ
ーバックアップされていてもよい。
【０００９】パネル４は、音色、リズムパターンなどの
選択スイッチ、数値入力用テンキースイッチ等の各種ス
イッチ、ＬＥＤあるいはＬＣＤの表示装置、スイッチの
情報をＣＰＵ１に読み込むためのスキャン回路、および
表示装置を駆動するドライブ回路からなる。キーボード
５は例えばそれぞれ２つのスイッチを有する複数の鍵
と、ＣＰＵ１の制御により各鍵のスイッチをスキャンす
る回路からなる。楽音発生回路６は、ＣＰＵ１の制御に
より、時分割多重処理によって例えば１６チャネルの独
立したデジタル楽音信号を発生することができるもので
あり、パン効果、残響効果などの各種効果付加回路も含
まれる。Ｄ／Ａ変換器７は楽音発生回路６から出力され
るデジタル信号をアナログ信号に変換する。アンプ８は
アナログ楽音信号を増幅し、１乃至複数個のスピーカ９
から発音される。バス１０は電子楽器内の各回路を接続
している。なおこの他にＭＩＤＩインターフェース等を
設けてもよい。
選択スイッチ、数値入力用テンキースイッチ等の各種ス
イッチ、ＬＥＤあるいはＬＣＤの表示装置、スイッチの
情報をＣＰＵ１に読み込むためのスキャン回路、および
表示装置を駆動するドライブ回路からなる。キーボード
５は例えばそれぞれ２つのスイッチを有する複数の鍵
と、ＣＰＵ１の制御により各鍵のスイッチをスキャンす
る回路からなる。楽音発生回路６は、ＣＰＵ１の制御に
より、時分割多重処理によって例えば１６チャネルの独
立したデジタル楽音信号を発生することができるもので
あり、パン効果、残響効果などの各種効果付加回路も含
まれる。Ｄ／Ａ変換器７は楽音発生回路６から出力され
るデジタル信号をアナログ信号に変換する。アンプ８は
アナログ楽音信号を増幅し、１乃至複数個のスピーカ９
から発音される。バス１０は電子楽器内の各回路を接続
している。なおこの他にＭＩＤＩインターフェース等を
設けてもよい。
【００１０】図３は、図２の楽音発生回路６の構成の一
例を示すブロック図である。バスインターフェース２０
は、バス１０を介してＣＰＵ１から転送されてくるキー
オン／オフ、キーナンバー等のデータを受信し、必要な
回路に転送する。アドレス発生回路２１は、キーナンバ
ー情報に応じて、音高に対応する間隔の波形メモリ読み
出しアドレスを発生する。波形メモリ２２は、各種音色
に対応する楽音波形情報を記憶するメモリである。エン
ベロープ発生器２３は、詳細は後述するが、キーオン／
オフ情報に基づき、エンベロープ信号を発生する。なお
音高によりエンベロープ形状を制御するためにキーナン
バー情報を入力するようにしてもよい。乗算器２４は波
形メモリ２２からの出力とエンベロープ発生器２３から
の出力とを乗算し、楽音波形を出力する。なお、楽音発
生回路６は時分割多重処理によって例えば１６チャネル
の独立したデジタル楽音信号を発生することができるも
のであるが、説明を簡単にするため、図においては１つ
の楽音発生チャネルの機能しか図示していない（以下同
様）。
例を示すブロック図である。バスインターフェース２０
は、バス１０を介してＣＰＵ１から転送されてくるキー
オン／オフ、キーナンバー等のデータを受信し、必要な
回路に転送する。アドレス発生回路２１は、キーナンバ
ー情報に応じて、音高に対応する間隔の波形メモリ読み
出しアドレスを発生する。波形メモリ２２は、各種音色
に対応する楽音波形情報を記憶するメモリである。エン
ベロープ発生器２３は、詳細は後述するが、キーオン／
オフ情報に基づき、エンベロープ信号を発生する。なお
音高によりエンベロープ形状を制御するためにキーナン
バー情報を入力するようにしてもよい。乗算器２４は波
形メモリ２２からの出力とエンベロープ発生器２３から
の出力とを乗算し、楽音波形を出力する。なお、楽音発
生回路６は時分割多重処理によって例えば１６チャネル
の独立したデジタル楽音信号を発生することができるも
のであるが、説明を簡単にするため、図においては１つ
の楽音発生チャネルの機能しか図示していない（以下同
様）。
【００１１】図４は図３のエンベロープ発生器２３の構
成を示すブロック図である。目標値発生回路３０は、タ
ッチ情報に従ってＣＰＵ１からセットされた、エンベロ
ープの各フェーズの目標値ＬＶを記憶しているＲＡＭで
あり、フェーズ制御回路３５から出力されるフェーズ信
号に従って、各フェーズに対応した目標値ＬＶを出力す
る。スピードパラメータ発生回路３１は、音色によって
決定されるエンベロープ形状に対応した特殊なスピード
パラメータＳＴ（後述する）を記憶しているＲＡＭある
いはＲＯＭであり、やはりフェーズ信号に従って各フェ
ーズ毎のパラメータを出力する。到達調整データ発生回
路３２は、フェーズに対応した到達調整データを記憶し
ているＲＡＭあるいはＲＯＭである。
成を示すブロック図である。目標値発生回路３０は、タ
ッチ情報に従ってＣＰＵ１からセットされた、エンベロ
ープの各フェーズの目標値ＬＶを記憶しているＲＡＭで
あり、フェーズ制御回路３５から出力されるフェーズ信
号に従って、各フェーズに対応した目標値ＬＶを出力す
る。スピードパラメータ発生回路３１は、音色によって
決定されるエンベロープ形状に対応した特殊なスピード
パラメータＳＴ（後述する）を記憶しているＲＡＭある
いはＲＯＭであり、やはりフェーズ信号に従って各フェ
ーズ毎のパラメータを出力する。到達調整データ発生回
路３２は、フェーズに対応した到達調整データを記憶し
ているＲＡＭあるいはＲＯＭである。
【００１２】エンベロープ演算回路３３は詳細は後述す
るが、エンベロープレベルメモリ３４に記憶されている
エンベロープ現在値Ｅｎと、目標値ＬＶ、スピードパラ
メータＳＴとにより、次の時点のエンベロープ値Ｅｎ’
を演算により求め、また到達調整データＲを参照し、目
標値ＬＶに到達した場合には到達信号を発生する。エン
ベロープレベルメモリ３４はエンベロープの現在値Ｅｎ
を記憶しているメモリであり、エンベロープの演算周期
毎に更新される。フェーズ制御回路３５はキーオン／オ
フ信号および到達信号を入力し、エンベロープの各フェ
ーズを表す信号を出力する。
るが、エンベロープレベルメモリ３４に記憶されている
エンベロープ現在値Ｅｎと、目標値ＬＶ、スピードパラ
メータＳＴとにより、次の時点のエンベロープ値Ｅｎ’
を演算により求め、また到達調整データＲを参照し、目
標値ＬＶに到達した場合には到達信号を発生する。エン
ベロープレベルメモリ３４はエンベロープの現在値Ｅｎ
を記憶しているメモリであり、エンベロープの演算周期
毎に更新される。フェーズ制御回路３５はキーオン／オ
フ信号および到達信号を入力し、エンベロープの各フェ
ーズを表す信号を出力する。
【００１３】図１は、図４のエンベロープ演算回路３３
の構成を示すブロック図である。ここで、エンベロープ
演算回路で行われている演算について説明する。従来周
知の回帰型エンベロープ発生装置においては、次の時点
のエンベロープ値Ｅｎ’は次の式１を用いて算出されて
いる。
の構成を示すブロック図である。ここで、エンベロープ
演算回路で行われている演算について説明する。従来周
知の回帰型エンベロープ発生装置においては、次の時点
のエンベロープ値Ｅｎ’は次の式１を用いて算出されて
いる。
【００１４】 Ｅｎ’＝Ｅｎ＋（ＬＶ−Ｅｎ）＊ＳＰ （式１） なお、Ｅｎはエンベロープ現在値、ＬＶは現在のフェー
ズの目標値、ＳＰはスピードパラメータであり、１＞Ｓ
Ｐ≧０である。この式１を次式のように変形する。
ズの目標値、ＳＰはスピードパラメータであり、１＞Ｓ
Ｐ≧０である。この式１を次式のように変形する。
【００１５】 Ｅｎ’＝ＬＶ＋（Ｅｎ−ＬＶ）＊（１−ＳＰ） （式２） ここで、ＳＴ＝−Log2（１−ＳＰ）であるようなＳＴを
定義すると、上記式２は次式のようになる。
定義すると、上記式２は次式のようになる。
【００１６】 Ｅｎ’＝ＬＶ＋（Ｅｎ−ＬＶ）＊２-ST （式３） なおＳＴは、例えば整数部４ビット、小数部４ビットの
８ビット固定小数点データであり、０から１５．９３７
５までを表すことができる。更に、（Ｅｎ−ＬＶ）≧０
ならばＦＬＧ＝＋１、それ以外ではＦＬＧ＝−１となる
ようなＦＬＧ、およびＤ＝−Log2｜Ｅｎ−ＬＶ｜である
ようなＤを定義すると、（Ｅｎ−ＬＶ）＝ＦＬＧ＊２-D
となるから、上記式は次式のように表される。
８ビット固定小数点データであり、０から１５．９３７
５までを表すことができる。更に、（Ｅｎ−ＬＶ）≧０
ならばＦＬＧ＝＋１、それ以外ではＦＬＧ＝−１となる
ようなＦＬＧ、およびＤ＝−Log2｜Ｅｎ−ＬＶ｜である
ようなＤを定義すると、（Ｅｎ−ＬＶ）＝ＦＬＧ＊２-D
となるから、上記式は次式のように表される。
【００１７】 Ｅｎ’＝ＬＶ＋ＦＬＧ＊２-(D+ST) （式４） なお、ＤもＳＴと同様の８ビット固定小数点データとす
る。ここで、（Ｄ＋ＳＴ）が例えば１６であるとする
と、目標値ＬＶと次のエンベロープ現在値Ｅｎ’との差
の絶対値は２-16 、即ち０．００００１６以下の非常に
小さな値となる。従って、式４の演算を行うことによっ
て次のエンベロープ現在値Ｅｎ’を求めると共に、（Ｄ
＋ＳＴ）の値が１６あるいはその近傍に達したか否かに
より、到達判定を行うことができる。
る。ここで、（Ｄ＋ＳＴ）が例えば１６であるとする
と、目標値ＬＶと次のエンベロープ現在値Ｅｎ’との差
の絶対値は２-16 、即ち０．００００１６以下の非常に
小さな値となる。従って、式４の演算を行うことによっ
て次のエンベロープ現在値Ｅｎ’を求めると共に、（Ｄ
＋ＳＴ）の値が１６あるいはその近傍に達したか否かに
より、到達判定を行うことができる。
【００１８】図１において、第１の加算器４０はエンベ
ロープレベルメモリ３４の出力であるエンベロープ現在
値Ｅｎから目標値ＬＶを減算する。補数器４１は第１の
加算器４０から出力される前記ＦＬＧ信号に基づき、Ｆ
ＬＧ＝−１であれば加算器４０の出力値の補数をとり、
符号を反転させる。従って補数器４１からは｜Ｅｎ−Ｌ
Ｖ｜が出力される。変換器４２は｜Ｅｎ−ＬＶ｜をＤに
変換する変換器であり、変換テーブルを記憶したＲＯＭ
により構成されている。第２の加算器４３は変換器４２
の出力であるＤとスピードパラメータ発生回路３１から
出力される信号ＳＴとを加算する。到達判定器４４は第
２の加算器４３の出力と、到達調整データ発生回路３２
から出力されるデータＲに基づき、目標値に到達（接
近）したか否かを判定し、到達していれば到達信号を発
生する。
ロープレベルメモリ３４の出力であるエンベロープ現在
値Ｅｎから目標値ＬＶを減算する。補数器４１は第１の
加算器４０から出力される前記ＦＬＧ信号に基づき、Ｆ
ＬＧ＝−１であれば加算器４０の出力値の補数をとり、
符号を反転させる。従って補数器４１からは｜Ｅｎ−Ｌ
Ｖ｜が出力される。変換器４２は｜Ｅｎ−ＬＶ｜をＤに
変換する変換器であり、変換テーブルを記憶したＲＯＭ
により構成されている。第２の加算器４３は変換器４２
の出力であるＤとスピードパラメータ発生回路３１から
出力される信号ＳＴとを加算する。到達判定器４４は第
２の加算器４３の出力と、到達調整データ発生回路３２
から出力されるデータＲに基づき、目標値に到達（接
近）したか否かを判定し、到達していれば到達信号を発
生する。
【００１９】ゲート回路４５は、到達信号がない場合に
は第２の加算器４３の出力をそのまま出力するが、到達
信号が発生した場合には全ての出力を１とするＯＲゲー
ト回路からなる。この回路は（Ｄ＋ＳＴ）が１６に等し
くなるか超えた場合に逆変換器４５から０が出力される
ようにするためのものである。逆変換器４６はゲート回
路４５から出力される値（Ｄ＋ＳＴ）を２-(D+ST) に変
換する変換テーブルを記憶したＲＯＭであり、オール１
が入力された場合には０が出力される。第２の補数器４
７は信号ＦＬＧに基づき、ＦＬＧ＝＋１であれば逆変換
器４６の出力値をそのまま出力し、ＦＬＧ＝−１であれ
ば逆変換器４６の出力値の補数をとり、符号を反転させ
る。第３の加算器４８は第２の補数器４７の出力と目標
値ＬＶとを加算し、次のエンベロープ現在値Ｅｎ’を出
力する。
は第２の加算器４３の出力をそのまま出力するが、到達
信号が発生した場合には全ての出力を１とするＯＲゲー
ト回路からなる。この回路は（Ｄ＋ＳＴ）が１６に等し
くなるか超えた場合に逆変換器４５から０が出力される
ようにするためのものである。逆変換器４６はゲート回
路４５から出力される値（Ｄ＋ＳＴ）を２-(D+ST) に変
換する変換テーブルを記憶したＲＯＭであり、オール１
が入力された場合には０が出力される。第２の補数器４
７は信号ＦＬＧに基づき、ＦＬＧ＝＋１であれば逆変換
器４６の出力値をそのまま出力し、ＦＬＧ＝−１であれ
ば逆変換器４６の出力値の補数をとり、符号を反転させ
る。第３の加算器４８は第２の補数器４７の出力と目標
値ＬＶとを加算し、次のエンベロープ現在値Ｅｎ’を出
力する。
【００２０】図５は、図１の到達判定器４４の構成を示
すブロック図である。デコーダ５０は到達調整データＲ
を入力し、デコード出力Ｘ0 〜Ｘ3 を出力する。図８は
ＲとＸの関係を示す真理値表である。ＯＲゲート５１に
は第２の加算器４３の出力（Ｄ＋ＳＴ）のビット３の信
号Ｂ3 とデコーダの出力Ｘ0 とが入力される。以下同様
にＯＲゲート５２にはＢ2 、Ｘ0 、Ｘ1 、ＯＲゲート５
３にはＢ1 、Ｘ0 、Ｘ1 、Ｘ2 、ＯＲゲート５４にはＢ
0 、Ｘ0 、Ｘ1 、Ｘ2 、Ｘ3 が入力される。ＡＮＤゲー
ト５５には、ＯＲゲート５１〜５４の出力およびＢ4 〜
Ｂ7 が入力される。ＯＲゲート５６にはＡＮＤゲート５
５の出力と、加算器４３のオーバーフロー信号ＯＦ（加
算結果が１６以上の時１となる）が入力される。
すブロック図である。デコーダ５０は到達調整データＲ
を入力し、デコード出力Ｘ0 〜Ｘ3 を出力する。図８は
ＲとＸの関係を示す真理値表である。ＯＲゲート５１に
は第２の加算器４３の出力（Ｄ＋ＳＴ）のビット３の信
号Ｂ3 とデコーダの出力Ｘ0 とが入力される。以下同様
にＯＲゲート５２にはＢ2 、Ｘ0 、Ｘ1 、ＯＲゲート５
３にはＢ1 、Ｘ0 、Ｘ1 、Ｘ2 、ＯＲゲート５４にはＢ
0 、Ｘ0 、Ｘ1 、Ｘ2 、Ｘ3 が入力される。ＡＮＤゲー
ト５５には、ＯＲゲート５１〜５４の出力およびＢ4 〜
Ｂ7 が入力される。ＯＲゲート５６にはＡＮＤゲート５
５の出力と、加算器４３のオーバーフロー信号ＯＦ（加
算結果が１６以上の時１となる）が入力される。
【００２１】例えば（Ｒ2 Ｒ1 Ｒ0 ）が（００１）のと
きには（Ｘ3 Ｘ2 Ｘ1 Ｘ0 ）は（１１１０）となり、Ｏ
Ｒ回路５２、５３、５４の出力は強制的に１となる。従
って、加算器４３の出力（Ｄ＋ＳＴ）のＢ3 〜Ｂ7 まで
が１になった時、即ち（Ｄ＋ＳＴ）＝１５．５になった
ときにＡＮＤ回路５５の入力全てが１となり、到達信号
が発生する。なおデコーダ５０を用いずに、到達調整デ
ータ発生回路３２がＯＲゲート５１〜５４に入力される
データを直接出力してもよい。以上のようにして、Ｒの
値を変更することにより、到達判定条件を変えることが
できる。
きには（Ｘ3 Ｘ2 Ｘ1 Ｘ0 ）は（１１１０）となり、Ｏ
Ｒ回路５２、５３、５４の出力は強制的に１となる。従
って、加算器４３の出力（Ｄ＋ＳＴ）のＢ3 〜Ｂ7 まで
が１になった時、即ち（Ｄ＋ＳＴ）＝１５．５になった
ときにＡＮＤ回路５５の入力全てが１となり、到達信号
が発生する。なおデコーダ５０を用いずに、到達調整デ
ータ発生回路３２がＯＲゲート５１〜５４に入力される
データを直接出力してもよい。以上のようにして、Ｒの
値を変更することにより、到達判定条件を変えることが
できる。
【００２２】図６は本発明のエンベロープ信号発生装置
において発生されるエンベロープの一例を示す波形図で
ある。時刻ｔ0 においてあるキーがキーオンされると、
ＣＰＵ１はこれを検出し、空いている発音チャネルを選
択する。そして、タッチ情報に基づき、目標値発生回路
３０の選択されたチャネルに対応するメモリに各フェー
ズの目標値（ＬＶ１、ＬＶ２、…）を設定する。どのよ
うな波形にするかは音色選択スイッチによって選択され
た音色によって決まる。図４のフェーズ制御回路３５
は、キーオン信号が入力されると、最初のフェーズであ
るアタックフェーズを示すフェーズ信号を出力する。目
標値発生回路３０、スピードパラメータ発生回路３１、
到達調整データ発生回路３２からはそれぞれアタックフ
ェーズに対応するパラメータＬＶ、ＳＴ、Ｒが出力され
る。エンベロープ演算回路３３はこれらのパラメータを
基に、０からＬＶ１に漸近するエンベロープ値を順次演
算により求め、エンベロープレベルメモリの内容を更新
していく。
において発生されるエンベロープの一例を示す波形図で
ある。時刻ｔ0 においてあるキーがキーオンされると、
ＣＰＵ１はこれを検出し、空いている発音チャネルを選
択する。そして、タッチ情報に基づき、目標値発生回路
３０の選択されたチャネルに対応するメモリに各フェー
ズの目標値（ＬＶ１、ＬＶ２、…）を設定する。どのよ
うな波形にするかは音色選択スイッチによって選択され
た音色によって決まる。図４のフェーズ制御回路３５
は、キーオン信号が入力されると、最初のフェーズであ
るアタックフェーズを示すフェーズ信号を出力する。目
標値発生回路３０、スピードパラメータ発生回路３１、
到達調整データ発生回路３２からはそれぞれアタックフ
ェーズに対応するパラメータＬＶ、ＳＴ、Ｒが出力され
る。エンベロープ演算回路３３はこれらのパラメータを
基に、０からＬＶ１に漸近するエンベロープ値を順次演
算により求め、エンベロープレベルメモリの内容を更新
していく。
【００２３】時刻ｔ1 において、エンベロープ値が目標
値ＬＶ１に接近すると到達信号が発生し、この到達信号
はフェーズ制御回路３５に入力され、フェーズが移行す
る。そして今度はディケイフェーズを示すフェーズ信号
が出力され、各パラメータ発生回路からはディケイフェ
ーズのパラメータが発生し、エンベロープ演算回路３３
はこれらのパラメータを基に、ＬＶ２に漸近するエンベ
ロープ値を順次演算により求め、エンベロープレベルメ
モリの内容を更新していく。以下同様に、到達信号ある
いはキーオフ信号の発生ごとにフェーズを移行しながら
演算処理を続けていく。
値ＬＶ１に接近すると到達信号が発生し、この到達信号
はフェーズ制御回路３５に入力され、フェーズが移行す
る。そして今度はディケイフェーズを示すフェーズ信号
が出力され、各パラメータ発生回路からはディケイフェ
ーズのパラメータが発生し、エンベロープ演算回路３３
はこれらのパラメータを基に、ＬＶ２に漸近するエンベ
ロープ値を順次演算により求め、エンベロープレベルメ
モリの内容を更新していく。以下同様に、到達信号ある
いはキーオフ信号の発生ごとにフェーズを移行しながら
演算処理を続けていく。
【００２４】以上、実施例を説明したが、以下のような
変形例も考えられる。実施例においてはエンベロープ波
形の一例のみ図示したが、パラメータＬＶ、ＳＴ、Ｒに
よって決まるエンベロープの形状およびフェーズの数は
任意である。またこれらのパラメータは、製品の仕様に
合わせてＣＰＵ１が任意に値をセットするかあるいは記
憶されている値を選択することが可能である。パラメー
タＬＶにはタッチ情報を含む例を示したが、音色によっ
てＬＶを決定し、エンベロープ発生器の出力にタッチ情
報を乗算するようにしてもよい。
変形例も考えられる。実施例においてはエンベロープ波
形の一例のみ図示したが、パラメータＬＶ、ＳＴ、Ｒに
よって決まるエンベロープの形状およびフェーズの数は
任意である。またこれらのパラメータは、製品の仕様に
合わせてＣＰＵ１が任意に値をセットするかあるいは記
憶されている値を選択することが可能である。パラメー
タＬＶにはタッチ情報を含む例を示したが、音色によっ
てＬＶを決定し、エンベロープ発生器の出力にタッチ情
報を乗算するようにしてもよい。
【００２５】図におけるデータのビット幅は一例であっ
て、ビット幅は多いほど精度が向上する。到達調整デー
タＲは各フェーズ毎に指定する例を示したが、システム
全体として１つの値に固定しておいてもよい。実施例に
おいてはハードウェアによる処理例を示したが、ソフト
ウェアによるエンベロープ信号発生処理も可能である。
エンベロープ信号発生器は、楽音波形のエンベロープ信
号発生器あるいは各種効果用信号の波形発生器などの
他、サイン合成方式の高調波係数の制御、デジタルフィ
ルタのカットオフの制御など、各種の適用箇所が考えら
れる。更に電子楽器以外にも任意の装置の波形発生回路
として利用可能である。
て、ビット幅は多いほど精度が向上する。到達調整デー
タＲは各フェーズ毎に指定する例を示したが、システム
全体として１つの値に固定しておいてもよい。実施例に
おいてはハードウェアによる処理例を示したが、ソフト
ウェアによるエンベロープ信号発生処理も可能である。
エンベロープ信号発生器は、楽音波形のエンベロープ信
号発生器あるいは各種効果用信号の波形発生器などの
他、サイン合成方式の高調波係数の制御、デジタルフィ
ルタのカットオフの制御など、各種の適用箇所が考えら
れる。更に電子楽器以外にも任意の装置の波形発生回路
として利用可能である。
【００２６】
【発明の効果】以上述べたように、本発明によれば、エ
ンベロープ信号発生回路は、現時点のエンベロープ値と
目標値との差を対数演算により求めて、目標値に前記差
を加算することによって次の時点のエンベロープ値を求
める方式を採用したので、乗算器を用いる必要がなく、
簡単なハードウェアで高速の処理が可能となる。さら
に、対数表示された該差の絶対値がフェーズ毎にセット
された値以下になることによって到達判定を行うように
したので、各フェーズ毎に到達判定条件を変えて任意の
エンベロープを正確に発生できるし、上昇および下降の
いずれにデータが変化するフェーズにおいても共通の手
順で到達判定することができるという効果がある。ま
た、このエンベロープ信号発生装置を用いた電子楽器を
安価に製作することができる。
ンベロープ信号発生回路は、現時点のエンベロープ値と
目標値との差を対数演算により求めて、目標値に前記差
を加算することによって次の時点のエンベロープ値を求
める方式を採用したので、乗算器を用いる必要がなく、
簡単なハードウェアで高速の処理が可能となる。さら
に、対数表示された該差の絶対値がフェーズ毎にセット
された値以下になることによって到達判定を行うように
したので、各フェーズ毎に到達判定条件を変えて任意の
エンベロープを正確に発生できるし、上昇および下降の
いずれにデータが変化するフェーズにおいても共通の手
順で到達判定することができるという効果がある。ま
た、このエンベロープ信号発生装置を用いた電子楽器を
安価に製作することができる。
【図１】 エンベロープ演算回路３３の構成を示すブロ
ック図である。
ック図である。
【図２】 本発明を適用した電子楽器の構成を表すブロ
ック図である。
ック図である。
【図３】 楽音発生回路６の構成の一例を示すブロック
図である。
図である。
【図４】 エンベロープ発生器２３の構成を示すブロッ
ク図である。
ク図である。
【図５】 到達判定器４４の構成を示すブロック図であ
る。
る。
【図６】 エンベロープの一例を示す波形図である。
【図７】 従来のエンベロープ信号演算回路を示すブロ
ック図である。
ック図である。
【図８】 デコーダ５０の真理値表を示す図である。
１…ＣＰＵ、２…ＲＯＭ、３…ＲＡＭ、４…パネル、５
…キーボード、６…楽音発生回路、７…Ｄ／Ａ変換器、
８…アンプ、９…スピーカ、１０…バス
…キーボード、６…楽音発生回路、７…Ｄ／Ａ変換器、
８…アンプ、９…スピーカ、１０…バス
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−251996（ＪＰ，Ａ) 特開 昭54−69039（ＪＰ，Ａ) 特開 昭62−14232（ＪＰ，Ａ) 特開 平３−203783（ＪＰ，Ａ) 特公 昭56−34893（ＪＰ，Ｂ２) 特公 昭57−19807（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) G10H 1/053 - 1/057
Claims (4)
- 【請求項１】 エンベロープ現在値を記憶するエンベロ
ープ現在値記憶手段と、 各フェーズにおけるエンベロープ信号の目標値情報を発
生する目標値情報発生手段と、 対数表示されたスピードの関数情報を発生するスピード
パラメータ発生手段と、 前記 目標値情報と前記エンベロープ現在値との差の絶対
値を演算する差演算手段と、 前記差の絶対値を対数値に変換する対数変換手段と、前記 スピードの関数情報を前記差の対数値に加算する第
１の加算手段と、前記 第１の加算手段の出力をＮ進表示に逆変換する逆変
換手段と、 前記差の符号に基づき、前記逆変換手段の出力の符号を
制御する符号制御手段と、前記 符号制御手段で符号が制御された前記逆変換手段の
出力と目標値とを加算し、次のエンベロープ現在値を出
力する第２の加算手段と、 前記第１の加算手段の出力値がフェーズ毎に設定された
到達調整データ以下である場合に到達情報を出力する到
達判定手段とを具備し たことを特徴とするエンベロープ
信号発生装置。 - 【請求項２】 前記対数変換手段は、前記差の絶対値を
Ｘとすれば、−ＬｏｇＸを出力するものであり、前記対
数表示されたスピードの関数情報は、エンベロープスピ
ード情報をＳＰとすれば、−Ｌｏｇ（１−ＳＰ）で表さ
れることを特徴とする請求項１に記載のエンベロープ信
号発生装置。 - 【請求項３】 エンベロープ現在値を記憶するエンベロ
ープ現在値記憶手段と、 各フェーズにおけるエンベロープ信号の目標値情報を発
生する目標値情報記憶手段と、 各フェーズにおけるスピード情報を発生するスピードパ
ラメータ発生手段と、 各フェーズにおけるエンベロープ信号の到達調整データ
を発生する到達調整デ ータ発生手段と、 前記目標値情報および前記スピード情報を受けて前記エ
ンベロープ現在値を前記目標値情報に収斂させるよう制
御するとともに、前記到達調整データに基づいて、各フ
ェーズ共通の演算手法で前記現在値の前記目標値情報へ
の到達度合を判定し、予定の到達度合になったときに到
達情報を発生するエンベロープ演算手段と、 キーのオン／オフ情報または前記到達情報により、各フ
ェーズ毎に前記目標値情報、前記スピード情報、および
前記到達調整データを発生させるためのフェーズ信号を
出力するフェーズ制御手段とを具備したことを特徴とす
るエンベロープ信号発生装置。 - 【請求項４】 請求項１ないし請求項３に記載されたエ
ンベロープ信号発生装置を具備した電子楽器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286214A JP3059617B2 (ja) | 1993-10-22 | 1993-10-22 | エンベロープ信号発生装置およびこれを用いた電子楽器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5286214A JP3059617B2 (ja) | 1993-10-22 | 1993-10-22 | エンベロープ信号発生装置およびこれを用いた電子楽器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07121168A JPH07121168A (ja) | 1995-05-12 |
| JP3059617B2 true JP3059617B2 (ja) | 2000-07-04 |
Family
ID=17701455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5286214A Expired - Fee Related JP3059617B2 (ja) | 1993-10-22 | 1993-10-22 | エンベロープ信号発生装置およびこれを用いた電子楽器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3059617B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102196357B1 (ko) * | 2018-08-27 | 2020-12-29 | 차영순 | 축사용 차량의 소독장치 |
-
1993
- 1993-10-22 JP JP5286214A patent/JP3059617B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102196357B1 (ko) * | 2018-08-27 | 2020-12-29 | 차영순 | 축사용 차량의 소독장치 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07121168A (ja) | 1995-05-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0135601B1 (ko) | 전자 악기의 디지탈 신호 발생기 | |
| JPH027078B2 (ja) | ||
| US5340938A (en) | Tone generation apparatus with selective assignment of one of tone generation processing modes to tone generation channels | |
| US5637821A (en) | Storing and interpolating means for a musical sound generating device | |
| US5248842A (en) | Device for generating a waveform of a musical tone | |
| JP3059617B2 (ja) | エンベロープ信号発生装置およびこれを用いた電子楽器 | |
| JP2766662B2 (ja) | 楽音発生装置の波形データ読み出し装置及び波形データ読み出し方法 | |
| US5113740A (en) | Method and apparatus for representing musical tone information | |
| US5109746A (en) | Envelope generator for use in an electronic musical instrument | |
| JPS6322312B2 (ja) | ||
| JP3091343B2 (ja) | 電子楽器 | |
| JP2935053B2 (ja) | 電子楽器 | |
| JP2728756B2 (ja) | 音楽的波形生成装置及び音楽的波形生成方法 | |
| US5464947A (en) | Apparatus for and method of producing fluctuations in sound for electronic sound system | |
| JP3221987B2 (ja) | 遅延時間変調効果装置 | |
| JP2950456B2 (ja) | 電子楽器 | |
| JP2510090Y2 (ja) | 楽音信号発生装置 | |
| JP3411731B2 (ja) | 電子楽器 | |
| JP2950893B2 (ja) | 楽音信号発生装置 | |
| JP2880720B2 (ja) | 楽音波形読出装置 | |
| JP2802714B2 (ja) | 電子楽器 | |
| JPH0643863A (ja) | エフェクタ | |
| JP2859073B2 (ja) | 電子楽器 | |
| JP2678970B2 (ja) | 楽音発生装置 | |
| JPH02179688A (ja) | 楽音信号発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080421 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090421 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |