JP3044399B2 - Ｈｅｍｔ及びその製造方法 - Google Patents
Ｈｅｍｔ及びその製造方法Info
- Publication number
- JP3044399B2 JP3044399B2 JP03035093A JP3509391A JP3044399B2 JP 3044399 B2 JP3044399 B2 JP 3044399B2 JP 03035093 A JP03035093 A JP 03035093A JP 3509391 A JP3509391 A JP 3509391A JP 3044399 B2 JP3044399 B2 JP 3044399B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thickness
- inalas
- heat treatment
- hemt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高速動作が可能なＩｎ
ＡｌＡｓ、ＩｎＧａＡｓ等のＩｎ系化合物半導体を用い
たＨＥＭＴ及びそのＨＥＭＴを製造するのに好適な方法
に関する。
ＡｌＡｓ、ＩｎＧａＡｓ等のＩｎ系化合物半導体を用い
たＨＥＭＴ及びそのＨＥＭＴを製造するのに好適な方法
に関する。
【０００２】
【従来の技術】近年のコンピュータシステムの高速化あ
るいは通信の高周波化の傾向に応えるために、高速で動
作可能な能動素子が要求され、ｎ−ＩｎＡｌＡｓ／ｉＩ
ｎＧａＡｓヘテロ接合を用いたＨＥＭＴ等の化合物半導
体電界効果トランジスタが期待され活発な研究開発が行
われている。従来、ＧａＡｓ系化合物半導体を用いた電
界効果トランジスタにおいては、そのショットキゲート
電極材料の検討が数多く行われており、Ｐｔの仕事関数
が５．６と大きく、ショットキ障壁の高さも高いことが
見出されている。
るいは通信の高周波化の傾向に応えるために、高速で動
作可能な能動素子が要求され、ｎ−ＩｎＡｌＡｓ／ｉＩ
ｎＧａＡｓヘテロ接合を用いたＨＥＭＴ等の化合物半導
体電界効果トランジスタが期待され活発な研究開発が行
われている。従来、ＧａＡｓ系化合物半導体を用いた電
界効果トランジスタにおいては、そのショットキゲート
電極材料の検討が数多く行われており、Ｐｔの仕事関数
が５．６と大きく、ショットキ障壁の高さも高いことが
見出されている。
【０００３】また、ＰｔはＧａＡｓとの反応性に富み、
３５０℃程度の熱処理によってＰｔゲート電極をＧａＡ
ｓ中に埋め込むことができ、その結果、しきい値電圧を
調節できることも知られている。しかし、本発明の対象
であるＩｎ系化合物半導体においては、同様な検討がな
されず、ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓヘテロ接
合を用いたＨＥＭＴにおいては、ショットキゲート電極
用材料として主にＡｌが用いられていた。
３５０℃程度の熱処理によってＰｔゲート電極をＧａＡ
ｓ中に埋め込むことができ、その結果、しきい値電圧を
調節できることも知られている。しかし、本発明の対象
であるＩｎ系化合物半導体においては、同様な検討がな
されず、ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓヘテロ接
合を用いたＨＥＭＴにおいては、ショットキゲート電極
用材料として主にＡｌが用いられていた。
【０００４】
【発明が解決しようとする課題】従来の技術に依ると、
ＡｌとＩｎＡｌＡｓとの間に生成されるショットキ障壁
の高さは０．５５ｅＶ程度と低く、チャネル部のバンド
不連続値が大きいため、つぎのような問題があった。
ノーマリ・オフ型ＨＥＭＴを構成できないこと。
順方向の立ち上がり電圧が低いため、これを用いて論理
回路を構成した場合にハイレベルの電圧が低くなりマー
ジンが小さいこと。 逆方向耐圧が低いため、リーク
電流が大きいこと。
ＡｌとＩｎＡｌＡｓとの間に生成されるショットキ障壁
の高さは０．５５ｅＶ程度と低く、チャネル部のバンド
不連続値が大きいため、つぎのような問題があった。
ノーマリ・オフ型ＨＥＭＴを構成できないこと。
順方向の立ち上がり電圧が低いため、これを用いて論理
回路を構成した場合にハイレベルの電圧が低くなりマー
ジンが小さいこと。 逆方向耐圧が低いため、リーク
電流が大きいこと。
【０００５】前記に記述したノーマリ・オフ型ＨＥＭ
Ｔを構成できない理由は次のとおりである。 ＨＥＭＴに
於けるしきい値電圧Ｖ th は、 Ｖth＝Ψｍ−ΔＥC −ｑＮD ｄ2 ／２εΨｍ：ショットキ障壁の高さ ΔＥ C ：ＩｎＡｌＡｓとＩｎＧａＡｓの間の伝導帯不連
続量 Ｎ D ：ｎ−ＩｎＡｌＡｓ層のドーピング濃度 ｄ：厚さ ε：誘電率 ｑ：素電荷 で表される。 ＡｌとＩｎＡｌＡｓの間に於けるショット
キ障壁については、Ψｍ＝０．５５Ｖ、ΔＥC ＝０．３
５ｅＶであるから、ｑＮD ｄ2 ／２εがどのような値を
とっても、 Ｖth≦Ψｍ−ΔＥC ＝０．０２〔Ｖ〕 が成り立つから、Ｖthは０．０２Ｖ以上にはなりえな
い。即ち、この程度Ｖthでは、ノーマリ・オフ型ＨＥＭ
Ｔを構成することは困難である。
Ｔを構成できない理由は次のとおりである。 ＨＥＭＴに
於けるしきい値電圧Ｖ th は、 Ｖth＝Ψｍ−ΔＥC −ｑＮD ｄ2 ／２εΨｍ：ショットキ障壁の高さ ΔＥ C ：ＩｎＡｌＡｓとＩｎＧａＡｓの間の伝導帯不連
続量 Ｎ D ：ｎ−ＩｎＡｌＡｓ層のドーピング濃度 ｄ：厚さ ε：誘電率 ｑ：素電荷 で表される。 ＡｌとＩｎＡｌＡｓの間に於けるショット
キ障壁については、Ψｍ＝０．５５Ｖ、ΔＥC ＝０．３
５ｅＶであるから、ｑＮD ｄ2 ／２εがどのような値を
とっても、 Ｖth≦Ψｍ−ΔＥC ＝０．０２〔Ｖ〕 が成り立つから、Ｖthは０．０２Ｖ以上にはなりえな
い。即ち、この程度Ｖthでは、ノーマリ・オフ型ＨＥＭ
Ｔを構成することは困難である。
【０００６】この現状に鑑み、発明者等は、ＩｎＡｌＡ
ｓ化合物半導体に対するショットキ電極の材料として用
い得る多くの材料について検討を行った結果、Ｐｔが極
めて有望であることを見出した。したがって、本発明
は、ＩｎＡｌＡｓ化合物半導体に対するショットキゲー
ト電極材料としてＰｔを選択し、また、そのＰｔの厚さ
を規定し、製造条件を設定することにより、Ψｍを大き
くして、上記の〜の問題点を解決し、所望の特性の
電界効果トランジスタを提供することを目的とするもの
である。
ｓ化合物半導体に対するショットキ電極の材料として用
い得る多くの材料について検討を行った結果、Ｐｔが極
めて有望であることを見出した。したがって、本発明
は、ＩｎＡｌＡｓ化合物半導体に対するショットキゲー
ト電極材料としてＰｔを選択し、また、そのＰｔの厚さ
を規定し、製造条件を設定することにより、Ψｍを大き
くして、上記の〜の問題点を解決し、所望の特性の
電界効果トランジスタを提供することを目的とするもの
である。
【０００７】
【課題を解決するための手段】本発明に依るＨＥＭＴ及
びその製造方法に於いては、 （１）ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥＭＴに
おいて、その電子供給層であるｎ−ＩｎＡｌＡｓ化合物
半導体層上に形成された、該電子供給層の厚さをｄÅと
するとき、（ｄ−２００Å）／２以下である厚さのＰｔ
層と、その上に形成された耐熱性金属層からなるショッ
トキゲート電極を有することを特徴とするか、又は、 （２）ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥＭＴの
製造方法において、電子供給層であるｎ−ＩｎＡｌＡｓ
化合物半導体層上に、該電子供給層の厚さをｄÅとする
とき、（ｄ−２００Å）／２Å以下の厚さのＰｔ層を設
け、その上に耐熱性金属層を設けた後、前記ＩｎＡｌＡ
ｓ化合物半導体層と前記Ｐｔとの間で合金化するに足る
熱処理を加えることによってショットキゲート電極を形
成することを特徴とするか、又は、 （３）前記（２）に於いて、ＩｎＡｌＡｓ化合物半導体
と前記Ｐｔとを合金化する熱処理を、該熱処理によって
しきい値電圧の変動が実質的に生じなくなるまで加える
ことを特徴とするか、又は、 （４）前記（２）に於いて、ＩｎＡｌＡｓ化合物半導体
と前記Ｐｔとを合金化する熱処理を、４００℃以下で行
なうことを特徴とする。
びその製造方法に於いては、 （１）ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥＭＴに
おいて、その電子供給層であるｎ−ＩｎＡｌＡｓ化合物
半導体層上に形成された、該電子供給層の厚さをｄÅと
するとき、（ｄ−２００Å）／２以下である厚さのＰｔ
層と、その上に形成された耐熱性金属層からなるショッ
トキゲート電極を有することを特徴とするか、又は、 （２）ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥＭＴの
製造方法において、電子供給層であるｎ−ＩｎＡｌＡｓ
化合物半導体層上に、該電子供給層の厚さをｄÅとする
とき、（ｄ−２００Å）／２Å以下の厚さのＰｔ層を設
け、その上に耐熱性金属層を設けた後、前記ＩｎＡｌＡ
ｓ化合物半導体層と前記Ｐｔとの間で合金化するに足る
熱処理を加えることによってショットキゲート電極を形
成することを特徴とするか、又は、 （３）前記（２）に於いて、ＩｎＡｌＡｓ化合物半導体
と前記Ｐｔとを合金化する熱処理を、該熱処理によって
しきい値電圧の変動が実質的に生じなくなるまで加える
ことを特徴とするか、又は、 （４）前記（２）に於いて、ＩｎＡｌＡｓ化合物半導体
と前記Ｐｔとを合金化する熱処理を、４００℃以下で行
なうことを特徴とする。
【０００８】
【作用】前記手段を採ることに依り、順方向の立ち上が
り電圧が高く、逆方向耐圧が高いノーマリ・オフ型ＨＥ
ＭＴを実現することができ、また、ショットキ・ゲート
電極が製造工程中或いは動作中の熱履歴に依ってオーミ
ックに変化して特性が劣化するようなことはなくなる。
り電圧が高く、逆方向耐圧が高いノーマリ・オフ型ＨＥ
ＭＴを実現することができ、また、ショットキ・ゲート
電極が製造工程中或いは動作中の熱履歴に依ってオーミ
ックに変化して特性が劣化するようなことはなくなる。
【０００９】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は、本発明の第１実施例を説明するための概
略図である。この図において、１は半絶縁性ＩｎＰ基
板、２はノンドープＩｎ0.52Ａｌ0.48Ａｓ層、３はノン
ドープＩｎ0.53Ｇａ0.47Ａｓ層、４はｎ−Ｉｎ0.52Ａｌ
0.48Ａｓ層、５はｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層、６はリ
セスエッチングした領域、７はＰｔ層、８はＴｉ層、９
はＰｔ層、１０はＡｕ層、１１はＡｕＧｅソース電極、
１２はＡｕＧｅドレイン電極である。
する。図１は、本発明の第１実施例を説明するための概
略図である。この図において、１は半絶縁性ＩｎＰ基
板、２はノンドープＩｎ0.52Ａｌ0.48Ａｓ層、３はノン
ドープＩｎ0.53Ｇａ0.47Ａｓ層、４はｎ−Ｉｎ0.52Ａｌ
0.48Ａｓ層、５はｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層、６はリ
セスエッチングした領域、７はＰｔ層、８はＴｉ層、９
はＰｔ層、１０はＡｕ層、１１はＡｕＧｅソース電極、
１２はＡｕＧｅドレイン電極である。
【００１０】図１を参照して本発明をＨＥＭＴに適用し
た場合について説明する。まず、半絶縁性ＩｎＰ基板１
上に、厚さ３０００ÅのノンドープＩｎ0.52Ａｌ0.48Ａ
ｓ層２、厚さ５００ÅのノンドープＩｎ0.53Ｇａ0.47Ａ
ｓ層３、厚さ３００Åの１×１０18ｃｍ-3のＳｉドープ
ｎ−Ｉｎ0.52Ａｌ0.48Ａｓの電子供給層４、厚さ１００
Åの１×１０18ｃｍ-3のＳｉドープｎ−Ｉｎ0.53Ｇａ
0.47Ａｓキャップ層５をＭＯＣＶＤによって順次エピタ
キシャル成長する。
た場合について説明する。まず、半絶縁性ＩｎＰ基板１
上に、厚さ３０００ÅのノンドープＩｎ0.52Ａｌ0.48Ａ
ｓ層２、厚さ５００ÅのノンドープＩｎ0.53Ｇａ0.47Ａ
ｓ層３、厚さ３００Åの１×１０18ｃｍ-3のＳｉドープ
ｎ−Ｉｎ0.52Ａｌ0.48Ａｓの電子供給層４、厚さ１００
Åの１×１０18ｃｍ-3のＳｉドープｎ−Ｉｎ0.53Ｇａ
0.47Ａｓキャップ層５をＭＯＣＶＤによって順次エピタ
キシャル成長する。
【００１１】つぎに、メサエッチングによって素子分離
をした後に、ソースおよびドレイン電極としてＡｕＧｅ
合金を蒸着し、熱処理し合金化してソース電極１１、ド
レイン電極１２を形成する。つぎに、ゲート部のｎ−Ｉ
ｎＧａＡｓ層５をリセスエッチングしてｎ−ＩｎＡｌＡ
ｓ層４を露出した後、この領域に５０ÅのＰｔ層７、厚
さ３００ÅのＴｉ層８、厚さ６００ÅのＰｔ層９、厚さ
２０００ÅのＡｕ層１０をこの順に蒸着し、３００〜４
００℃で加熱処理してＰｔ層７とｎ−ＩｎＡｌＡｓ層４
を反応させ合金化する。本実施例では、Ｐｔ層上にＴｉ
／Ｐｔ／Ａｕを形成したが、これに限られるわけではな
く、Ｍｏ、Ｔａ、Ｗ等の耐熱性金属あるいは耐熱性金属
とＡｕの積層構造にすることも考えられる。
をした後に、ソースおよびドレイン電極としてＡｕＧｅ
合金を蒸着し、熱処理し合金化してソース電極１１、ド
レイン電極１２を形成する。つぎに、ゲート部のｎ−Ｉ
ｎＧａＡｓ層５をリセスエッチングしてｎ−ＩｎＡｌＡ
ｓ層４を露出した後、この領域に５０ÅのＰｔ層７、厚
さ３００ÅのＴｉ層８、厚さ６００ÅのＰｔ層９、厚さ
２０００ÅのＡｕ層１０をこの順に蒸着し、３００〜４
００℃で加熱処理してＰｔ層７とｎ−ＩｎＡｌＡｓ層４
を反応させ合金化する。本実施例では、Ｐｔ層上にＴｉ
／Ｐｔ／Ａｕを形成したが、これに限られるわけではな
く、Ｍｏ、Ｔａ、Ｗ等の耐熱性金属あるいは耐熱性金属
とＡｕの積層構造にすることも考えられる。
【００１２】図２は、本発明のＨＥＭＴにおけるΨｍお
よびΔＶthの熱処理時間依存性の実験結果を示す図であ
る。この図は、Ｐｔ層（ｄÅ）、Ｔｉ層（３００Å）、
Ｐｔ層（６００Å）、Ａｕ層（２０００Å）をこの順に
蒸着して積層したゲート電極をもつｎ−ＩｎＡｌＡｓ／
ＩｎＧａＡｓ ＨＥＭＴのショットキ障壁の高さΨｍお
よびしきい値電圧シフトΔＶthを３００℃で熱処理した
場合の経時変化を測定した結果である。なお、Ｐｔ層の
厚さｄを、０Å、１０Å、５０Å、１００Åにした場合
について測定した。
よびΔＶthの熱処理時間依存性の実験結果を示す図であ
る。この図は、Ｐｔ層（ｄÅ）、Ｔｉ層（３００Å）、
Ｐｔ層（６００Å）、Ａｕ層（２０００Å）をこの順に
蒸着して積層したゲート電極をもつｎ−ＩｎＡｌＡｓ／
ＩｎＧａＡｓ ＨＥＭＴのショットキ障壁の高さΨｍお
よびしきい値電圧シフトΔＶthを３００℃で熱処理した
場合の経時変化を測定した結果である。なお、Ｐｔ層の
厚さｄを、０Å、１０Å、５０Å、１００Åにした場合
について測定した。
【００１３】この測定結果から、ショットキ障壁の高さ
Ψｍは、ｄ＝１００Åの試料を除いて、熱処理によって
上昇していることがわかる。これはＰｔ／ＧａＡｓ接合
の場合と同様、熱処理によって界面にＰｔとＩｎＡｌＡ
ｓの合金（シンターリング）が形成されたためと思われ
る。
Ψｍは、ｄ＝１００Åの試料を除いて、熱処理によって
上昇していることがわかる。これはＰｔ／ＧａＡｓ接合
の場合と同様、熱処理によって界面にＰｔとＩｎＡｌＡ
ｓの合金（シンターリング）が形成されたためと思われ
る。
【００１４】また、ｄ＝１０Åのデータとｄ＝０Åのデ
ータを比較すると、わずか１０ÅのＰｔによってもΨｍ
を高くする効果があることがわかる。ｄ＝５０Åの試料
ではΨｍ＝０．７ｅＶとなっており、従来のＡｌと比べ
て０．１５ｅＶ高い値が得られた。また、しきい値電圧
のずれΔＶthについては、いずれも正側へシフトしてい
ることがわかる。そしてまた、ｄ＝１００Åの試料では
ΔＶthは増加し続ける。これはＰｔが過剰に存在するた
めに反応が際限なく進んだ結果と考えられる。
ータを比較すると、わずか１０ÅのＰｔによってもΨｍ
を高くする効果があることがわかる。ｄ＝５０Åの試料
ではΨｍ＝０．７ｅＶとなっており、従来のＡｌと比べ
て０．１５ｅＶ高い値が得られた。また、しきい値電圧
のずれΔＶthについては、いずれも正側へシフトしてい
ることがわかる。そしてまた、ｄ＝１００Åの試料では
ΔＶthは増加し続ける。これはＰｔが過剰に存在するた
めに反応が際限なく進んだ結果と考えられる。
【００１５】また、ｄ＝５０Å、１０Åの試料では、最
初の１分間は変化は大きいが、その後はほぼ安定であ
る。これは最初の１分間の反応でＰｔが消費しつくされ
たためと考えられる。また、ｄ＝０Åの試料では、ΔＶ
thが小さいことから、反応は主にＰｔと半導体の反応に
よるものであり、Ｔｉはあまり反応に寄与していないと
いえる。上記の３００℃での熱処理による測定の外に、
３５０℃および４００℃における熱処理による同様の実
験を行い、３００℃の場合と同様にΨｍが上昇すること
を確認した。
初の１分間は変化は大きいが、その後はほぼ安定であ
る。これは最初の１分間の反応でＰｔが消費しつくされ
たためと考えられる。また、ｄ＝０Åの試料では、ΔＶ
thが小さいことから、反応は主にＰｔと半導体の反応に
よるものであり、Ｔｉはあまり反応に寄与していないと
いえる。上記の３００℃での熱処理による測定の外に、
３５０℃および４００℃における熱処理による同様の実
験を行い、３００℃の場合と同様にΨｍが上昇すること
を確認した。
【００１６】以上の実験結果から、Ｐｔの厚さが極端に
薄いと当然その効果が現れず、１０Å以下の均一な膜を
形成することは通常の方法では困難であるから、有効な
Ｐｔの厚さの下限は、１０Åである。
薄いと当然その効果が現れず、１０Å以下の均一な膜を
形成することは通常の方法では困難であるから、有効な
Ｐｔの厚さの下限は、１０Åである。
【００１７】また、ＰｔはＧａＡｓに対する場合と同様
に、ＩｎＡｌＡｓに対しても反応性に富むため、Ｐｔ層
の厚さを１００Å以上にすると、素子製作後に行う配線
のためのボンディングや使用中の発熱によって温度が上
昇するときにＰｔとＩｎＡｌＡｓとの反応が際限なく進
んで、Ｖthが変動するため、ＩｎＡｌＡｓと接するＰｔ
層の厚さには１００Å未満の上限が存在する。この種の
トランジスタにおいては、ボンディング時や使用中の発
熱による温度上昇は３５０℃程度であるから、Ｐｔ層の
厚さは１００Åより薄くしなければならない。
に、ＩｎＡｌＡｓに対しても反応性に富むため、Ｐｔ層
の厚さを１００Å以上にすると、素子製作後に行う配線
のためのボンディングや使用中の発熱によって温度が上
昇するときにＰｔとＩｎＡｌＡｓとの反応が際限なく進
んで、Ｖthが変動するため、ＩｎＡｌＡｓと接するＰｔ
層の厚さには１００Å未満の上限が存在する。この種の
トランジスタにおいては、ボンディング時や使用中の発
熱による温度上昇は３５０℃程度であるから、Ｐｔ層の
厚さは１００Åより薄くしなければならない。
【００１８】この実験ではＰｔ層の上層としてＴｉ／Ｐ
ｔ／Ａｕを用いたが、ＩｎＡｌＡｓとの反応は主として
最下層のＰｔでのみ生じていると考えられることから、
上層の材料が変化してもＰｔ層の厚さに関する上記の結
論は変わらない。すなわち、Ｐｔ上に形成する膜として
はＴｉ／Ｐｔ／Ａｕに限らず、ＧａＡｓ系電界効果トラ
ンジスタにおいて既に提案されている耐熱性金属（Ｍ
ｏ、Ｗ、Ｔａ等）を用いてもよい。この説明は、ゲート
メタルとして最下層にＰｔがあれば良いことを示すか
ら、Ｐｔ／ＡｌやＰｔ／高融点メタル等の組合せにおい
ても成立することはいうまでもない。
ｔ／Ａｕを用いたが、ＩｎＡｌＡｓとの反応は主として
最下層のＰｔでのみ生じていると考えられることから、
上層の材料が変化してもＰｔ層の厚さに関する上記の結
論は変わらない。すなわち、Ｐｔ上に形成する膜として
はＴｉ／Ｐｔ／Ａｕに限らず、ＧａＡｓ系電界効果トラ
ンジスタにおいて既に提案されている耐熱性金属（Ｍ
ｏ、Ｗ、Ｔａ等）を用いてもよい。この説明は、ゲート
メタルとして最下層にＰｔがあれば良いことを示すか
ら、Ｐｔ／ＡｌやＰｔ／高融点メタル等の組合せにおい
ても成立することはいうまでもない。
【００１９】 （第２実施例） 第１実施例の説明中で説明したように、Ｐｔ層のゲート
電極を有するｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥ
ＭＴにおいては、しきい値電圧の必要シフト量とＰｔの
厚さの関係を勘案して、ゲートを形成した後に熱処理を
施していた。
電極を有するｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥ
ＭＴにおいては、しきい値電圧の必要シフト量とＰｔの
厚さの関係を勘案して、ゲートを形成した後に熱処理を
施していた。
【００２０】ところが、Ｐｔ層の膜厚が厚い場合は熱処
理（シンターリング）される深さも大きくなり、場合に
よってはこの熱処理によって、ゲート電極はショットキ
接触からオーミック接触に近いものに変質し、ＨＥＭＴ
としての特性が著しく劣化する現象が見出された。ま
た、このショットキ特性の劣化は、ゲートメタルとチャ
ネルの距離が短くなりすぎた場合、薄いＩｎＡｌＡｓが
実効的なバリアとして作用しなくなった結果であること
を発見した。
理（シンターリング）される深さも大きくなり、場合に
よってはこの熱処理によって、ゲート電極はショットキ
接触からオーミック接触に近いものに変質し、ＨＥＭＴ
としての特性が著しく劣化する現象が見出された。ま
た、このショットキ特性の劣化は、ゲートメタルとチャ
ネルの距離が短くなりすぎた場合、薄いＩｎＡｌＡｓが
実効的なバリアとして作用しなくなった結果であること
を発見した。
【００２１】本実施例は、熱処理（シンタリング）によ
り、ショットキ特性の劣化を招かないＨＥＭＴに関す
る。図３は、本発明の第２実施例を説明するための概略
図である。この図において、２０は半絶縁性ＩｎＰ基
板、２１はｉ−ＩｎＧａＡｓ層、２２は二次元電子ガ
ス、２３はｎ−ＩｎＡｌＡｓ層、２４はｉ−ＩｎＡｌＡ
ｓ層、２５はｎ+ −ＩｎＧａＡｓ層、２６はＰｔ層、２
７はＴｉ層、２８はＰｔ層、２９はＡｕ層、３０はソー
ス電極、３１はドレイン電極である。
り、ショットキ特性の劣化を招かないＨＥＭＴに関す
る。図３は、本発明の第２実施例を説明するための概略
図である。この図において、２０は半絶縁性ＩｎＰ基
板、２１はｉ−ＩｎＧａＡｓ層、２２は二次元電子ガ
ス、２３はｎ−ＩｎＡｌＡｓ層、２４はｉ−ＩｎＡｌＡ
ｓ層、２５はｎ+ −ＩｎＧａＡｓ層、２６はＰｔ層、２
７はＴｉ層、２８はＰｔ層、２９はＡｕ層、３０はソー
ス電極、３１はドレイン電極である。
【００２２】本実施例のＨＥＭＴは、半絶縁性ＩｎＰ基
板２０上に、ｉ−ＩｎＧａＡｓ層２１、不純物濃度２×
１０18ｃｍ-3で厚さ１００Åのｎ−ＩｎＡｌＡｓ層２
３、厚さ２２０Åのｉ−ＩｎＡｌＡｓ層２４、不純物濃
度２×１０18ｃｍ-3で厚さ５００Åのｎ+ −ＩｎＧａＡ
ｓ層２５を順次成長し、ｎ+ −ＩｎＧａＡｓ層２５を選
択的にリセスエッチングしてｉ−ＩｎＡｌＡｓ層２４を
露出し、この層に厚さ５０ÅのＰｔ層２６、厚さ３００
ÅのＴｉ層２７、厚さ５００ÅのＰｔ層２８、厚さ１０
００ÅのＡｕ層２９を形成してゲート電極とし、ｎ+ −
ＩｎＧａＡｓ層上にレジストを塗布してパターニング
し、その上にＡｕＧｅをＥ−ｇｕｎによって全面に蒸着
し、リフトオフしてソース電極３０、とドレイン電極３
１を形成し、熱処理（シンター）することによって製造
される。なお、２２は二次元電子ガスを示している。
板２０上に、ｉ−ＩｎＧａＡｓ層２１、不純物濃度２×
１０18ｃｍ-3で厚さ１００Åのｎ−ＩｎＡｌＡｓ層２
３、厚さ２２０Åのｉ−ＩｎＡｌＡｓ層２４、不純物濃
度２×１０18ｃｍ-3で厚さ５００Åのｎ+ −ＩｎＧａＡ
ｓ層２５を順次成長し、ｎ+ −ＩｎＧａＡｓ層２５を選
択的にリセスエッチングしてｉ−ＩｎＡｌＡｓ層２４を
露出し、この層に厚さ５０ÅのＰｔ層２６、厚さ３００
ÅのＴｉ層２７、厚さ５００ÅのＰｔ層２８、厚さ１０
００ÅのＡｕ層２９を形成してゲート電極とし、ｎ+ −
ＩｎＧａＡｓ層上にレジストを塗布してパターニング
し、その上にＡｕＧｅをＥ−ｇｕｎによって全面に蒸着
し、リフトオフしてソース電極３０、とドレイン電極３
１を形成し、熱処理（シンター）することによって製造
される。なお、２２は二次元電子ガスを示している。
【００２３】この図３において、ゲートメタル最下層の
Ｐｔ層２６の厚さをＤ、ゲート部のリセス後のｉ−Ｉｎ
ＡｌＡｓ層２４とｎ−ＩｎＡｌＡｓ層２３の合計の膜厚
をｄÅとし、上記のようにそれぞれの数値を限定した理
由を説明する。上記のＨＥＭＴにおいて、ゲート電極形
成後に熱処理（シンター）を行うと、約２×ＤÅの深さ
にシンタリングされて、実効的なショットキ界面はそれ
だけチャネルとなるｉ−ＩｎＧａＡｓ層２１に近づくか
ら、電子供給層の厚さは（ｄ−２Ｄ）Åとなる。
Ｐｔ層２６の厚さをＤ、ゲート部のリセス後のｉ−Ｉｎ
ＡｌＡｓ層２４とｎ−ＩｎＡｌＡｓ層２３の合計の膜厚
をｄÅとし、上記のようにそれぞれの数値を限定した理
由を説明する。上記のＨＥＭＴにおいて、ゲート電極形
成後に熱処理（シンター）を行うと、約２×ＤÅの深さ
にシンタリングされて、実効的なショットキ界面はそれ
だけチャネルとなるｉ−ＩｎＧａＡｓ層２１に近づくか
ら、電子供給層の厚さは（ｄ−２Ｄ）Åとなる。
【００２４】発明者等は、この電子供給層の厚さが薄す
ぎるとショットキ接合が形成されず、ＩｎＡｌＡｓとＰ
ｔの場合は、この厚さが２００Å以上ないとショットキ
接合にならないことを実験的に確かめた。したがって、
リセスエッチング後の電子供給層の厚さｄとＰｔ層の厚
さＤは、２００Å＜ｄ−２ＤÅの関係を有することが必
要である。この関係から、Ｄ＜（ｄ−２００）／２Åな
る関係が必要となる。
ぎるとショットキ接合が形成されず、ＩｎＡｌＡｓとＰ
ｔの場合は、この厚さが２００Å以上ないとショットキ
接合にならないことを実験的に確かめた。したがって、
リセスエッチング後の電子供給層の厚さｄとＰｔ層の厚
さＤは、２００Å＜ｄ−２ＤÅの関係を有することが必
要である。この関係から、Ｄ＜（ｄ−２００）／２Åな
る関係が必要となる。
【００２５】図３に示した、本実施例においては、ｉ−
ＩｎＡｌＡｓ層２４の厚さが２２０Å、ｎ−ＩｎＡｌＡ
ｓ層２３の厚さが１００Åであるから、その合計である
電子供給層の厚さは２２０＋１００＝３２０Åとなる。
したがって、Ｐｔ層２６の蒸着量を、上記のように（３
２０−２００）÷２＝６０Å以下とする。
ＩｎＡｌＡｓ層２４の厚さが２２０Å、ｎ−ＩｎＡｌＡ
ｓ層２３の厚さが１００Åであるから、その合計である
電子供給層の厚さは２２０＋１００＝３２０Åとなる。
したがって、Ｐｔ層２６の蒸着量を、上記のように（３
２０−２００）÷２＝６０Å以下とする。
【００２６】さらに、上記の厚さのＰｔを形成した後、
しきい値電圧のシフトが進行しない３５０℃の熱処理を
１０分間程度行って完成する。この熱処理により、しき
い値電圧は、初期値の−０．２５Ｖから＋０．０８Ｖへ
と変化し、エンハンスメントモードのＨＥＭＴが得られ
る。上記の本発明の説明は、ゲートメタルとして最下層
にＰｔがあればよいから、Ｐｔ／ＡｌやＰｔ／高融点メ
タル等の組合せにおいても成立することはいうまでもな
い。
しきい値電圧のシフトが進行しない３５０℃の熱処理を
１０分間程度行って完成する。この熱処理により、しき
い値電圧は、初期値の−０．２５Ｖから＋０．０８Ｖへ
と変化し、エンハンスメントモードのＨＥＭＴが得られ
る。上記の本発明の説明は、ゲートメタルとして最下層
にＰｔがあればよいから、Ｐｔ／ＡｌやＰｔ／高融点メ
タル等の組合せにおいても成立することはいうまでもな
い。
【００２７】
【発明の効果】本発明に依るＨＥＭＴ及びその製造方法
に於いては、ＩｎＡｌＡｓチャネル層に対するゲート電
極のショットキ障壁を高くすることができる為、ノーマ
リ・オフ型ＨＥＭＴを実現することができ、これを論理
回路に用いた場合にはハイレベルの電圧を高くすること
ができ、リーク電流を少なくすることが可能になる。 ま
た、ゲート部のリセスエッチング後の電子供給層の厚さ
から、シンターさせるＰｔ層の厚さを規定することに依
り、シンター処理に伴うＥモード素子に於いてもショッ
トキ特性の劣化を招来することがなくなり、性能及び製
造歩留りを共に向上させることができる。
に於いては、ＩｎＡｌＡｓチャネル層に対するゲート電
極のショットキ障壁を高くすることができる為、ノーマ
リ・オフ型ＨＥＭＴを実現することができ、これを論理
回路に用いた場合にはハイレベルの電圧を高くすること
ができ、リーク電流を少なくすることが可能になる。 ま
た、ゲート部のリセスエッチング後の電子供給層の厚さ
から、シンターさせるＰｔ層の厚さを規定することに依
り、シンター処理に伴うＥモード素子に於いてもショッ
トキ特性の劣化を招来することがなくなり、性能及び製
造歩留りを共に向上させることができる。
【図１】本発明の第１実施例を説明するための概略図で
ある。
ある。
【図２】本発明のＨＥＭＴにおけるΨｍおよびΔＶthの
熱処理時間依存性の実験結果を示す図である。
熱処理時間依存性の実験結果を示す図である。
【図３】本発明の第２実施例を説明するための概略図で
ある。
ある。
１ 半絶縁性ＩｎＰ基板 ２ ノンドープＩｎ0.52Ａｌ0.48Ａｓ層 ３ ノンドープＩｎ0.53Ｇａ0.47Ａｓ層 ４ ｎ−Ｉｎ0.52Ａｌ0.48Ａｓ層 ５ ｎ−Ｉｎ0.53Ｇａ0.47Ａｓ層 ６ リセスエッチングした領域 ７ Ｐｔ層 ８ Ｔｉ層 ９ Ｐｔ層 １０ Ａｕ層 １１ ＡｕＧｅソース電極 １２ ＡｕＧｅドレイン電極
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/338 H01L 29/812
Claims (4)
- 【請求項１】ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥ
ＭＴにおいて、その電子供給層であるｎ−ＩｎＡｌＡｓ
化合物半導体層上に形成された、該電子供給層の厚さを
ｄÅとするとき、（ｄ−２００Å）／２以下である厚さ
のＰｔ層と、その上に形成された耐熱性金属層からなる
ショットキゲート電極を有することを特徴とするＨＥＭ
Ｔ。 - 【請求項２】ｎ−ＩｎＡｌＡｓ／ｉ−ＩｎＧａＡｓＨＥ
ＭＴの製造方法において、電子供給層であるｎ−ＩｎＡ
ｌＡｓ化合物半導体層上に、該電子供給層の厚さをｄÅ
とするとき、（ｄ−２００Å）／２Å以下の厚さのＰｔ
層を設け、その上に耐熱性金属層を設けた後、前記Ｉｎ
ＡｌＡｓ化合物半導体層と前記Ｐｔとの間で合金化する
に足る熱処理を加えることによってショットキゲート電
極を形成することを特徴とするＨＥＭＴの製造方法。 - 【請求項３】ＩｎＡｌＡｓ化合物半導体と前記Ｐｔとを
合金化する熱処理を、該熱処理によってしきい値電圧の
変動が実質的に生じなくなるまで加えることを特徴とす
る請求項２記載のＨＥＭＴの製造方法。 - 【請求項４】ＩｎＡｌＡｓ化合物半導体と前記Ｐｔとを
合金化する熱処理を、４００℃以下で行なうことを特徴
とする請求項２記載のＨＥＭＴの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13117890 | 1990-05-23 | ||
| JP2-131178 | 1990-05-23 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04212427A JPH04212427A (ja) | 1992-08-04 |
| JP3044399B2 true JP3044399B2 (ja) | 2000-05-22 |
Family
ID=15051833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03035093A Expired - Fee Related JP3044399B2 (ja) | 1990-05-23 | 1991-02-06 | Ｈｅｍｔ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3044399B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2611735B2 (ja) * | 1993-12-22 | 1997-05-21 | 日本電気株式会社 | ヘテロ接合ｆｅｔ |
| US7411226B2 (en) * | 2005-04-27 | 2008-08-12 | Northrop Grumman Corporation | High electron mobility transistor (HEMT) structure with refractory gate metal |
-
1991
- 1991-02-06 JP JP03035093A patent/JP3044399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04212427A (ja) | 1992-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61184887A (ja) | ヘテロ接合装置 | |
| JPS59124171A (ja) | ２重ヘテロ接合ｆｅｔ | |
| JPH08241983A (ja) | 耐熱ゲート・ヘテロ構造電界効果トランジスタおよびその方法 | |
| US4974038A (en) | Microwave transistor with double heterojunction | |
| US5294566A (en) | Method of producing a semiconductor integrated circuit device composed of a negative differential resistance element and a FET transistor | |
| US5760418A (en) | GaAs power semiconductor device operating at a low voltage and method for fabricating the same | |
| US5336626A (en) | Method of manufacturing a MESFET with an epitaxial void | |
| US4929985A (en) | Compound semiconductor device | |
| JPH0324782B2 (ja) | ||
| JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3044399B2 (ja) | Ｈｅｍｔ及びその製造方法 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR102543619B1 (ko) | 금속 산화물 반도체 소자 및 그 제조방법 | |
| JP2626213B2 (ja) | 電界効果トランジスタ | |
| EP0276981B1 (en) | Semiconductor integrated circuit device and method of producing same | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JP3383057B2 (ja) | 半導体装置 | |
| JPH03211839A (ja) | 化合物半導体装置及びその製造方法 | |
| JP4714959B2 (ja) | 半導体装置とその製造方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JPH05235047A (ja) | 電界効果トランジスタの製造方法 | |
| JP2991297B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS62209864A (ja) | 半導体装置 | |
| JP3347837B2 (ja) | 化合物半導体電界効果トランジスタ | |
| KR940007665B1 (ko) | 화합물 반도체장치 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000215 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |