JP3039469B2 - 液晶表示装置用コントローラ／ドライバｉｃ - Google Patents
液晶表示装置用コントローラ／ドライバｉｃInfo
- Publication number
- JP3039469B2 JP3039469B2 JP9228586A JP22858697A JP3039469B2 JP 3039469 B2 JP3039469 B2 JP 3039469B2 JP 9228586 A JP9228586 A JP 9228586A JP 22858697 A JP22858697 A JP 22858697A JP 3039469 B2 JP3039469 B2 JP 3039469B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- driver
- gradation
- controller
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims description 18
- 230000010355 oscillation Effects 0.000 claims description 23
- 241001270131 Agaricus moelleri Species 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
- Power Sources (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、液晶表示装置用コ
ントローラ／ドライバＩＣに関し、特に、階調付きの液
晶表示装置用コントローラ／ドライバＩＣに関する。
ントローラ／ドライバＩＣに関し、特に、階調付きの液
晶表示装置用コントローラ／ドライバＩＣに関する。
【０００２】
【従来の技術】従来、表示コントローラ／ドライバＩＣ
は一般に、発振回路と分周回路とを有するＩＣとして構
成される。例えば、図６は、従来の一般的な表示コント
ローラ／ドライバＩＣの回路構成例を示すブロック図で
ある。本従来例の表示コントローラ／ドライバＩＣのＩ
Ｃブロックは、基準クロックを発生する発振回路１７
と、基準クロックを分周する１／２分周回路１８、１９
と、出力パルス幅を切り替えて階調を生成する階調生成
回路２０とにより構成される。
は一般に、発振回路と分周回路とを有するＩＣとして構
成される。例えば、図６は、従来の一般的な表示コント
ローラ／ドライバＩＣの回路構成例を示すブロック図で
ある。本従来例の表示コントローラ／ドライバＩＣのＩ
Ｃブロックは、基準クロックを発生する発振回路１７
と、基準クロックを分周する１／２分周回路１８、１９
と、出力パルス幅を切り替えて階調を生成する階調生成
回路２０とにより構成される。
【０００３】また、図７は図６の各部の波形例を示して
いる。例えば今、５段階の濃淡が表示できる（５階調）
表示コントローラ／ドライバＩＣを考える。つまり、１
／４の単位で出力パルス幅２１が制御でき、０／４（出
力パルスなし）、１／４、２／４、３／４、４／４の５
段階を使用する。この出力パルス幅２１を制御するため
に、発振周波数のｎＨｚクロック２４、それを１／２分
周したＢクロックの１／２ｎＨｚクロック２３、さらに
１／２分周したＡクロックの１／４ｎＨｚクロック２２
を使用する。これらＡクロック、Ｂクロックおよび階調
コントロール信号３２を入力信号として、出力パルス２
１のパルス幅を、点線で示した各幅に切り替えることを
可能としている。
いる。例えば今、５段階の濃淡が表示できる（５階調）
表示コントローラ／ドライバＩＣを考える。つまり、１
／４の単位で出力パルス幅２１が制御でき、０／４（出
力パルスなし）、１／４、２／４、３／４、４／４の５
段階を使用する。この出力パルス幅２１を制御するため
に、発振周波数のｎＨｚクロック２４、それを１／２分
周したＢクロックの１／２ｎＨｚクロック２３、さらに
１／２分周したＡクロックの１／４ｎＨｚクロック２２
を使用する。これらＡクロック、Ｂクロックおよび階調
コントロール信号３２を入力信号として、出力パルス２
１のパルス幅を、点線で示した各幅に切り替えることを
可能としている。
【０００４】上記の従来例の表示コントローラ／ドライ
バＩＣは、基準クロックを最大階調数に固定的に合わせ
ている。例えば、階調として０、２／４、４／４の３階
調しか使用しない場合でも、最大クロックｎＨｚの基準
クロックを使用している。よって、階調数を下げた場合
でも高い周波数領域で周波数切り替えを行っている。
バＩＣは、基準クロックを最大階調数に固定的に合わせ
ている。例えば、階調として０、２／４、４／４の３階
調しか使用しない場合でも、最大クロックｎＨｚの基準
クロックを使用している。よって、階調数を下げた場合
でも高い周波数領域で周波数切り替えを行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
従来例の表示コントローラ／ドライバＩＣは、階調数を
下げた場合でも、例えば５階調を３階調に変更した場合
でも、消費電力は５階調の場合と実質的に変わらない問
題点を伴う。
従来例の表示コントローラ／ドライバＩＣは、階調数を
下げた場合でも、例えば５階調を３階調に変更した場合
でも、消費電力は５階調の場合と実質的に変わらない問
題点を伴う。
【０００６】本発明は、低消費電力化および高性能化し
た液晶表示装置用コントローラ／ドライバＩＣを提供す
ることを目的とする。
た液晶表示装置用コントローラ／ドライバＩＣを提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】かかる目的を達成するた
め、本発明の液晶表示装置用コントローラ／ドライバＩ
Ｃは、階調数を制御する階調コントロール信号と接続さ
れ基準クロックｎＨｚ（ｎは任意の自然数）を生成する
発振回路と、基準クロックを分周する分周回路と、この
分周回路の出力信号と階調コントロール信号とを入力信
号とし所定周波数の信号を出力する階調生成回路とを有
して構成され、階調コントロール信号の制御する階調数
により、基準クロックの周波数ｎＨｚを切り替え可能と
したことを特徴としている。
め、本発明の液晶表示装置用コントローラ／ドライバＩ
Ｃは、階調数を制御する階調コントロール信号と接続さ
れ基準クロックｎＨｚ（ｎは任意の自然数）を生成する
発振回路と、基準クロックを分周する分周回路と、この
分周回路の出力信号と階調コントロール信号とを入力信
号とし所定周波数の信号を出力する階調生成回路とを有
して構成され、階調コントロール信号の制御する階調数
により、基準クロックの周波数ｎＨｚを切り替え可能と
したことを特徴としている。
【０００８】また、上記の分周回路は、少なくとも２回
路の複数段に構成され、階調数により、各分周回路の分
周動作を制御可能とし、使用する最大の階調レベルの数
により、発振回路の発振する周波数ｎＨｚを変更可能と
し、階調レベルの数を下げた場合には、基準クロックの
周波数ｎＨｚを低下させるとよい。
路の複数段に構成され、階調数により、各分周回路の分
周動作を制御可能とし、使用する最大の階調レベルの数
により、発振回路の発振する周波数ｎＨｚを変更可能と
し、階調レベルの数を下げた場合には、基準クロックの
周波数ｎＨｚを低下させるとよい。
【０００９】さらに、上記の液晶表示装置用コントロー
ラ／ドライバＩＣは、使用する最大階調レベルを設定す
る階調切り替え信号が入力信号として接続されて構成さ
れ、階調数切り替え信号にて、どの階調まで使用するか
をあらかじめ決めておくとよい。
ラ／ドライバＩＣは、使用する最大階調レベルを設定す
る階調切り替え信号が入力信号として接続されて構成さ
れ、階調数切り替え信号にて、どの階調まで使用するか
をあらかじめ決めておくとよい。
【００１０】なお、階調数を欲する最低段数として設定
し、この設定された階調数に応じて基準クロックの周波
数ｎＨｚを下げ、かつ不使用の分周回路の動作を停止さ
せ、消費電力を低減化するとよい。
し、この設定された階調数に応じて基準クロックの周波
数ｎＨｚを下げ、かつ不使用の分周回路の動作を停止さ
せ、消費電力を低減化するとよい。
【００１１】
【発明の実施の形態】次に添付図面を参照して本発明に
よる液晶表示装置用コントローラ／ドライバＩＣの実施
の形態を詳細に説明する。図１〜図５を参照すると本発
明の液晶表示装置用コントローラ／ドライバＩＣの実施
形態が示されている。図１〜図３は第１の実施形態、図
４は第２の実施形態、図５は実際に商品化された液晶表
示装置用コントローラ／ドライバＩＣに本実施形態を適
用した場合の消費電力の特性例のグラフである。
よる液晶表示装置用コントローラ／ドライバＩＣの実施
の形態を詳細に説明する。図１〜図５を参照すると本発
明の液晶表示装置用コントローラ／ドライバＩＣの実施
形態が示されている。図１〜図３は第１の実施形態、図
４は第２の実施形態、図５は実際に商品化された液晶表
示装置用コントローラ／ドライバＩＣに本実施形態を適
用した場合の消費電力の特性例のグラフである。
【００１２】＜第１の実施形態＞ 図１を参照すると、本発明の第１の実施形態の表示コン
トローラ／ドライバＩＣは、周波数ｎＨｚの基準クロッ
クを生成する発振回路１、１／２分周回路２および３、
階調生成回路４を有している。階調コントロール信号３
０が発振回路１、１／２分周回路３、および階調生成回
路４に入力されている。本構成の表示コントローラ／ド
ライバＩＣは、５階調の例であるので、１／２分周回路
は２段になっている。しかし、階調数によって１／２分
周回路の段数は増減し、この増減の制御のために階調コ
ントロール信号３０が必要に応じて入力される。
トローラ／ドライバＩＣは、周波数ｎＨｚの基準クロッ
クを生成する発振回路１、１／２分周回路２および３、
階調生成回路４を有している。階調コントロール信号３
０が発振回路１、１／２分周回路３、および階調生成回
路４に入力されている。本構成の表示コントローラ／ド
ライバＩＣは、５階調の例であるので、１／２分周回路
は２段になっている。しかし、階調数によって１／２分
周回路の段数は増減し、この増減の制御のために階調コ
ントロール信号３０が必要に応じて入力される。
【００１３】次に、本実施形態の動作例について、図
１、図２、図３を参照して詳細に説明する。周波数ｎＨ
ｚの基準クロック８は、発振回路１で生成され、初段の
１／２分周回路２に入力される。１／２分周回路２は、
１／２ｎＨｚクロックを生成しＢクロック７として階調
生成回路４に入力される。さらに、１／２ｎＨｚクロッ
クは、次段の１／２分周回路３に入力され、１／４ｎＨ
ｚクロックを生成しＡクロック６として階調生成回路４
に入力される。階調段数は、階調の必要に応じて、１／
２分周回路３と同じ回路を追加する。
１、図２、図３を参照して詳細に説明する。周波数ｎＨ
ｚの基準クロック８は、発振回路１で生成され、初段の
１／２分周回路２に入力される。１／２分周回路２は、
１／２ｎＨｚクロックを生成しＢクロック７として階調
生成回路４に入力される。さらに、１／２ｎＨｚクロッ
クは、次段の１／２分周回路３に入力され、１／４ｎＨ
ｚクロックを生成しＡクロック６として階調生成回路４
に入力される。階調段数は、階調の必要に応じて、１／
２分周回路３と同じ回路を追加する。
【００１４】今、５階調を考えた場合、出力パルスの幅
は、０、１／４、２／４、３／４、４／４の５段階の値
をとる。階調生成回路４は、Ａクロック６とＢクロック
７とを使って、これら５階調の出力パルス幅の１／４Ｐ
ＷＭ（pulse width modulaition ）の出力パルスを生成
して出力する。出力パルス（１／４ＰＷＭ）５の出力パ
ルスの５階調の形態は、階調「０」の場合は０レベルの
フラット信号、階調「１／４」の場合はパルス幅５０〜
５１、階調「２／４」の場合はパルス幅５０〜５２、階
調「３／４」の場合はパルス幅５０〜５３、階調「４／
４」の場合はパルス幅５０〜５４となる。
は、０、１／４、２／４、３／４、４／４の５段階の値
をとる。階調生成回路４は、Ａクロック６とＢクロック
７とを使って、これら５階調の出力パルス幅の１／４Ｐ
ＷＭ（pulse width modulaition ）の出力パルスを生成
して出力する。出力パルス（１／４ＰＷＭ）５の出力パ
ルスの５階調の形態は、階調「０」の場合は０レベルの
フラット信号、階調「１／４」の場合はパルス幅５０〜
５１、階調「２／４」の場合はパルス幅５０〜５２、階
調「３／４」の場合はパルス幅５０〜５３、階調「４／
４」の場合はパルス幅５０〜５４となる。
【００１５】この５階調の場合における基準クロックの
周波数はｎＨｚである。階調コントロール信号３０によ
り設定する階調数により、半固定的に基準クロックの周
波数を制御する場合を以下に説明する。但し、階調数に
係わりなく、階調コントロール信号の制御信号に応じ
て、基準クロックの周波数を可変として動作させること
も可能である。これは、階調数とダイナミックレンジと
の係わりとなる。
周波数はｎＨｚである。階調コントロール信号３０によ
り設定する階調数により、半固定的に基準クロックの周
波数を制御する場合を以下に説明する。但し、階調数に
係わりなく、階調コントロール信号の制御信号に応じ
て、基準クロックの周波数を可変として動作させること
も可能である。これは、階調数とダイナミックレンジと
の係わりとなる。
【００１６】階調コントロール信号３０により制御し
て、３階調しか使用しない場合を考える。使用する出力
パルス幅は、０、２／４、４／４の３種類である。この
場合、タイミング波形は図３の様になる。つまり、階調
コントロール信号３０によって、発振回路１では、基準
クロックとしてｎＨｚクロックの１／２の周波数である
ｍＨｚクロック１１に切り替える。また、１／２分周回
路２では、１／２ｍＨｚクロックを生成し、Ｂクロック
１０として階調生成回路４に入力する。階調生成回路４
は、Ｂクロック１０から、１／２ＰＷＭの出力パルス９
を生成する。このとき、１／２分周回路３は必要ないの
で、階調コントロール信号３０によって動作を停止させ
る。この３階調の場合における基準クロックの周波数は
ｍＨｚである。なお、図３中のｎＨｚクロック１２は、
参照のために掲示してある。
て、３階調しか使用しない場合を考える。使用する出力
パルス幅は、０、２／４、４／４の３種類である。この
場合、タイミング波形は図３の様になる。つまり、階調
コントロール信号３０によって、発振回路１では、基準
クロックとしてｎＨｚクロックの１／２の周波数である
ｍＨｚクロック１１に切り替える。また、１／２分周回
路２では、１／２ｍＨｚクロックを生成し、Ｂクロック
１０として階調生成回路４に入力する。階調生成回路４
は、Ｂクロック１０から、１／２ＰＷＭの出力パルス９
を生成する。このとき、１／２分周回路３は必要ないの
で、階調コントロール信号３０によって動作を停止させ
る。この３階調の場合における基準クロックの周波数は
ｍＨｚである。なお、図３中のｎＨｚクロック１２は、
参照のために掲示してある。
【００１７】上記の第１の実施形態によれば、階調数を
下げた場合には、基準クロックの発振周波数を低下させ
ている。このことにより、発振回路１や１／２分周回路
２の消費電力を下げることが可能となる。また、不必要
な１／２分周回路３の動作を停止することによっても、
消費電力を下げることが可能となる。
下げた場合には、基準クロックの発振周波数を低下させ
ている。このことにより、発振回路１や１／２分周回路
２の消費電力を下げることが可能となる。また、不必要
な１／２分周回路３の動作を停止することによっても、
消費電力を下げることが可能となる。
【００１８】＜第２の実施形態＞ 次に、本発明第２の実施形態について、図４を参照して
詳細に説明する。図４に示すように、第２の実施形態の
基本的な形態は第１の実施形態と同様である。異なる点
は、あらかじめ階調数切り替え信号にて、どの階調まで
使用するか決めておく点である。
詳細に説明する。図４に示すように、第２の実施形態の
基本的な形態は第１の実施形態と同様である。異なる点
は、あらかじめ階調数切り替え信号にて、どの階調まで
使用するか決めておく点である。
【００１９】図４を参照すると、第２の実施形態の表示
コントローラ／ドライバＩＣは、発振回路１３、１／２
分周回路１４および１５、階調生成回路１６を有してい
る。階調コントロール信号３１が発振回路１、１／２分
周回路１５、および階調生成回路１６に入力されてい
る。本構成の表示コントローラ／ドライバＩＣは、第１
の実施形態と同様に５階調の例であり、１／２分周回路
は２段になっている。しかし、階調数によって１／２分
周回路の段数は増減し、この増減の制御のために階調コ
ントロール信号３１が必要に応じて入力される。さら
に、階調切り替え信号４０により、発振回路１３、階調
生成回路１６は、何階調まで使用するか決める。また、
１／２分周回路１５についても、階調数切り替え信号４
０により使用するか否かを決める。
コントローラ／ドライバＩＣは、発振回路１３、１／２
分周回路１４および１５、階調生成回路１６を有してい
る。階調コントロール信号３１が発振回路１、１／２分
周回路１５、および階調生成回路１６に入力されてい
る。本構成の表示コントローラ／ドライバＩＣは、第１
の実施形態と同様に５階調の例であり、１／２分周回路
は２段になっている。しかし、階調数によって１／２分
周回路の段数は増減し、この増減の制御のために階調コ
ントロール信号３１が必要に応じて入力される。さら
に、階調切り替え信号４０により、発振回路１３、階調
生成回路１６は、何階調まで使用するか決める。また、
１／２分周回路１５についても、階調数切り替え信号４
０により使用するか否かを決める。
【００２０】各部の波形については、第１の実施形態と
同様であり、図２および図３の形態となる。
同様であり、図２および図３の形態となる。
【００２１】本第２の実施形態の表示コントローラ／ド
ライバＩＣでは、階調コントロール信号３１を発振回路
１３と１／２分周回路１５にも入力し、使用する階調に
よっては基準クロックの周波数を低くし、１／２分周回
路１４を使用しない。よって、本第２の実施形態の効果
は、第１の実施形態と同様に消費電力が低減化される。
ライバＩＣでは、階調コントロール信号３１を発振回路
１３と１／２分周回路１５にも入力し、使用する階調に
よっては基準クロックの周波数を低くし、１／２分周回
路１４を使用しない。よって、本第２の実施形態の効果
は、第１の実施形態と同様に消費電力が低減化される。
【００２２】図５は、基準クロックの発信周波数［ＫＨ
ｚ］と消費電力［ｍＷ］の関係を表した特性グラフ例で
ある。本グラフは、ＬＣＤコントローラ／ドライバＩＣ
（日本電気株式会社の商品型式；μＰＤ１６６６１Ａ）
を用いて、基準クロックの発振周波数と発振回路部の消
費電力との関係を実測した測定値である。本特性グラフ
例から知れるように、基準クロック（発振周波数）と消
費電力の関係は、ほぼ比例になっている。つまり、階調
数が増加するに比例して、消費電力も増加している。逆
に、階調数を下げれば、階調数に略比例して消費電力は
低減化される。本特性図５から知れるように、５階調の
場合の基準基準クロックｎＨｚを３階調の場合にｍＨｚ
に変更すると、消費電力は約１／２となる。
ｚ］と消費電力［ｍＷ］の関係を表した特性グラフ例で
ある。本グラフは、ＬＣＤコントローラ／ドライバＩＣ
（日本電気株式会社の商品型式；μＰＤ１６６６１Ａ）
を用いて、基準クロックの発振周波数と発振回路部の消
費電力との関係を実測した測定値である。本特性グラフ
例から知れるように、基準クロック（発振周波数）と消
費電力の関係は、ほぼ比例になっている。つまり、階調
数が増加するに比例して、消費電力も増加している。逆
に、階調数を下げれば、階調数に略比例して消費電力は
低減化される。本特性図５から知れるように、５階調の
場合の基準基準クロックｎＨｚを３階調の場合にｍＨｚ
に変更すると、消費電力は約１／２となる。
【００２３】尚、上述の実施形態は本発明の好適な実施
の一例であるが、本発明はこれに限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変形
実施が可能である。
の一例であるが、本発明はこれに限定されるものではな
く、本発明の要旨を逸脱しない範囲内において種々変形
実施が可能である。
【００２４】
【発明の効果】以上の説明より明かなように、本発明の
液晶表示装置用コントローラ／ドライバＩＣは、周波数
ｎＨｚ（ｎは任意の自然数）の基準クロックを生成して
分周する。この分周回路への入力および出力信号と階調
数を制御する階調コントロール信号とを入力信号とし、
所定周波数の信号を出力する。この制御において、階調
コントロール信号の制御する階調数により、基準クロッ
クの周波数ｎＨｚを切り替え可能としている。よって、
階調コントロール信号または、階調数切り替え信号によ
り、発振回路または基準クロックを低くすることが出来
る。これにより、消費電力の低減が可能となる。
液晶表示装置用コントローラ／ドライバＩＣは、周波数
ｎＨｚ（ｎは任意の自然数）の基準クロックを生成して
分周する。この分周回路への入力および出力信号と階調
数を制御する階調コントロール信号とを入力信号とし、
所定周波数の信号を出力する。この制御において、階調
コントロール信号の制御する階調数により、基準クロッ
クの周波数ｎＨｚを切り替え可能としている。よって、
階調コントロール信号または、階調数切り替え信号によ
り、発振回路または基準クロックを低くすることが出来
る。これにより、消費電力の低減が可能となる。
【図１】本発明の液晶表示装置用コントローラ／ドライ
バＩＣの第１の実施形態を示すブロック構成図である。
バＩＣの第１の実施形態を示すブロック構成図である。
【図２】図１を５階調で使用した場合の各部の波形図で
ある。
ある。
【図３】図１を３階調で使用した場合の各部の波形図で
ある。
ある。
【図４】本発明の第２の実施形態を示すのブロック構成
図である。
図である。
【図５】基準クロックの発振周波数と消費電力の関係例
を表したグラフである。
を表したグラフである。
【図６】従来例の表示コントローラ／ドライバＩＣのブ
ロック構成図である。
ロック構成図である。
【図７】従来例の各部の波形図である。
１ 発振回路 ２ １／２分周回路 ３ １／２分周回路 ４ 階調生成回路 ５ 出力パルス波形 ６ Ａクロック波形 ７ Ｂクロック波形 ８ 基準クロック波形（ｎＨｚクロック） ９ 出力パルス波形 １０ クロックＢ波形 １１ 基準クロック波形（ｍＨｚクロック） １２ 基準クロック波形（参考用、ｎＨｚクロック） １３ 発振回路 １４ １／２分周回路 １５ １／２分周回路 １６ 階調生成回路 １７ 発振回路 １８ １／２分周回路 １９ １／２分周回路 ２０ 階調生成回路 ２１ 出力パルス波形 ２２ クロックＡの波形 ２３ クロックＢの波形 ２４ 基準クロック波形（ｎＨｚクロック）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 5/00 G06F 1/04 G09G 3/36 H03K 3/78
Claims (6)
- 【請求項１】 階調数を制御する階調コントロール信号
と接続され基準クロックｎＨｚ（ｎは任意の自然数）を
生成する発振回路と、 前記基準クロックを分周する分周回路と、 該分周回路の出力信号と前記階調コントロール信号とを
入力信号とし所定周波数の信号を出力する階調生成回路
とを有して構成され、 前記階調コントロール信号の制御する階調数により、前
記基準クロックの周波数ｎＨｚを切り替え可能としたこ
とを特徴とする液晶表示装置用コントローラ／ドライバ
ＩＣ。 - 【請求項２】 前記分周回路は、少なくとも２回路の複
数段に構成され、前記階調数により、前記各分周回路の
分周動作を制御可能としたことを特徴とする請求項１記
載の液晶表示装置用コントローラ／ドライバＩＣ。 - 【請求項３】 使用する最大の階調レベルの数により、
前記発振回路の発振する周波数ｎＨｚを変更可能とした
ことを特徴とする請求項１または２記載の液晶表示装置
用コントローラ／ドライバＩＣ。 - 【請求項４】 前記階調レベルの数を下げた場合には、
前記基準クロックの周波数ｎＨｚを低下させることを特
徴とする請求項３記載の液晶表示装置用コントローラ／
ドライバＩＣ。 - 【請求項５】 前記液晶表示装置用コントローラ／ドラ
イバＩＣは、さらに、前記使用する最大階調レベルを設
定する階調切り替え信号が入力信号として接続されて構
成され、前記階調数切り替え信号にて、どの階調まで使
用するかをあらかじめ決めておくことを特徴とする請求
項３または４記載の液晶表示装置用コントローラ／ドラ
イバＩＣ。 - 【請求項６】 前記階調数を所望の最低段数として設定
し、該設定された階調数に応じて前記基準クロックの周
波数ｎＨｚを下げ、かつ不使用の分周回路の動作を停止
させ、消費電力を低減化したことを特徴とする請求項２
から５のいずれか１項に記載の液晶表示装置用コントロ
ーラ／ドライバＩＣ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9228586A JP3039469B2 (ja) | 1997-08-25 | 1997-08-25 | 液晶表示装置用コントローラ／ドライバｉｃ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9228586A JP3039469B2 (ja) | 1997-08-25 | 1997-08-25 | 液晶表示装置用コントローラ／ドライバｉｃ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1165538A JPH1165538A (ja) | 1999-03-09 |
| JP3039469B2 true JP3039469B2 (ja) | 2000-05-08 |
Family
ID=16878694
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9228586A Expired - Fee Related JP3039469B2 (ja) | 1997-08-25 | 1997-08-25 | 液晶表示装置用コントローラ／ドライバｉｃ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3039469B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4183222B2 (ja) | 2000-06-02 | 2008-11-19 | 日本電気株式会社 | 携帯電話機の省電力駆動方法 |
| AU2003213570A1 (en) * | 2002-02-26 | 2003-09-09 | The Regents Of The University Of Michigan | Mems-based, computer systems, clock generation and oscillator circuits and lc-tank apparatus for use therein |
-
1997
- 1997-08-25 JP JP9228586A patent/JP3039469B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1165538A (ja) | 1999-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4632113B2 (ja) | 液晶表示装置の駆動電圧発生回路及びその方法 | |
| JP5319986B2 (ja) | パルス生成装置 | |
| JPH10177370A (ja) | 多階調出力回路及び液晶表示装置 | |
| JP2003173173A (ja) | 液晶ドライバ装置 | |
| JP3059048B2 (ja) | 液晶表示装置及びその駆動方法 | |
| WO2021103799A1 (zh) | 一种pwm脉冲宽度调制方法及装置 | |
| KR970076459A (ko) | 액정표시소자 구동회로 | |
| JP3039469B2 (ja) | 液晶表示装置用コントローラ／ドライバｉｃ | |
| US7312668B2 (en) | High resolution PWM generator or digitally controlled oscillator | |
| KR100595394B1 (ko) | 액정표시장치의 구동 시스템 | |
| JP2010102191A (ja) | 液晶駆動回路 | |
| KR100537886B1 (ko) | 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 | |
| US6075509A (en) | Integrated multiplex drive system for a passive liquid crystal display (LCD) using modulated pulse widths | |
| JP3132810B2 (ja) | 拡散型分数分周器 | |
| EP0457608A2 (en) | Apparatus for selecting a clock signal of a circuit controlled by a single chip microcomputer | |
| JPH07111796A (ja) | 駆動回路 | |
| JP2629480B2 (ja) | 液晶ディスプレイの駆動方法及びその駆動装置 | |
| US6741660B1 (en) | Method for modulation of a basic clock for digital circuits, and a modulator for carrying out the method | |
| KR100905337B1 (ko) | 게이트 구동 집적회로 및 그 초기화 방법 | |
| KR20020053577A (ko) | 패널내 배선 및 보정회로를 포함한 액정표시장치 | |
| JP3057346B2 (ja) | 液晶表示素子の駆動方法 | |
| JP3192526B2 (ja) | 液晶表示装置の駆動回路 | |
| JPH08248911A (ja) | 液晶表示装置 | |
| KR100964516B1 (ko) | 디지털 디스플레이 장치에서 ｅｍｉ를 감소하기 위해 직접적 디지털 신서사이저 및 확산 스펙트럼 기술을 이용하는 방법 및 장치 | |
| KR950009242Y1 (ko) | 액정표시장치의 제어회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080303 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090303 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |