JP3029736B2 - Manufacturing method of hybrid integrated circuit device - Google Patents

Manufacturing method of hybrid integrated circuit device

Info

Publication number
JP3029736B2
JP3029736B2 JP15223492A JP15223492A JP3029736B2 JP 3029736 B2 JP3029736 B2 JP 3029736B2 JP 15223492 A JP15223492 A JP 15223492A JP 15223492 A JP15223492 A JP 15223492A JP 3029736 B2 JP3029736 B2 JP 3029736B2
Authority
JP
Japan
Prior art keywords
wiring board
integrated circuit
sub
hybrid integrated
assembly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15223492A
Other languages
Japanese (ja)
Other versions
JPH05343608A (en
Inventor
芳男 土橋
恒雄 遠藤
生朗 赤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15223492A priority Critical patent/JP3029736B2/en
Publication of JPH05343608A publication Critical patent/JPH05343608A/en
Application granted granted Critical
Publication of JP3029736B2 publication Critical patent/JP3029736B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は混成集積回路装置の製造
方法に係わり、特に高密度、高集積化が可能な混成集積
回路装置の製造方法に関する。
The present invention relates relates to a method for manufacturing a hybrid integrated circuit equipment, particularly high density, a method of manufacturing a highly integrated capable hybrid integrated circuit equipment.

【0002】[0002]

【従来の技術】混成集積回路装置(ハイブリッドIC)
は、基本的には、配線基板に能動素子や受動素子等の電
子部品を搭載するとともに、前記電子部品の電極と配線
層とをワイヤで電気的に接続し、かつ前記配線基板にリ
ードを接続し、前記リードの外端を除く全体をパッケー
ジで封止することによって製造される。
2. Description of the Related Art Hybrid integrated circuit devices (hybrid ICs)
Basically, electronic components such as active elements and passive elements are mounted on a wiring board, electrodes of the electronic components are electrically connected to wiring layers by wires, and leads are connected to the wiring board. It is manufactured by sealing the whole of the lead except for the outer end with a package.

【0003】一方、混成集積回路装置においても、生産
性向上,IC自動実装向上の観点からリードフレームを
使用する技術が開発されている。たとえば、特開昭61
−10263号公報には、リードフレームを使用した構
造のハイブリッドICについて開示されている。このハ
イブリッドICは、リードフレームのランド部(支持
板)上に多層配線基板が固定された構造となっている。
また、このハイブリッドICは、最上層の配線基板に設
けられたボンディングパッドと、リードとがワイヤで接
続される構造となっている。
On the other hand, a technique using a lead frame has also been developed for a hybrid integrated circuit device from the viewpoint of improving productivity and improving automatic IC mounting. For example, Japanese Unexamined Patent Publication
Japanese Patent Laid-Open No. 10263 discloses a hybrid IC having a structure using a lead frame. This hybrid IC has a structure in which a multilayer wiring board is fixed on a land portion (support plate) of a lead frame.
The hybrid IC has a structure in which bonding pads provided on the uppermost wiring board and leads are connected by wires.

【0004】一方、特開昭60−160135号公報に
は、シリコンのマザーボード上に半導体素子を複数マウ
ントし、このマザーボードをリードフレームのタブ(ラ
ンド)上にのせて組み立てを行う例が開示されている。
On the other hand, Japanese Patent Application Laid-Open No. 60-160135 discloses an example in which a plurality of semiconductor elements are mounted on a silicon motherboard, and the motherboard is mounted on a tab (land) of a lead frame and assembled. I have.

【0005】他方、工業調査会発行「電子材料」199
1年4月号、P22〜P28には、ファインピッチSM
Tの最新動向について記載されている。この文献には、
IC,LSIパッケージについては,現在0.4mmピ
ッチ品までが実用されていること、従来のリードフレー
ムタイプ(フレーム厚0.15mmt前後)では,0.
3mmピッチ(リード幅0.15mm前後)程度が限界
となるであろうことが記載されている。
[0005] On the other hand, "Electronic Materials" 199
April, P22-P28, Fine Pitch SM
The latest trends of T are described. In this document,
For IC and LSI packages, products with a pitch of up to 0.4 mm are currently in practical use.
It is described that a pitch of about 3 mm (lead width of about 0.15 mm) will be the limit.

【0006】[0006]

【発明が解決しようとする課題】表面実装(SMT)の
進歩により、従来技術による混成集積回路装置における
配線基板への実装も高密度化の傾向にある。本発明者
は、リードフレームの一部に配線基板を固定して製造す
る混成集積回路装置において、前記配線基板をマザーボ
ードと考え、このマザーボード上にサブアッセンブリと
しての混成集積回路装置を搭載すれば、マザーボード領
域の有効利用が図れることを思いたち本発明をなした。
With the progress of surface mounting (SMT), mounting on a wiring board in a hybrid integrated circuit device according to the prior art has also been increasing in density. The inventor of the present invention has proposed a hybrid integrated circuit device in which a wiring substrate is fixed to a part of a lead frame and manufactured, in which the wiring substrate is considered as a motherboard, and a hybrid integrated circuit device as a subassembly is mounted on the motherboard. The present invention was made based on the idea that the motherboard area could be effectively used.

【0007】本発明の目的は混成集積回路装置の高密度
・高集積化を図る製造技術を提供することにある。本発
明の前記ならびにそのほかの目的と新規な特徴は、本明
細書の記述および添付図面からあきらかになるであろ
う。
An object of the present invention is to provide a manufacturing technique for achieving high density and high integration of a hybrid integrated circuit device. The above and other objects and novel features of the present invention will become apparent from the description of the present specification and the accompanying drawings.

【0008】[0008]

【課題を解決するための手段】本発明の混成集積回路装
置の製造方法によって製造される混成集積回路装置は、
能動素子(第2の能動素子、換言するならば第2の電子
部品)や受動素子(第2の受動素子、換言するならば第
2の電子部品)を搭載したマザーボードとしての配線基
板(第2の配線基板)に混成集積回路装置(混成集積回
路)からなるサブアッセンブリが搭載されている。ま
た、前記配線基板(第2の配線基板)の周縁には複数の
リードが取り付けられている。前記リードの外端部を除
く全体はレジンモールドによるパッケージで覆われてい
る。また、前記サブアッセンブリは配線基板(第1の配
線基板)と、この配線基板(第1の配線基板)の主面に
搭載された能動素子(第1の能動素子、換言するならば
第1の電子部品)や受動素子(第1の受動素子、換言す
るならば第1の電子部品)と、前記配線基板(第1の配
線基板)の周面を除き前記受動素子および能動素子(第
1の受動素子および能動素子)を被うレジンモールドに
よるパッケージからなっている。また、サブアッセンブ
リの配線基板(第1の配線基板)の主面周縁部分にはボ
ンディングパッドが露出するようになっている。そし
て、前記ボンディングパッドと、前記リードが取り付け
られた配線基板(第2の配線基板)の配線層とがワイヤ
で電気的に接続されている構造となっている。このよう
な混成集積回路装置は以下の各方法(1)〜(3)で製
造される。 (1)ボンディングパッドを備えた第1の配線基板と、
前記第1の配線基板に設けられ、前記ボンディングパッ
ドにワイヤを介して電気的にそれぞれ接続された第1の
能動素子および受動素子とを有し、前記ボンディングパ
ッドを露出するようにレジンモールドされたサブアッセ
ンブリを準備する工程と、第2の配線基板を準備する工
程と、前記第2の配線基板に、前記サブアッセンブリ、
第2の能動素子および受動素子を搭載する工程とを有す
る。前記サブアッセンブリは混成集積回路を構成してい
る。前記レジンモールドはトランスファモールドにより
形成される。前記第2の配線基板には複数のサブアッセ
ンブリが搭載される。 (2)ボンディングパッドを有する第1の配線基板と、
前記第1の配線基板に設けられ、前記ボンディングパッ
ドに電気的にそれぞれ接続された第1の能動素子および
受動素子とを有し、前記ボンディングパッドを露出する
ようにレジンモールドされたサブアッセンブリを準備す
る工程と、マザーボードとなる第2の配線基板を準備す
る工程と、前記サブアッセンブリ、第2の能動素子およ
び受動素子を前記第2の配線基板に搭載する工程と、前
記サブアッセンブリ、第2の能動素子および受動素子を
それぞれ前記第2の配線基板の配線に電気的に接続する
工程とを有する。前記サブアッセンブリは混成集積回路
を構成している。前記レジ ンモールドはトランスファモ
ールドにより形成される。前記第2の配線基板には複数
のサブアッセンブリが搭載される。 (3)ボンディングパッドを有する第1の配線基板と、
前記第1の配線基板に設けられ、前記ボンディングパッ
ドに電気的にそれぞれ接続された複数の第1の電子部品
とを有し、前記ボンディングパッドを露出するように
ジンモールドされたサブアッセンブリを準備する工程
と、マザーボードとなる第2の配線基板を準備する工程
と、前記第2の配線基板に、複数の第2の電子部品を搭
載する工程と、前記第2の配線基板に、前記サブアッセ
ンブリを搭載する工程と、前記第2の配線基板の配線と
前記ボンディングパッドとをワイヤを用いて電気的に接
続する工程と、その後、前記ワイヤを含む領域を封止す
る工程とを有する。前記サブアッセンブリは混成集積回
路を構成している。前記レジンモールドはトランスファ
モールドにより形成される。前記第2の配線基板には複
数のサブアッセンブリが搭載される。なお、類似の構成
が特開平03−22588号公報に開示されているが、
配線基板端子の構造や装置の製造方法が異なる。
SUMMARY OF THE INVENTION A hybrid integrated circuit device according to the present invention.
The hybrid integrated circuit device manufactured by the manufacturing method of the device
A wiring board (second board) as a motherboard on which an active element (a second active element, in other words, a second electronic component) or a passive element (a second passive element, in other words, a second electronic component) is mounted. Of the hybrid integrated circuit device (hybrid integrated circuit). Further, a plurality of leads are attached to the periphery of the wiring board (second wiring board). The entirety of the leads except for the outer ends is covered with a resin mold package. The sub-assembly includes a wiring board (first wiring board) and an active element (first active element, in other words, a first active element) mounted on a main surface of the wiring board (first wiring board). Electronic components) and passive elements (first passive elements, in other words, first electronic components), and the passive element and the active element (first element) except for the peripheral surface of the wiring board (first wiring board). (A passive element and an active element). Further, the bonding pads are exposed at the peripheral portion of the main surface of the wiring board (first wiring board) of the sub-assembly. The bonding pad and the wiring layer of the wiring board (second wiring board) to which the leads are attached are electrically connected by wires. Such a hybrid integrated circuit device is manufactured by the following methods (1) to (3) .
Built. (1) a first wiring board having a bonding pad;
Provided in the first wiring board, and a first active element and the passive element are electrically connected via a wire to the bonding pad, which is resin-molded so as to expose the bonding pad A step of preparing a sub-assembly, a step of preparing a second wiring board, and forming the sub-assembly on the second wiring board.
Mounting a second active element and a passive element. The sub-assembly constitutes a hybrid integrated circuit. The resin mold is formed by a transfer mold. A plurality of sub-assemblies are mounted on the second wiring board. (2) a first wiring board having a bonding pad;
Preparing a resin-molded sub-assembly having a first active element and a passive element provided on the first wiring board and electrically connected to the bonding pads, respectively , and exposing the bonding pads; Performing a step of preparing a second wiring board to be a motherboard; mounting the sub-assembly, a second active element and a passive element on the second wiring board; Electrically connecting each of the active element and the passive element to the wiring of the second wiring board. The sub-assembly constitutes a hybrid integrated circuit. The registration Nmorudo is formed by transfer molding. A plurality of sub-assemblies are mounted on the second wiring board. (3) a first wiring board having a bonding pad;
A plurality of first electronic components provided on the first wiring board and electrically connected to the bonding pads, respectively;
Has the door, Les to expose said bonding pad
A step of preparing a gin-molded sub-assembly, a step of preparing a second wiring board to be a motherboard, a step of mounting a plurality of second electronic components on the second wiring board, Mounting the sub-assembly on the wiring board, electrically connecting the wiring of the second wiring board and the bonding pad using wires, and then sealing a region including the wires. And The sub-assembly constitutes a hybrid integrated circuit. The resin mold is formed by a transfer mold. A plurality of sub-assemblies are mounted on the second wiring board. Although a similar configuration is disclosed in Japanese Patent Application Laid-Open No. 03-22588,
The structure of the wiring board terminals and the method of manufacturing the device are different.

【0009】[0009]

【作用】混成集積回路装置の製造方法によれば、第2の
配線基板に混成集積回路を構成するサブアッセンブリ,
第2の能動素子および受動素子を搭載して混成集積回路
装置を形成するが、前記サブアッセンブリはレジンパッ
ケージ構造となり、保持も容易かつ確実であることから
自動搭載も可能となり、他の電子部品の自動搭載とも相
俟って組立性が良好となる。また、前記サブアッセンブ
リはワイヤを用いてマザーボードとしての配線基板の配
線層に電気的に接続される構造となっていることから、
前記ボンディングパッドのピッチを200〜300μm
前後と狭くすることができるため、前記サブアッセンブ
リは多端子化あるいは小型化できることになり、高密度
化,高集積化が達成できる混成集積回路装置を製造する
ことができる。また、本発明ではサブアッセンブリを別
作業として製造し、その後にサブアッセンブリをマザー
ボードとなる配線基板に搭載することから、配線基板に
おける 配線領域の有効活用が図れる。
According to the method of manufacturing a hybrid integrated circuit device, the second
A subassembly that forms a hybrid integrated circuit on a wiring board,
Hybrid integrated circuit mounting second active element and passive element
Form the device, but the sub-assembly is
Because it has a cage structure and is easy and reliable to hold
Automatic mounting is also possible, compatible with automatic mounting of other electronic components.
In addition, the assemblability is improved. Further, since the sub-assembly has a structure that is electrically connected to a wiring layer of a wiring board as a motherboard using wires,
The pitch of the bonding pad is 200 to 300 μm
It is possible to narrow the longitudinal, the sub-assembly will be able number of terminals or compact, high density
Of hybrid integrated circuit devices that can achieve high integration and high integration
It is possible. In the present invention, the sub-assembly is
Manufacture as work, then sub-assembly mother
Since it is mounted on a wiring board that becomes a board,
The effective use of the wiring area can be achieved.

【0010】[0010]

【実施例】以下図面を参照して本発明の一実施例につい
て説明する。図1は本発明の一実施例による混成集積回
路装置の要部を示す斜視図、図2は同じく混成集積回路
装置の断面図、図3は同じくサブアッセンブリの断面
図、図4は本発明の混成集積回路装置の製造に用いるリ
ードフレームの平面図、図5は本発明の混成集積回路装
置の製造において配線基板の一面に電子部品を搭載した
状態を示す断面図、図6は同じくトランスファモールド
されたリードフレームを示す断面図である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a perspective view showing a main part of a hybrid integrated circuit device according to one embodiment of the present invention, FIG. 2 is a cross-sectional view of the hybrid integrated circuit device, FIG. 3 is a cross-sectional view of the sub-assembly, and FIG. FIG. 5 is a plan view of a lead frame used for manufacturing a hybrid integrated circuit device, FIG. 5 is a cross-sectional view showing a state where electronic components are mounted on one surface of a wiring board in manufacturing a hybrid integrated circuit device of the present invention, and FIG. FIG. 4 is a cross-sectional view showing a lead frame that has been placed.

【0011】本発明の混成集積回路装置の製造方法によ
って製造された混成集積回路装置は図2に示すように、
厚膜基板やプリント基板(PCB,COB)等からなる
マザーボードとなる配線基板1を有し、この配線基板1
の表裏面に受動素子や能動素子等からなる電子部品が搭
載されているが、混成集積回路装置からなるサブアッセ
ンブリ2が搭載されていることが特徴である。図では説
明の便宜上各部品はそれぞれ1〜2点程度のみを示して
あるが、実際には多数である。前記配線基板1の上面に
は、サブアッセンブリ2,チップ抵抗3,IC4が搭載
され、裏面には2つのサブアッセンブリ2とチップ抵抗
3が搭載されている。これらの電子部品は配線基板1の
表面に設けられた配線層(メタライズ層)5上に図示し
ない接合材を介して固定されている。また、前記配線基
板1の周縁には面実装型のリード7が固定されている。
また、これらリード7や配線層5、さらには電子部品と
配線層5とはワイヤ9によって電気的に接続されてい
る。また、図示はしないが、前記配線基板1において、
その表裏面の配線層5はスルーホールに充填された導体
を介して所定部が電気的に接続されている。また、前記
配線基板1の表裏面全体は、リード7の外端部を残して
トランスファモールドによるパッケージ8によって被わ
れている。
According to the method of manufacturing a hybrid integrated circuit device of the present invention,
The hybrid integrated circuit device manufactured as shown in FIG.
A wiring board 1 serving as a motherboard composed of a thick film substrate or a printed circuit board (PCB, COB);
Although electronic components such as passive elements and active elements are mounted on the front and back surfaces of the device, a feature is that a sub-assembly 2 composed of a hybrid integrated circuit device is mounted. Although only about 1 to 2 points are shown for each part in the figure for convenience of explanation, there are actually many parts. The sub-assembly 2, the chip resistor 3, and the IC 4 are mounted on the upper surface of the wiring board 1, and the two sub-assemblies 2 and the chip resistor 3 are mounted on the back surface. These electronic components are fixed on a wiring layer (metallization layer) 5 provided on the surface of the wiring board 1 via a bonding material (not shown). A surface-mounted lead 7 is fixed to the periphery of the wiring board 1.
The leads 7 and the wiring layer 5, and the electronic components and the wiring layer 5 are electrically connected by wires 9. Although not shown, in the wiring board 1,
A predetermined portion of the wiring layer 5 on the front and back surfaces is electrically connected to a predetermined portion via a conductor filled in a through hole. The entire front and back surfaces of the wiring board 1 are covered with a transfer molding package 8 except for the outer ends of the leads 7.

【0012】前記サブアッセンブリ2は、図3にも示す
ように厚膜基板やプリント基板(PCB,COB)等か
らなる配線基板10を基にして製造されている。すなわ
ち、配線基板10の主面には配線層(メタライズ層)1
1が設けられているとともに、この配線層11上には、
チップ抵抗12やIC13が搭載されている。このサブ
アッセンブリ2においても、実際は多数の電子部品が搭
載されているが、図では受動素子,能動素子をそれぞれ
1つ示す。また、図において、電子部品を固定する接合
材については省略してある。
As shown in FIG. 3, the sub-assembly 2 is manufactured on the basis of a wiring board 10 composed of a thick film substrate, a printed circuit board (PCB, COB) or the like. That is, the wiring layer (metallization layer) 1 is formed on the main surface of the wiring board 10.
1 is provided, and on this wiring layer 11,
A chip resistor 12 and an IC 13 are mounted. Although a large number of electronic components are actually mounted on the sub-assembly 2, one passive element and one active element are shown in the figure. In the drawings, a bonding material for fixing an electronic component is omitted.

【0013】前記IC13の図示しない電極と配線層1
1はワイヤ14で接続されている。また、前記配線基板
10の主面周縁部分を除く主面は、トランスファモール
ドによって形成されたパッケージ15によって被われて
いる。そして、このパッケージ15で被われない配線基
板10の主面周縁部分には、図1に示すように、配線層
11で形成されたボンディングパッド17が並んでい
る。このボンディングパッド17は、ワイヤボンディン
グに必要最小限の幅となり、たとえば、80〜100μ
m程度の幅となっている。また、ボンディングパッド1
7のピッチは200〜300μm以下と狭くできる。こ
れにより、サブアッセンブリ2における外部端子の狭ピ
ッチ化が可能となり、高集積・高密度化,外部端子の多
端子化(多ピン化),配線基板10の小型化によるサブ
アッセンブリ2の小型化が達成できる。
The electrode (not shown) of the IC 13 and the wiring layer 1
1 are connected by a wire 14. The main surface of the wiring substrate 10 except for the peripheral portion of the main surface is covered with a package 15 formed by transfer molding. Then, bonding pads 17 formed of the wiring layer 11 are arranged at the peripheral portion of the main surface of the wiring substrate 10 which is not covered by the package 15, as shown in FIG. The bonding pad 17 has a minimum width required for wire bonding, and is, for example, 80 to 100 μm.
The width is about m. In addition, bonding pad 1
7 can be as narrow as 200 to 300 μm or less. As a result, the pitch of the external terminals in the subassembly 2 can be reduced, and the subassembly 2 can be downsized by increasing the integration and density, increasing the number of external terminals (increasing the number of pins), and downsizing the wiring board 10. Can be achieved.

【0014】つぎに、このような混成集積回路装置の製
方法について説明する。この混成集積回路装置の製造
においては、図4に示すようなパターンのリードフレー
ム25が用意される。リードフレーム25は、0.1m
m〜0.25mmの厚さのFe−Ni系合金あるいはC
u合金等からなる金属板をエッチングまたは精密プレス
によってパターニングすることによって形成される。リ
ードフレーム25は複数の単位リードパターンを一方向
に直列に並べた形状となっている。単位リードパターン
は、一対の平行に延在する外枠26と、この一対の外枠
26を連結しかつ外枠26に直交する方向に延在する一
対の内枠27とによって形成される枠28内に形成され
ている。
Next, a method of manufacturing such a hybrid integrated circuit device will be described. In manufacturing the hybrid integrated circuit device, a lead frame 25 having a pattern as shown in FIG. 4 is prepared. Lead frame 25 is 0.1m
Fe-Ni-based alloy or C having a thickness of 0.2 to 0.25 mm
It is formed by patterning a metal plate made of a u alloy or the like by etching or precision press. The lead frame 25 has a shape in which a plurality of unit lead patterns are arranged in series in one direction. The unit lead pattern is a frame 28 formed by a pair of parallel extending outer frames 26 and a pair of inner frames 27 connecting the pair of outer frames 26 and extending in a direction perpendicular to the outer frames 26. Formed within.

【0015】一方、前記枠28の各外枠26および内枠
27の内側からは、相互に平行となって枠28の中央に
延在する複数のリード7が設けられている。このリード
7は、枠28の四隅に張り出した支持片29間に亘って
設けられた細いダム30と交差するパターンとなってい
る。そして、このダム30によって各リード7はその途
中を支持されている。前記ダム30は後述するトランス
ファモールド時、溶けたレジンの流出を阻止するダムと
して作用する。また、このダム30の内側の片持梁状の
リード部分をインナーリード31と呼称し、外側の部分
をアウターリード32と呼称している。前記インナーリ
ード31の先端は、特に限定はされないが、一段階段状
に変形している。また、前記外枠26には、図示しない
がガイド孔が設けられている。このガイド孔は、リード
フレーム25の移送や位置決め等のガイドとして利用さ
れる。なお、前記リードフレーム25は必要に応じて所
望個所にメッキが施される。
On the other hand, from the inside of each of the outer frame 26 and the inner frame 27 of the frame 28, a plurality of leads 7 extending parallel to each other and extending to the center of the frame 28 are provided. The lead 7 has a pattern of intersecting with a thin dam 30 provided between support pieces 29 projecting from the four corners of the frame 28. Each lead 7 is supported midway by the dam 30. The dam 30 functions as a dam for preventing the melted resin from flowing out during transfer molding described later. The cantilever-shaped lead portion inside the dam 30 is referred to as an inner lead 31, and the outer portion is referred to as an outer lead 32. The tip of the inner lead 31 is not particularly limited, but is deformed in a one-step shape. The outer frame 26 has a guide hole (not shown). The guide hole is used as a guide for transferring and positioning the lead frame 25. The lead frame 25 is plated at a desired place as needed.

【0016】混成集積回路装置の製造においては、前記
リードフレーム25が用意された後、図4に示されるよ
うに、前記インナーリード31の各先端がマザーボード
となる配線基板1の主面周縁部分に重なるようにして接
合材によって固定される。その後、図5に示されるよう
に、前記リードフレーム25の裏側を上にして、前記配
線基板1の表面に電子部品が搭載される。この図では、
2つのサブアッセンブリ2と、1つのチップ抵抗3が配
線基板1の所定配線層5上に図示しない接合材を介して
固定される。また、サブアッセンブリ2のボンディング
パッド17と配線基板1の配線層5がワイヤ9によって
電気的に接続される。なお、本発明ではサブアッセンブ
リ2を別作業として製造し、その後にサブアッセンブリ
2をマザーボードとなる配線基板1に搭載することか
ら、配線基板1おける配線領域の有効活用が図れる。
In the manufacture of the hybrid integrated circuit device, after the lead frame 25 is prepared, as shown in FIG. 4, each of the tips of the inner leads 31 is attached to the periphery of the main surface of the wiring board 1 serving as a motherboard. It is fixed by the joining material so as to overlap. Thereafter, as shown in FIG. 5, the electronic component is mounted on the surface of the wiring board 1 with the back side of the lead frame 25 facing upward. In this figure,
Two sub-assemblies 2 and one chip resistor 3 are fixed on a predetermined wiring layer 5 of the wiring board 1 via a bonding material (not shown). The bonding pad 17 of the sub-assembly 2 and the wiring layer 5 of the wiring board 1 are electrically connected by wires 9. In the present invention, since the sub-assembly 2 is manufactured as a separate operation, and then the sub-assembly 2 is mounted on the wiring board 1 serving as a motherboard, the wiring area in the wiring board 1 can be effectively utilized.

【0017】つぎに、図6に示されるように、前記リー
ドフレーム25は再度裏返しにされた後、電子部品が搭
載されていないマザーボードとしての配線基板1の表面
に電子部品が搭載される。この図ではそれぞれ1つとな
るサブアッセンブリ2,チップ抵抗3,IC4が、配線
基板1の所定の配線層5上に図示しない接合材を介して
固定される。また、サブアッセンブリ2のボンディング
パッド17やIC4の電極が、配線基板1の配線層5に
ワイヤ9を介して電気的に接続される。
Next, as shown in FIG. 6, after the lead frame 25 is turned upside down again, electronic components are mounted on the surface of the wiring board 1 as a mother board on which no electronic components are mounted. In this figure, one sub-assembly 2, one chip resistor 3, and one IC 4 are fixed on a predetermined wiring layer 5 of the wiring board 1 via a bonding material (not shown). The bonding pads 17 of the sub-assembly 2 and the electrodes of the IC 4 are electrically connected to the wiring layer 5 of the wiring board 1 via wires 9.

【0018】つぎに、組立が終了したリードフレーム2
5は、トランスファモールド装置によって封止される。
モールドは配線基板1からインナーリード31の先端部
分に亘って行われるため、図6に示されるように、各電
子部品はパッケージ8によって封止されることになる。
その後、不要リードフレーム部分の切断除去が行われる
とともに、リード成形が行われ、図2に示されるような
ガルウイング型の混成集積回路装置が製造される。
Next, the assembled lead frame 2
5 is sealed by a transfer mold device.
Since the molding is performed from the wiring board 1 to the tip of the inner lead 31, each electronic component is sealed by the package 8 as shown in FIG.
Thereafter, the unnecessary lead frame portion is cut and removed, and at the same time, lead molding is performed. Thus, a gull-wing type hybrid integrated circuit device as shown in FIG. 2 is manufactured.

【0019】[0019]

【発明の効果】(1)本発明の混成集積回路装置の製造
方法によれば、マザーボードとなる配線基板の表面に混
成集積回路装置からなるサブアッセンブリを搭載する
とから、サブアッセンブリを搭載する配線基板の配線領
域の有効活用が計れるため混成集積回路装置の高集積化
が図れるという効果が得られる。すなわち、本発明では
サブアッセンブリを別作業として製造し、その後にサブ
アッセンブリをマザーボードとなる配線基板に搭載する
ことから、配線基板おける配線領域の有効活用が図れ
る。
(1) Manufacturing of the hybrid integrated circuit device of the present invention
According to the method, from this <br/> and mounting a subassembly comprising a hybrid integrated circuit device on the surface of the wiring substrate as a motherboard, for effective utilization of the wiring region of the wiring board for mounting the sub-assembly is a total mixed high integration of integrated circuit devices effect that FIG be. That is, in the present invention
The subassembly is manufactured as a separate operation and then
Mount the assembly on the wiring board that will be the motherboard
As a result, the wiring area on the wiring board can be effectively used
You.

【0020】(2)上記(1)により、本発明の混成集
積回路装置の製造方法によれば、サブアッセンブリの搭
手法の採用によってより混成集積回路装置の高集積・
高密度化が達成できるという効果が得られる。
(2) According to the above (1) , according to the method of manufacturing a hybrid integrated circuit device of the present invention, by adopting a method of mounting a sub-assembly, a higher integration of the hybrid integrated circuit device can be achieved.
The effect that high density can be achieved is obtained.

【0021】(3)本発明の混成集積回路装置の製造方
法によれば、マザーボードとなる配線基板の表面に混成
集積回路装置からなるサブアッセンブリを搭載すること
から、前記サブアッセンブリはその外部端子がワイヤボ
ンディングによってマザーボードの導体層と接続するこ
とができる。したがって、サブアッセンブリのボンディ
ングパッドの狭ピッチ化が可能となり、サブアッセンブ
リの配線基板の小型化が達成できるという効果が得られ
る。
(3) Method of Manufacturing Hybrid Integrated Circuit Device of the Present Invention
According to the law, a subassembly consisting of a hybrid integrated circuit device should be mounted on the surface of the wiring board that will be the motherboard
Therefore , the sub-assembly has its external terminals connected to the conductor layer of the motherboard by wire bonding .
Can be. Therefore, the pitch of the bonding pads of the sub-assembly can be reduced, and the effect that the wiring board of the sub-assembly can be downsized can be obtained.

【0022】(4)上記(3)により、本発明の混成集
積回路装置の製造方法によれば、搭載するサブアッセン
ブリの狭ピッチ化が可能となることによって、サブアッ
センブリの高密度・高集積化が可能となるという効果が
得られる。
(4) According to the above (3) , according to the method of manufacturing a hybrid integrated circuit device of the present invention, the pitch of the sub-assemblies to be mounted can be narrowed, thereby increasing the density and integration of the sub-assemblies. Is obtained.

【0023】(5)本発明の混成集積回路装置の製造方
法によれば、マザーボードにサブアッセンブリを搭載す
るが、サブアッセンブリはレジンパッケージ構造とな
り、保持も容易かつ確実であることから自動搭載も可能
となり、他の電子部品の自動搭載とも相俟って組立性も
良好となるという効果が得られる。
(5) Method of Manufacturing Hybrid Integrated Circuit Device of the Present Invention
According to the law, the sub-assembly is mounted on the motherboard, but the sub-assembly has a resin package structure and is easy and secure to hold, so automatic mounting is possible, and assembly is also possible in conjunction with automatic mounting of other electronic components. The effect that the property is also improved is obtained.

【0024】(6)上記(1)〜(5)により、本発明
によれば、高密度・高集積化,小型化が達成できる混成
集積回路装置の製造方法を提供することができる。本発
明の製造方法によって製造された混成集積回路装置は、
能動素子および受動素子(第2の能動素子(IC4)お
よび第2の受動素子(チップ抵抗3)、換言するならば
第2の電子部品)を搭載したマザーボードとしての配線
基板(第2の配線基板1)に混成集積回路装置(混成集
積回路)からなるサブアッセンブリ2が搭載されている
構造になっている。また、前記第2の配線基板1の周縁
には複数のリード7が取り付けられているとともに、前
記リード7の外端部を除く全体はレジンモールドによる
パッケージ8で覆われている。また、前記サブアッセン
ブリ2は配線基板(第1の配線基板10)と、この第1
の配線基板10の主面に搭載された能動素子および受動
素子(第1の能動素子(IC13)および第1の受動素
子(チップ抵抗12)、換言するならば第1の電子部
品)と、前記第1の配線基板10の周面を除き前記IC
13およびチップ抵抗12を被うレジンモールドによる
パッケージ15からなっている。また、サブアッセンブ
リ2の第1の配線基板10の主面周縁部分にはボンディ
ングパッド17が露出するようになっている。そして、
前記ボンディングパッド17と、前記リード7が取り付
けられた配線基板(第2の配線基板1)の配線層5とが
ワイヤ9で電気的に接続されている構造となっている。
このような混成集積回路装置は以下の各方法(1)〜
(3)でも製造することができる。 (1)ボンディングパッド17を備えた第1の配線基板
10と、前記第1の配線基板10に設けられ、前記ボン
ディングパッド17にワイヤ14を介して電気的にそれ
ぞれ接続された第1の電子部品である第1の能動素子
(IC13)および受動素子(チップ抵抗12)と、前
記ワイヤ14、前記第1の能動素子(IC13)および
受動素子(チップ抵抗12)を覆い、前記ボンディング
パッド17を露出するように形成されたパッケージ15
とを備えたサブアッセンブリ2を準備する工程と、第2
の配線基板1を準備する工程と、前記第2の配線基板1
に、前記サブアッセンブリ2、第2の電子部品である第
2の能動素子(IC4)および受動素子(チップ抵抗
3)を搭載する工程とを有する。前記サブアッセンブリ
2は混成集積回路を構成している。前記パッケージ15
はトランスファモールドにより形成される。前記第2の
配線基板1には複数のサブアッセンブリ2が搭載され
る。 (2)ボンディングパッド17を有する第1の配線基板
10と、前記第1の配線基板10に設けられ、前記ボン
ディングパッド17に電気的にそれぞれ接続された第1
の能動素子(IC13)および受動素子(チップ抵抗1
2)と、前記IC13およびチップ抵抗12を覆い、前
記ボンディングパッド17を露出するように形成された
パッケージ15とを備えたサブアッセンブリ2を準備す
る工程と、マザーボードとなる第2の配線基板1を準備
する工程と、前記サブアッセンブリ2、第2の能動素子
(IC4)および受動素子(チップ抵抗3)を前記第2
の配線基板1に搭載する工程と、前記サブアッセンブリ
2、第2の能動素子(IC4)および受動素子(チップ
抵抗3)をそれぞれ前記第2の配線基板1の配線(配線
層5)に電気的に接続する工程とを有する。前記サブア
ッセンブリ2は混成集積回路を構成している。前記パッ
ケージ15はトランスファモールドにより形成される。
前記第2の配線基板1には複数のサブアッセンブリ2が
搭載される。 (3)ボンディングパッド17を有する第1の配線基板
10と、前記第1の配線基板10に設けられ、前記ボン
ディングパッド17に電気的にそれぞれ接続された複数
の第1の電子部品(IC13やチップ抵抗12)と、前
記複数の第1の電子部品を覆い前記ボンディングパッド
17を露出するように形成されたパッケージ15とを備
えたサブアッセンブリ2を準備する工程と、マザーボー
ドとなる第2の配線基板1を準備する工程と、前記第2
の配線基板1に、複数の第2の電子部品を搭載する工程
と、前記第2の配線基板1に、前記サブアッセンブリ2
を搭載する工程と、前記第2の配線基板1の配線(配線
層5)と前記ボンディングパッド17とをワイヤ9を用
いて電気的に接続する工程と、その後、前記ワイヤ9を
含む領域を封止してパッケージ8を形成する工程とを有
する。前記サブアッセンブリ2は混成集積回路を構成し
ている。前記パッケージ15,8はトランスファモール
ドにより形成される。前記第2の配線基板1には複数の
サブアッセンブリ2が搭載される。
[0024] (6) by the above (1) to (5), according to the present invention, a hybrid of high density and high integration, miniaturization can be achieved
A method for manufacturing an integrated circuit device can be provided. The hybrid integrated circuit device manufactured by the manufacturing method of the present invention is:
A wiring board (second wiring board) as a motherboard on which active elements and passive elements (second active element (IC4) and second passive element (chip resistor 3), in other words, second electronic components) are mounted. 1) has a structure in which a subassembly 2 composed of a hybrid integrated circuit device (hybrid integrated circuit) is mounted. A plurality of leads 7 are attached to the periphery of the second wiring board 1, and the whole of the leads 7 except for the outer ends is covered with a resin-molded package 8. The sub-assembly 2 includes a wiring board (first wiring board 10) and the first
An active element and a passive element (a first active element (IC 13) and a first passive element (chip resistor 12), in other words, a first electronic component) mounted on the main surface of the wiring substrate 10; The IC except for the peripheral surface of the first wiring board 10
13 and a resin-molded package 15 covering the chip resistor 12. Further, the bonding pads 17 are exposed at the peripheral portion of the main surface of the first wiring substrate 10 of the sub-assembly 2. And
The bonding pad 17 and the wiring layer 5 of the wiring board (the second wiring board 1) to which the leads 7 are attached are electrically connected by wires 9.
Such a hybrid integrated circuit device has the following methods (1) to (1).
(3) can also be manufactured. (1) A first wiring board 10 having a bonding pad 17, and a first electronic component provided on the first wiring board 10 and electrically connected to the bonding pad 17 via a wire 14. A first active element (IC13) and a passive element (chip resistor 12), and the wire 14, the first active element (IC13) and the passive element (chip resistor 12), and the bonding pad 17 is exposed. Package 15 formed to
Preparing a sub-assembly 2 comprising:
Preparing the first wiring board 1 and the second wiring board 1
Mounting the sub-assembly 2, a second active element (IC4) and a passive element (chip resistor 3) as second electronic components. The sub-assembly 2 forms a hybrid integrated circuit. The package 15
Is formed by transfer molding. A plurality of sub-assemblies 2 are mounted on the second wiring board 1. (2) a first wiring board 10 having a bonding pad 17; and a first wiring board 10 provided on the first wiring board 10 and electrically connected to the bonding pad 17 respectively.
Active element (IC13) and passive element (chip resistor 1)
2) and a step of preparing a sub-assembly 2 including a package 15 formed so as to cover the IC 13 and the chip resistor 12 and expose the bonding pad 17. Preparing the sub-assembly 2, the second active element (IC4) and the passive element (chip resistor 3) in the second
Mounting the sub-assembly 2, the second active element (IC4) and the passive element (chip resistor 3) on the wiring (wiring layer 5) of the second wiring board 1 respectively. And a step of connecting to The sub-assembly 2 forms a hybrid integrated circuit. The package 15 is formed by transfer molding.
A plurality of sub-assemblies 2 are mounted on the second wiring board 1. (3) a first wiring board 10 having a bonding pad 17 and a plurality of first electronic components (such as IC 13 and chip) provided on the first wiring board 10 and electrically connected to the bonding pad 17, respectively. A step of preparing a sub-assembly 2 including a resistor 12) and a package 15 formed so as to cover the plurality of first electronic components and expose the bonding pad 17; and a second wiring board serving as a motherboard. Preparing the first and the second
Mounting a plurality of second electronic components on the wiring board 1, and mounting the sub-assembly 2 on the second wiring board 1.
And a step of electrically connecting the wiring (wiring layer 5) of the second wiring board 1 to the bonding pad 17 using a wire 9, and then sealing a region including the wire 9 Stopping to form the package 8. The sub-assembly 2 forms a hybrid integrated circuit. The packages 15 and 8 are formed by transfer molding. A plurality of sub-assemblies 2 are mounted on the second wiring board 1.

【0025】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない、たとえば、
前記実施例では、外部端子がワイヤによってマザーボー
ドとなる配線基板の配線層に接続される例を示したが、
サブアッセンブリの配線基板の裏面に外部端子を配列
し、マザーボードとなる配線基板の配線層にフェイスダ
ウンボンディングする構造であってもよい。この場合も
外部端子の狭ピッチ化が可能となる。また、フェイスダ
ウン用の外部端子となるサブアッセンブリの場合には、
ワイヤボンディングが不要となる。したがって、この場
合には、マザーボードとなる配線基板の一面にワイヤボ
ンディングを行わない電子部品のみを搭載し、その後に
配線基板を裏返して他の配線基板面に電子部品を搭載す
るようにすれば、下面側にワイヤが存在しないことか
ら、作業性が良くなる。
Although the invention made by the inventor has been specifically described based on the embodiments, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the gist of the invention. Needless to say, for example,
In the above-described embodiment, an example has been described in which the external terminals are connected to the wiring layer of the wiring board serving as the motherboard by wires.
A structure in which external terminals are arranged on the back surface of the wiring board of the subassembly and face-down bonded to the wiring layer of the wiring board serving as a motherboard may be employed. Also in this case, the pitch of the external terminals can be reduced. In the case of a sub-assembly that becomes an external terminal for face-down,
Wire bonding becomes unnecessary. Therefore, in this case, only the electronic components that are not subjected to wire bonding are mounted on one surface of the wiring substrate serving as the motherboard, and then the wiring substrate is turned over and the electronic components are mounted on the other wiring substrate surfaces. Since there is no wire on the lower surface side, workability is improved.

【0026】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるリード
フレームを用いた混成集積回路装置の製造技術に適用し
た場合について説明したが、それに限定されるものでは
ない。本発明は少なくともマザーボードを用いる構造の
混成集積回路装置の製造技術には適用できる。
In the above description, the case where the invention made by the inventor is mainly applied to the manufacturing technique of a hybrid integrated circuit device using a lead frame, which is the background of the application, has been described. Not something. The present invention can be applied to at least a manufacturing technique of a hybrid integrated circuit device having a structure using a motherboard.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施例による混成集積回路装置の要
部を示す斜視図である。
FIG. 1 is a perspective view showing a main part of a hybrid integrated circuit device according to one embodiment of the present invention.

【図2】本発明の混成集積回路装置の製造方法によって
製造された混成集積回路装置の断面図である。
FIG. 2 illustrates a method of manufacturing a hybrid integrated circuit device according to the present invention.
It is sectional drawing of the manufactured hybrid integrated circuit device.

【図3】本発明におけるサブアッセンブリの断面図であ
る。
FIG. 3 is a sectional view of a subassembly according to the present invention.

【図4】本発明の混成集積回路装置の製造に用いるリー
ドフレームの平面図である。
FIG. 4 is a plan view of a lead frame used for manufacturing the hybrid integrated circuit device of the present invention.

【図5】本発明の混成集積回路装置の製造において配線
基板の一面に電子部品を搭載した状態を示す断面図であ
る。
FIG. 5 is a cross-sectional view showing a state in which electronic components are mounted on one surface of a wiring board in manufacturing the hybrid integrated circuit device of the present invention.

【図6】本発明の混成集積回路装置の製造におけるトラ
ンスファモールドされたリードフレームを示す断面図で
ある。
FIG. 6 is a cross-sectional view showing a transfer-molded lead frame in manufacturing the hybrid integrated circuit device of the present invention.

【符号の説明】[Explanation of symbols]

1…配線基板、2…サブアッセンブリ、3…チップ抵
抗、4…IC、5…配線層、7…リード、9…ワイヤ、
10…配線基板、11…配線層、12…チップ抵抗、1
3…IC、14…ワイヤ、15…パッケージ、17…ボ
ンディングパッド、25…リードフレーム、26…外
枠、27…内枠、28…枠、29…支持片、30…ダ
ム、31…インナーリード、32…アウターリード。
DESCRIPTION OF SYMBOLS 1 ... Wiring board, 2 ... Sub-assembly, 3 ... Chip resistance, 4 ... IC, 5 ... Wiring layer, 7 ... Lead, 9 ... Wire,
10 wiring board, 11 wiring layer, 12 chip resistance, 1
3 IC, 14 wire, 15 package, 17 bonding pad, 25 lead frame, 26 outer frame, 27 inner frame, 28 frame, 29 support piece, 30 dam, 31 inner lead, 32 ... Outer lead.

フロントページの続き (72)発明者 赤澤 生朗 埼玉県入間郡毛呂山町大字旭台15番地 日立東部セミコンダクタ株式会社内 (56)参考文献 特開 平2−7547(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 25/04 Continuation of the front page (72) Inventor Shiro Akazawa 15 Asahidai, Moroyama-cho, Iruma-gun, Saitama Prefecture Hitachi East Semiconductor Co., Ltd. (56) References JP-A-2-7547 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 25/04

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 ボンディングパッドを備えた第1の配線
基板と、前記第1の配線基板に設けられ、前記ボンディ
ングパッドにワイヤを介して電気的にそれぞれ接続され
た第1の能動素子および受動素子とを有し、前記ボンデ
ィングパッドを露出するようにレジンモールドされたサ
ブアッセンブリを準備する工程と、 第2の配線基板を準備する工程と、 前記第2の配線基板に、前記サブアッセンブリ、第2の
能動素子および受動素子を搭載する工程とを有すること
を特徴とする混成集積回路装置の製造方法。
1. A first wiring having a bonding pad
A board provided on the first wiring board;
Are electrically connected to the
A first active element and a passive element.
Resin molded to expose the
A step of preparing a subassembly ; a step of preparing a second wiring board;
Mounting an active element and a passive element.
A method for manufacturing a hybrid integrated circuit device, comprising:
【請求項2】 前記サブアッセンブリは混成集積回路を
構成していることを特徴とする請求項1に記載の混成集
積回路装置の製造方法。
2. The method of claim 1, wherein the subassembly comprises a hybrid integrated circuit.
2. A hybrid as claimed in claim 1, wherein
Manufacturing method of integrated circuit device.
【請求項3】 前記レジンモールドはトランスファモー
ルドにより形成されることを特徴とする請求項1または
請求項2に記載の混成集積回路装置の製造方法。
3. The transfer mold according to claim 1, wherein the resin mold is a transfer mold.
2. The method according to claim 1, wherein the first electrode is formed by a metal.
A method for manufacturing the hybrid integrated circuit device according to claim 2.
【請求項4】 前記第2の配線基板には複数のサブアッ
センブリが搭載されることを特徴とする請求項1乃至請
求項3のいずれか1項に記載の混成集積回路装置の製造
方法。
4. A plurality of sub-ups are provided on the second wiring board.
3. The assembly according to claim 1, wherein the assembly is mounted.
4. Manufacturing of the hybrid integrated circuit device according to claim 1.
Method.
【請求項5】 ボンディングパッドを有する第1の配線
基板と、前記第1の配線基板に設けられ、前記ボンディ
ングパッドに電気的にそれぞれ接続された第1の能動素
子および受動素子とを有し、前記ボンディングパッドを
露出するようにレジンモールドされたサブアッセンブリ
を準備する工程と、 マザーボードとなる第2の配線基板を準備する工程と、 前記サブアッセンブリ、第2の能動素子および受動素子
を前記第2の配線基板に搭載する工程と、 前記サブアッセンブリ、第2の能動素子および受動素子
をそれぞれ前記第2の配線基板の配線に電気的に接続す
る工程とを有することを特徴とする混成集積回路装置の
製造方法。
5. A first wiring having a bonding pad.
A board provided on the first wiring board;
First active elements electrically connected respectively to the
And a bonding pad.
Sub-assembly resin-exposed to be exposed
And a step of preparing a second wiring board to be a motherboard; and the sub-assembly, a second active element and a passive element.
Mounting on the second wiring board, the sub-assembly, the second active element and the passive element.
Are electrically connected to the wiring of the second wiring board, respectively.
And a hybrid integrated circuit device characterized by the following steps:
Production method.
【請求項6】 ボンディングパッドを有する第1の配線
基板と、前記第1の 配線基板に設けられ、前記ボンディ
ングパッドに電気的にそれぞれ接続された複数の第1の
電子部品とを有し、前記ボンディングパッドを露出する
ようにレジンモールドされたサブアッセンブリを準備す
る工程と、 マザーボードとなる第2の配線基板を準備する工程と、 前記第2の配線基板に、複数の第2の電子部品を搭載す
る工程と、 前記第2の配線基板に、前記サブアッセンブリを搭載す
る工程と、 前記第2の配線基板の配線と前記ボンディングパッドと
をワイヤを用いて電気的に接続する工程と、 その後、前記ワイヤを含む領域を封止する工程とを有す
ることを特徴とする混成集積回路装置の製造方法。
6. A first wiring having a bonding pad.
A board provided on the first wiring board;
First pads electrically connected to the
An electronic component, and exposing the bonding pad.
Prepare the resin-molded sub-assembly
And a step of preparing a second wiring board to be a motherboard; and mounting a plurality of second electronic components on the second wiring board.
And that step, the second wiring board, to mounting said subassembly
And that step, the wiring of the second wiring board and the bonding pad
Electrically connecting the wire using a wire, and thereafter, sealing a region including the wire
A method of manufacturing a hybrid integrated circuit device.
JP15223492A 1992-06-11 1992-06-11 Manufacturing method of hybrid integrated circuit device Expired - Lifetime JP3029736B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15223492A JP3029736B2 (en) 1992-06-11 1992-06-11 Manufacturing method of hybrid integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15223492A JP3029736B2 (en) 1992-06-11 1992-06-11 Manufacturing method of hybrid integrated circuit device

Publications (2)

Publication Number Publication Date
JPH05343608A JPH05343608A (en) 1993-12-24
JP3029736B2 true JP3029736B2 (en) 2000-04-04

Family

ID=15536021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15223492A Expired - Lifetime JP3029736B2 (en) 1992-06-11 1992-06-11 Manufacturing method of hybrid integrated circuit device

Country Status (1)

Country Link
JP (1) JP3029736B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527740A (en) * 1994-06-28 1996-06-18 Intel Corporation Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
KR0147259B1 (en) * 1994-10-27 1998-08-01 김광호 Stack type semiconductor package and method for manufacturing the same
KR100203934B1 (en) * 1996-02-17 1999-06-15 윤종용 Multi chip package using lead flame with patterning
JP2002343922A (en) * 2001-05-18 2002-11-29 Nec Kyushu Ltd Method for manufacturing semiconductor device
JP4803931B2 (en) * 2001-09-26 2011-10-26 三洋電機株式会社 Circuit module
KR100708050B1 (en) * 2002-02-20 2007-04-16 앰코 테크놀로지 코리아 주식회사 semiconductor package
JP2005123542A (en) * 2003-10-20 2005-05-12 Genusion:Kk Package structure for semiconductor device and method for packaging

Also Published As

Publication number Publication date
JPH05343608A (en) 1993-12-24

Similar Documents

Publication Publication Date Title
JP3420057B2 (en) Resin-sealed semiconductor device
US6228683B1 (en) High density leaded ball-grid array package
US6658734B2 (en) Method of manufacturing a circuit member for a resin-sealed semiconductor device
JP3780122B2 (en) Manufacturing method of semiconductor device
JP4549491B2 (en) Resin-sealed semiconductor device
JPH05129473A (en) Resin-sealed surface-mounting semiconductor device
JPH1116933A (en) Manufacture of circuit board having metallic bump and semiconductor chip package using this circuit board
JP2000294719A (en) Lead frame, semiconductor device using the same, and manufacture thereof
KR100611291B1 (en) Circuit device, circuit module, and manufacturing method of the circuit device
JP3029736B2 (en) Manufacturing method of hybrid integrated circuit device
JP5850347B2 (en) Resin-sealed semiconductor device
JP3522403B2 (en) Semiconductor device
JPS616832A (en) Material to be loaded
JP3280243B2 (en) Manufacturing method of BGA type semiconductor device
JP3992877B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JPH0517709B2 (en)
JP2947563B2 (en) Semiconductor device
JP2568057B2 (en) Integrated circuit device
JPH10154766A (en) Manufacture of semiconductor package and semiconductor package
KR100246848B1 (en) Land grid array and a semiconductor package having a same
JPH03105961A (en) Resin-sealed semiconductor device
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga
JP2003332495A (en) Method of manufacturing semiconductor device
JP2600898B2 (en) Thin package device
JP2003332491A (en) Semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20080204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20090204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090204

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100204

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110204

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20110204

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 12

Free format text: PAYMENT UNTIL: 20120204

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 13

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130204

Year of fee payment: 13

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 13

Free format text: PAYMENT UNTIL: 20130204