JP3029726B2 - 共振型インバータ回路 - Google Patents
共振型インバータ回路Info
- Publication number
- JP3029726B2 JP3029726B2 JP4016922A JP1692292A JP3029726B2 JP 3029726 B2 JP3029726 B2 JP 3029726B2 JP 4016922 A JP4016922 A JP 4016922A JP 1692292 A JP1692292 A JP 1692292A JP 3029726 B2 JP3029726 B2 JP 3029726B2
- Authority
- JP
- Japan
- Prior art keywords
- transformer
- voltage
- primary winding
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、共振型インバータ回路
の改良に関するものである。
の改良に関するものである。
【０００２】
【従来の技術】従来、直流電圧より交流電圧を生成する
回路として共振型インバータ回路が知られている。この
一例を図２に示す。図において、１は三角波発振器、２
は制御部、３はインバータ部である。
回路として共振型インバータ回路が知られている。この
一例を図２に示す。図において、１は三角波発振器、２
は制御部、３はインバータ部である。
【０００３】制御部２は、演算増幅器２１、ＮＯＴ回路
２２、パルスステアリングフリップフロップ（以下、フ
リップフロップと称する）２３、ＮＯＲ回路２４，２５
及びＮＰＮ型のトランジスタ２６，２７から構成され、
演算増幅器２１の反転入力端子には三角波発振器１の出
力信号Ｖ１が入力され、非反転入力端子には所定の基準
電圧Ｖthが印加されている。また、演算増幅器２１の出
力端子はＮＯＴ回路２２の入力端子及びＮＯＲ回路２
４，２５のそれぞれの一方の入力端子に接続されてい
る。ＮＯＴ回路２２の出力端子はフリップフロップ２３
のトリガ入力端子Ｔに接続され、フリップフロップ２３
の非反転出力端子ＱはＮＯＲ回路２４の他方の入力端子
に、また反転出力端子Ｑ’はＮＯＲ回路２５の他方の入
力端子にそれぞれ接続されている。さらに、ＮＯＲ回路
２４，２５のそれぞれの出力端子は対応するトランジス
タ２６，２７のベースに接続され、トランジスタ２６，
２７のそれぞれのコレクタには所定の正の電圧Ｖが印加
されている。
２２、パルスステアリングフリップフロップ（以下、フ
リップフロップと称する）２３、ＮＯＲ回路２４，２５
及びＮＰＮ型のトランジスタ２６，２７から構成され、
演算増幅器２１の反転入力端子には三角波発振器１の出
力信号Ｖ１が入力され、非反転入力端子には所定の基準
電圧Ｖthが印加されている。また、演算増幅器２１の出
力端子はＮＯＴ回路２２の入力端子及びＮＯＲ回路２
４，２５のそれぞれの一方の入力端子に接続されてい
る。ＮＯＴ回路２２の出力端子はフリップフロップ２３
のトリガ入力端子Ｔに接続され、フリップフロップ２３
の非反転出力端子ＱはＮＯＲ回路２４の他方の入力端子
に、また反転出力端子Ｑ’はＮＯＲ回路２５の他方の入
力端子にそれぞれ接続されている。さらに、ＮＯＲ回路
２４，２５のそれぞれの出力端子は対応するトランジス
タ２６，２７のベースに接続され、トランジスタ２６，
２７のそれぞれのコレクタには所定の正の電圧Ｖが印加
されている。
【０００４】インバータ部３は、抵抗器Ｒ１〜Ｒ４、Ｎ
ＰＮ型のトランジスタＴｒ１，Ｔｒ２、変圧器３１、コ
ンデンサ３２から構成されている。トランジスタＴｒ１
のベースは抵抗器Ｒ１を介してトランジスタ２６のエミ
ッタに接続されると共に抵抗器Ｒ３を介して接地され、
トランジスタＴｒ２のベースは抵抗器Ｒ２を介してトラ
ンジスタ２７のエミッタに接続されると共に抵抗器Ｒ４
を介して接地されている。また、トランジスタＴｒ１の
コレクタは変圧器３１の一次巻線311 の一端311aに接続
され、トランジスタＴｒ２のコレクタは一次巻線311 の
他端311bに接続されている。さらに、トランジスタＴｒ
１，Ｔｒ２のそれぞれのエミッタは接地され、一次巻線
の中間タップ311cには正の直流電圧Ｖが印加されてい
る。また、コンデンサ３２は変圧器３１の二次巻線312
に直列に接続されている。
ＰＮ型のトランジスタＴｒ１，Ｔｒ２、変圧器３１、コ
ンデンサ３２から構成されている。トランジスタＴｒ１
のベースは抵抗器Ｒ１を介してトランジスタ２６のエミ
ッタに接続されると共に抵抗器Ｒ３を介して接地され、
トランジスタＴｒ２のベースは抵抗器Ｒ２を介してトラ
ンジスタ２７のエミッタに接続されると共に抵抗器Ｒ４
を介して接地されている。また、トランジスタＴｒ１の
コレクタは変圧器３１の一次巻線311 の一端311aに接続
され、トランジスタＴｒ２のコレクタは一次巻線311 の
他端311bに接続されている。さらに、トランジスタＴｒ
１，Ｔｒ２のそれぞれのエミッタは接地され、一次巻線
の中間タップ311cには正の直流電圧Ｖが印加されてい
る。また、コンデンサ３２は変圧器３１の二次巻線312
に直列に接続されている。
【０００５】前述の構成よりなる共振型インバータ回路
によれば、図３に示すように、三角波発振器１から出力
される三角波信号Ｖ１は演算増幅器２１によって基準電
圧Ｖthと比較される。この結果、演算増幅器２１の出力
信号Ａは三角波信号Ｖ１の電圧が基準電圧Ｖth以上とな
ったときにハイレベルに、また三角波信号Ｖ１の電圧が
基準電圧Ｖthより低いときにローレベルとなり、演算増
幅器２１からは矩形波信号Ａが出力される。この矩形波
信号Ａの立ち上がりによってフリップフロップ２３の出
力状態が反転され、これに伴いトランジスタ２６，２７
並びにトランジスタＴｒ１，Ｔｒ２のオンオフ状態が反
転される。これにより、変圧器３１の一次巻線311 への
通電方向がトランジスタＴｒ１，Ｔｒ２のオンオフに対
応して反転され、二次巻線312 に正弦波の交流電圧Ｖｏ
が出力される。
によれば、図３に示すように、三角波発振器１から出力
される三角波信号Ｖ１は演算増幅器２１によって基準電
圧Ｖthと比較される。この結果、演算増幅器２１の出力
信号Ａは三角波信号Ｖ１の電圧が基準電圧Ｖth以上とな
ったときにハイレベルに、また三角波信号Ｖ１の電圧が
基準電圧Ｖthより低いときにローレベルとなり、演算増
幅器２１からは矩形波信号Ａが出力される。この矩形波
信号Ａの立ち上がりによってフリップフロップ２３の出
力状態が反転され、これに伴いトランジスタ２６，２７
並びにトランジスタＴｒ１，Ｔｒ２のオンオフ状態が反
転される。これにより、変圧器３１の一次巻線311 への
通電方向がトランジスタＴｒ１，Ｔｒ２のオンオフに対
応して反転され、二次巻線312 に正弦波の交流電圧Ｖｏ
が出力される。
【０００６】
【発明が解決しようとする課題】しかしながら、前述し
た従来の共振型インバータ回路においては、変圧器３１
の二次巻線312 とコンデンサ３２によって共振回路が形
成されて正弦波の交流電圧Ｖｏが出力されるので、これ
に伴い一次巻線311 の両端の電圧も正弦波状となる。こ
のときの周波数ｆｒは式(1) によって表される。 ｆｒ＝１／｛２π（Ｌｒ・Ｃｒ）-1/2｝ …(1) ここで、Ｌｒは変圧器３１の二次巻線312 のインダクタ
ンス、Ｃｒはコンデンサ３２のキャパシタンスである。
た従来の共振型インバータ回路においては、変圧器３１
の二次巻線312 とコンデンサ３２によって共振回路が形
成されて正弦波の交流電圧Ｖｏが出力されるので、これ
に伴い一次巻線311 の両端の電圧も正弦波状となる。こ
のときの周波数ｆｒは式(1) によって表される。 ｆｒ＝１／｛２π（Ｌｒ・Ｃｒ）-1/2｝ …(1) ここで、Ｌｒは変圧器３１の二次巻線312 のインダクタ
ンス、Ｃｒはコンデンサ３２のキャパシタンスである。
【０００７】一方、三角波発振器１の発振周波数は前記
周波数ｆｒとは関係なく任意に設定することができ、ト
ランジスタＴｒ１，Ｔｒ２のオン時間Ｔonを自由に設定
することができる。
周波数ｆｒとは関係なく任意に設定することができ、ト
ランジスタＴｒ１，Ｔｒ２のオン時間Ｔonを自由に設定
することができる。
【０００８】ここで、前記オン時間Ｔonが前記周波数ｆ
ｒに対応していないと、変圧器３１の二次巻線312 から
出力される電圧Ｖｏが正弦波でないものとなり、効率が
大幅に低下するため、三角波発振器１の発振周波数の設
定に非常に手間がかかる。また、トランジスタＴｒ１，
Ｔｒ２に代えてＦＥＴを用いた場合には、ドレイン・ソ
ース間の電圧が負になった際、ＦＥＴの内部寄生ダイオ
ードを通じて２つのＦＥＴが同時に導通してしまい、変
圧器３１が両点弧現象を引き起こしてしまうという問題
点があった。
ｒに対応していないと、変圧器３１の二次巻線312 から
出力される電圧Ｖｏが正弦波でないものとなり、効率が
大幅に低下するため、三角波発振器１の発振周波数の設
定に非常に手間がかかる。また、トランジスタＴｒ１，
Ｔｒ２に代えてＦＥＴを用いた場合には、ドレイン・ソ
ース間の電圧が負になった際、ＦＥＴの内部寄生ダイオ
ードを通じて２つのＦＥＴが同時に導通してしまい、変
圧器３１が両点弧現象を引き起こしてしまうという問題
点があった。
【０００９】本発明の目的は上記の問題点に鑑み、変圧
器の一次巻線への通電方向を制御するスイッチ素子のオ
ンオフ状態の切り替えを共振周波数に同期させた共振型
インバータ回路を提供することにある。
器の一次巻線への通電方向を制御するスイッチ素子のオ
ンオフ状態の切り替えを共振周波数に同期させた共振型
インバータ回路を提供することにある。
【００１０】
【課題を解決するための手段】本発明は上記の目的を達
成するために、中間タップを備えた一次巻線を有する変
圧器と、前記一次巻線の両端のそれぞれに対応して接続
された少なくとも２個のスイッチ素子と、該スイッチ素
子のオンオフを交互に切り替える切り替え制御手段と、
前記変圧器の二次巻線と共に所定の共振周波数を有する
共振回路を形成するキャパシタンス素子とを備えた共振
型インバータ回路において、前記変圧器の一次巻線の両
端のそれぞれに接続された複数の整流素子を設けると共
に、前記切り替え制御手段は、前記整流素子の出力電圧
に基づいて前記スイッチ素子のオンオフを切り替える共
振型インバータ回路を提案する。
成するために、中間タップを備えた一次巻線を有する変
圧器と、前記一次巻線の両端のそれぞれに対応して接続
された少なくとも２個のスイッチ素子と、該スイッチ素
子のオンオフを交互に切り替える切り替え制御手段と、
前記変圧器の二次巻線と共に所定の共振周波数を有する
共振回路を形成するキャパシタンス素子とを備えた共振
型インバータ回路において、前記変圧器の一次巻線の両
端のそれぞれに接続された複数の整流素子を設けると共
に、前記切り替え制御手段は、前記整流素子の出力電圧
に基づいて前記スイッチ素子のオンオフを切り替える共
振型インバータ回路を提案する。
【００１１】
【作用】本発明によれば、変圧器の一次巻線の両端の電
圧は整流素子によって整流され、該整流素子の出力電圧
に基づいて、切り替え制御手段によりスイッチ素子のオ
ンオフが切り替えられ、前記一次巻線への通電方向が切
り替えられる。ここで、変圧器の二次側には、二次巻線
とコンデンサにより共振回路が形成されて正弦波の交流
電圧が出力されるので、これに伴い一次巻線の両端の電
圧も正弦波状となり、前記一次巻線の電圧と前記二次巻
線の電圧は同期したものとなっている。従って、前記整
流素子の出力電圧に基づいてスイッチ素子のオンオフが
切り替えられるので、前記スイッチ素子のオンオフ状態
の切り替えは前記共振回路の共振周波数に同期される。
圧は整流素子によって整流され、該整流素子の出力電圧
に基づいて、切り替え制御手段によりスイッチ素子のオ
ンオフが切り替えられ、前記一次巻線への通電方向が切
り替えられる。ここで、変圧器の二次側には、二次巻線
とコンデンサにより共振回路が形成されて正弦波の交流
電圧が出力されるので、これに伴い一次巻線の両端の電
圧も正弦波状となり、前記一次巻線の電圧と前記二次巻
線の電圧は同期したものとなっている。従って、前記整
流素子の出力電圧に基づいてスイッチ素子のオンオフが
切り替えられるので、前記スイッチ素子のオンオフ状態
の切り替えは前記共振回路の共振周波数に同期される。
【００１２】
【実施例】図１は本発明の一実施例の構成を示す回路図
である。図において、前述した従来例と同一構成部分は
同一符号をもって表す。また、従来例と本実施例との相
違点は、従来例における三角波発振器１を除去すると共
に、変圧器３１の一次巻線311 の両端の電圧に基づいて
フリップフロップ２３の出力状態をトグルさせるように
したことにある。
である。図において、前述した従来例と同一構成部分は
同一符号をもって表す。また、従来例と本実施例との相
違点は、従来例における三角波発振器１を除去すると共
に、変圧器３１の一次巻線311 の両端の電圧に基づいて
フリップフロップ２３の出力状態をトグルさせるように
したことにある。
【００１３】即ち、制御部２は、演算増幅器２１、ＮＯ
Ｔ回路２２、パルスステアリングフリップフロップ（以
下、フリップフロップと称する）２３、ＮＯＲ回路２
４，２５、ＮＰＮ型のトランジスタ２６，２７、抵抗器
Ｒａ，Ｒｂ及びダイオードＤ１，Ｄ２から構成され、イ
ンバータ部３は、抵抗器Ｒ１〜Ｒ４、ＮＰＮ型のトラン
ジスタＴｒ１，Ｔｒ２、変圧器３１、コンデンサ３２か
ら構成されている。
Ｔ回路２２、パルスステアリングフリップフロップ（以
下、フリップフロップと称する）２３、ＮＯＲ回路２
４，２５、ＮＰＮ型のトランジスタ２６，２７、抵抗器
Ｒａ，Ｒｂ及びダイオードＤ１，Ｄ２から構成され、イ
ンバータ部３は、抵抗器Ｒ１〜Ｒ４、ＮＰＮ型のトラン
ジスタＴｒ１，Ｔｒ２、変圧器３１、コンデンサ３２か
ら構成されている。
【００１４】ダイオードＤ１，Ｄ２のアノードはそれぞ
れ変圧器３１の一次巻線311 の一端311a及び他端311bに
接続され、ダイオードＤ１，Ｄ２のカソードは直列接続
された抵抗器Ｒａ，Ｒｂを介して接地されている。演算
増幅器２１の反転入力端子にはダイオードＤ１，Ｄ２に
よって整流された一次巻線311 の両端の電圧を抵抗器Ｒ
ａ，Ｒｂによって分圧した電圧Ｖosが入力され、非反転
入力端子には所定の基準電圧Ｖthが印加されている。ま
た、演算増幅器２１の出力端子はＮＯＴ回路２２の入力
端子及びＮＯＲ回路２４，２５のそれぞれの一方の入力
端子に接続されている。ＮＯＴ回路２２の出力端子はフ
リップフロップ２３のトリガ入力端子Ｔに接続され、フ
リップフロップ２３の非反転出力端子ＱはＮＯＲ回路２
４の他方の入力端子に、また反転出力端子Ｑ’はＮＯＲ
回路２５の他方の入力端子にそれぞれ接続されている。
さらに、ＮＯＲ回路２４，２５のそれぞれの出力端子は
対応するトランジスタ２６，２７のベースに接続され、
トランジスタ２６，２７のそれぞれのコレクタには所定
の正の電圧Ｖが印加されている。
れ変圧器３１の一次巻線311 の一端311a及び他端311bに
接続され、ダイオードＤ１，Ｄ２のカソードは直列接続
された抵抗器Ｒａ，Ｒｂを介して接地されている。演算
増幅器２１の反転入力端子にはダイオードＤ１，Ｄ２に
よって整流された一次巻線311 の両端の電圧を抵抗器Ｒ
ａ，Ｒｂによって分圧した電圧Ｖosが入力され、非反転
入力端子には所定の基準電圧Ｖthが印加されている。ま
た、演算増幅器２１の出力端子はＮＯＴ回路２２の入力
端子及びＮＯＲ回路２４，２５のそれぞれの一方の入力
端子に接続されている。ＮＯＴ回路２２の出力端子はフ
リップフロップ２３のトリガ入力端子Ｔに接続され、フ
リップフロップ２３の非反転出力端子ＱはＮＯＲ回路２
４の他方の入力端子に、また反転出力端子Ｑ’はＮＯＲ
回路２５の他方の入力端子にそれぞれ接続されている。
さらに、ＮＯＲ回路２４，２５のそれぞれの出力端子は
対応するトランジスタ２６，２７のベースに接続され、
トランジスタ２６，２７のそれぞれのコレクタには所定
の正の電圧Ｖが印加されている。
【００１５】トランジスタＴｒ１のベースは抵抗器Ｒ１
を介してトランジスタ２６のエミッタに接続されると共
に抵抗器Ｒ３を介して接地され、トランジスタＴｒ２の
ベースは抵抗器Ｒ２を介してトランジスタ２７のエミッ
タに接続されると共に抵抗器Ｒ４を介して接地されてい
る。また、トランジスタＴｒ１のコレクタは変圧器３１
の一次巻線311 の一端311aに接続され、トランジスタＴ
ｒ２のコレクタは一次巻線311 の他端311bに接続されて
いる。さらに、トランジスタＴｒ１，Ｔｒ２のそれぞれ
のエミッタは接地され、一次巻線の中間タップ311cには
正の直流電圧Ｖが印加されている。また、コンデンサ３
２は変圧器３１の二次巻線312 に直列に接続されてい
る。
を介してトランジスタ２６のエミッタに接続されると共
に抵抗器Ｒ３を介して接地され、トランジスタＴｒ２の
ベースは抵抗器Ｒ２を介してトランジスタ２７のエミッ
タに接続されると共に抵抗器Ｒ４を介して接地されてい
る。また、トランジスタＴｒ１のコレクタは変圧器３１
の一次巻線311 の一端311aに接続され、トランジスタＴ
ｒ２のコレクタは一次巻線311 の他端311bに接続されて
いる。さらに、トランジスタＴｒ１，Ｔｒ２のそれぞれ
のエミッタは接地され、一次巻線の中間タップ311cには
正の直流電圧Ｖが印加されている。また、コンデンサ３
２は変圧器３１の二次巻線312 に直列に接続されてい
る。
【００１６】次に、前述の構成よりなる本実施例の動作
を図４に示す波形図に基づいて説明する。初期状態にお
いては、フリップフロップ２３の出力状態に応じてトラ
ンジスタＴｒ１，Ｔｒ２の一方、例えばトランジスタＴ
ｒ１がオン状態となると共に、他方のトランジスタＴｒ
２がオフ状態となり、変圧器３１の一次巻線311 には中
間タップ311cから一端311aに向かって電流が流れ、これ
に対応して二次巻線312 に電圧が誘起される。ここで、
変圧器３１の二次側には、二次巻線312 とコンデンサ３
２により共振回路が形成されて正弦波状の電圧が出力さ
れるので、これに伴い一次巻線の電圧も正弦波状とな
る。
を図４に示す波形図に基づいて説明する。初期状態にお
いては、フリップフロップ２３の出力状態に応じてトラ
ンジスタＴｒ１，Ｔｒ２の一方、例えばトランジスタＴ
ｒ１がオン状態となると共に、他方のトランジスタＴｒ
２がオフ状態となり、変圧器３１の一次巻線311 には中
間タップ311cから一端311aに向かって電流が流れ、これ
に対応して二次巻線312 に電圧が誘起される。ここで、
変圧器３１の二次側には、二次巻線312 とコンデンサ３
２により共振回路が形成されて正弦波状の電圧が出力さ
れるので、これに伴い一次巻線の電圧も正弦波状とな
る。
【００１７】一次巻線311 の一端311a或いは他端311bの
電圧はダイオードＤ１，Ｄ２によって整流され、ダイオ
ードＤ１，Ｄ２の出力電圧は抵抗器Ｒａ，Ｒｂによって
分圧されて電圧Ｖosとして演算増幅器２１の反転入力端
子に印加される。電圧Ｖosは演算増幅器２１によって基
準電圧Ｖthと比較され、演算増幅器２１の出力信号Ａは
電圧Ｖosが基準電圧Ｖth以上となったときにハイレベル
に、また電圧Ｖosが基準電圧Ｖthより低いときにローレ
ベルとなり、演算増幅器２１からは矩形波信号Ａが出力
される。ここで、基準電圧Ｖthの値は０Ｖ近傍の正の電
圧値に設定されている。これにより、前記共振回路の共
振周波数ｆｒの半周期毎に演算増幅器２１の出力信号Ａ
の状態が反転される。
電圧はダイオードＤ１，Ｄ２によって整流され、ダイオ
ードＤ１，Ｄ２の出力電圧は抵抗器Ｒａ，Ｒｂによって
分圧されて電圧Ｖosとして演算増幅器２１の反転入力端
子に印加される。電圧Ｖosは演算増幅器２１によって基
準電圧Ｖthと比較され、演算増幅器２１の出力信号Ａは
電圧Ｖosが基準電圧Ｖth以上となったときにハイレベル
に、また電圧Ｖosが基準電圧Ｖthより低いときにローレ
ベルとなり、演算増幅器２１からは矩形波信号Ａが出力
される。ここで、基準電圧Ｖthの値は０Ｖ近傍の正の電
圧値に設定されている。これにより、前記共振回路の共
振周波数ｆｒの半周期毎に演算増幅器２１の出力信号Ａ
の状態が反転される。
【００１８】前記矩形波信号Ａの立ち上がりによってフ
リップフロップ２３の出力状態が反転され、これに伴い
トランジスタ２６，２７並びにトランジスタＴｒ１，Ｔ
ｒ２のオンオフ状態が反転される。これにより、変圧器
３１の一次巻線311 への通電方向がトランジスタＴｒ
１，Ｔｒ２のオンオフに対応して反転され、二次巻線31
2 に正弦波の交流電圧Ｖｏが出力される。さらに、トラ
ンジスタＴｒ１，Ｔｒ２のオンオフ状態の切り替えは前
記共振回路の共振周波数ｆｒに同期したものとされる。
リップフロップ２３の出力状態が反転され、これに伴い
トランジスタ２６，２７並びにトランジスタＴｒ１，Ｔ
ｒ２のオンオフ状態が反転される。これにより、変圧器
３１の一次巻線311 への通電方向がトランジスタＴｒ
１，Ｔｒ２のオンオフに対応して反転され、二次巻線31
2 に正弦波の交流電圧Ｖｏが出力される。さらに、トラ
ンジスタＴｒ１，Ｔｒ２のオンオフ状態の切り替えは前
記共振回路の共振周波数ｆｒに同期したものとされる。
【００１９】従って、共振用のコンデンサ３２のキャパ
シタンスＣｒ及び変圧器３１の二次巻線312 のインダク
タンスＬｒのばらつきや温度特性等によって前記共振回
路の共振周波数ｆｒが変動しても、従来のように共振周
波数ｆｒに対応するようにトランジスタＴｒ１，Ｔｒ２
のそれぞれのオン時間Ｔonを設定する面倒な手間を省く
ことができると共に、常に変圧器３１の二次側には正弦
波状の交流電圧Ｖｏを発生させることができ、効率を大
幅に向上させることができる。さらに、トランジスタＴ
ｒ１，Ｔｒ２に代えてＦＥＴを用いた場合にも、２つの
ＦＥＴが同時に導通することがなくなり、変圧器３１が
両点弧現象を引き起こすことがななく、安定した動作を
維持することができる。
シタンスＣｒ及び変圧器３１の二次巻線312 のインダク
タンスＬｒのばらつきや温度特性等によって前記共振回
路の共振周波数ｆｒが変動しても、従来のように共振周
波数ｆｒに対応するようにトランジスタＴｒ１，Ｔｒ２
のそれぞれのオン時間Ｔonを設定する面倒な手間を省く
ことができると共に、常に変圧器３１の二次側には正弦
波状の交流電圧Ｖｏを発生させることができ、効率を大
幅に向上させることができる。さらに、トランジスタＴ
ｒ１，Ｔｒ２に代えてＦＥＴを用いた場合にも、２つの
ＦＥＴが同時に導通することがなくなり、変圧器３１が
両点弧現象を引き起こすことがななく、安定した動作を
維持することができる。
【００２０】
【発明の効果】以上説明したように本発明によれば、ス
イッチ素子のオンオフ状態の切り替えが共振回路の共振
周波数に同期したものとされるので、前記共振回路を構
成するキャパシタンス及びインダクタンスのばらつきや
温度特性等によって前記共振周波数が変動しても、従来
のように共振周波数に対応するように前記スイッチ素子
のオン時間を設定する面倒な手間を省くことができると
共に、常に変圧器の二次側には正弦波状の交流電圧を発
生させることができ、効率を大幅に向上させることがで
きる。さらに、スイッチ素子としてＦＥＴを用いた場合
にも、２つのＦＥＴが同時に導通することがなくなり、
変圧器が両点弧現象を引き起こすことがななく、安定し
た動作を維持することができるという非常に優れた効果
を奏するものである。
イッチ素子のオンオフ状態の切り替えが共振回路の共振
周波数に同期したものとされるので、前記共振回路を構
成するキャパシタンス及びインダクタンスのばらつきや
温度特性等によって前記共振周波数が変動しても、従来
のように共振周波数に対応するように前記スイッチ素子
のオン時間を設定する面倒な手間を省くことができると
共に、常に変圧器の二次側には正弦波状の交流電圧を発
生させることができ、効率を大幅に向上させることがで
きる。さらに、スイッチ素子としてＦＥＴを用いた場合
にも、２つのＦＥＴが同時に導通することがなくなり、
変圧器が両点弧現象を引き起こすことがななく、安定し
た動作を維持することができるという非常に優れた効果
を奏するものである。
【図１】本発明の一実施例の構成を示す回路図
【図２】従来例を示す回路図
【図３】従来例の動作を説明する波形図
【図４】本発明の一実施例の動作を説明する波形図
２…制御部、２１…演算増幅器、２２…ＮＯＴ回路、２
３…フリップフロップ、２４，２５…ＮＯＲ回路、２
６、２７…トランジスタ、Ｒａ，Ｒｂ…抵抗器、３…イ
ンバータ部、３１…変圧器、３２…コンデンサ、Ｒ１〜
Ｒ４…抵抗器、Ｔｒ１，Ｔｒ２…トランジスタ。
３…フリップフロップ、２４，２５…ＮＯＲ回路、２
６、２７…トランジスタ、Ｒａ，Ｒｂ…抵抗器、３…イ
ンバータ部、３１…変圧器、３２…コンデンサ、Ｒ１〜
Ｒ４…抵抗器、Ｔｒ１，Ｔｒ２…トランジスタ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02M 7/537 H02M 7/538
Claims (1)
- 【請求項１】 中間タップを備えた一次巻線を有する変
圧器と、前記一次巻線の両端のそれぞれに対応して接続
された少なくとも２個のスイッチ素子と、該スイッチ素
子のオンオフを交互に切り替える切り替え制御手段と、
前記変圧器の二次巻線と共に所定の共振周波数を有する
共振回路を形成するキャパシタンス素子とを備えた共振
型インバータ回路において、 前記変圧器の一次巻線の両端のそれぞれに接続された複
数の整流素子を設けると共に、 前記切り替え制御手段は、前記整流素子の出力電圧に基
づいて前記スイッチ素子のオンオフを切り替える、 ことを特徴とする共振型インバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016922A JP3029726B2 (ja) | 1992-01-31 | 1992-01-31 | 共振型インバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4016922A JP3029726B2 (ja) | 1992-01-31 | 1992-01-31 | 共振型インバータ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05219748A JPH05219748A (ja) | 1993-08-27 |
| JP3029726B2 true JP3029726B2 (ja) | 2000-04-04 |
Family
ID=11929621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4016922A Expired - Fee Related JP3029726B2 (ja) | 1992-01-31 | 1992-01-31 | 共振型インバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3029726B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108649831A (zh) * | 2018-07-09 | 2018-10-12 | 西安文理学院 | 一种逆变器升压电路 |
-
1992
- 1992-01-31 JP JP4016922A patent/JP3029726B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05219748A (ja) | 1993-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5926193B2 (ja) | スイッチモ−ド電源回路 | |
| JP3029726B2 (ja) | 共振型インバータ回路 | |
| GB2113026A (en) | Inverter circuit | |
| US4216443A (en) | Transistor resonant circuit power oscillators | |
| US4595973A (en) | Switching power supply | |
| JPH0715213Y2 (ja) | スイッチングトランジスタの駆動回路 | |
| JP2573987Y2 (ja) | 螢光表示管フィラメント駆動回路 | |
| JP3029727B2 (ja) | インバータ回路 | |
| JPS5836235Y2 (ja) | スイツチング制御型電源回路 | |
| JPH0713435Y2 (ja) | インバータ装置 | |
| JPH0834699B2 (ja) | 電源装置 | |
| JPH039278Y2 (ja) | ||
| JPH0412792Y2 (ja) | ||
| JPH0231913Y2 (ja) | ||
| JPH08149851A (ja) | 圧電トランス駆動装置 | |
| JPS5941665Y2 (ja) | 水平ドライブ回路 | |
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| JPH0223109Y2 (ja) | ||
| JPH0359668B2 (ja) | ||
| JPH0348383U (ja) | ||
| KR790001723B1 (ko) | 발진회로 | |
| JP2721527B2 (ja) | インバータ装置 | |
| JPH0326793Y2 (ja) | ||
| JPS6229989B2 (ja) | ||
| JPH02179272A (ja) | 電圧変換装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000104 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |