JPH0348383U - - Google Patents

Description

【図面の簡単な説明】

第１図は本考案によるスイツチングレギユレー
タの一実施例を示す回路図、第２図は第１図の実
施例における動作特性を示すグラフである。第３
図は従来のスイツチングレギユレータの一例を示
す回路図グラフである。 １，２０……スイツチングレギユレータ、２…
…入力端子、３……ブリツジ整流回路、４……電
解コンデンサ、５……スイツチングトランジスタ
、６……チヨークトランス、７，８……出力端子
、９……シヤント抵抗、１０……補助電源、１１
……パルス幅制御回路、１２……トランジスタ、
１３……トランス、２１……フオトカプラ、２１
ａ……発光素子部、２１ｂ……受光素子部、２２
……トランジスタ、２３〜２６……抵抗。

Claims (1)

1. 【実用新案登録請求の範囲】 トランスの一次コイルに対して、直列に接続さ
   れたスイツチングトランジスタのコレクタ・エミ
   ツタ間を介して、入力される直流電圧が印加され
   ると共に、該トランスの出力回路に直列に接続さ
   れたシヤント抵抗の両端に生ずる電圧に基づいて
   、パルス幅制御回路からパルス信号が該スイツチ
   ングトランジスタのベースに入力されることによ
   り、上記スイツチングトランジスタを発振させる
   ようにしたスイツチングレギユレータにおいて、 入力される直流電源に対して、フオトカプラの
   発光素子部とスイツチング素子とが直列に接続さ
   れており、一次コイルに直列に接続された抵抗の
   両端に生ずる電圧が該スイツチング素子にトリガ
   ー入力されると共に、上記フオトカプラの受光素
   子部がパルス幅制御回路のオフ時間を決定する分
   圧抵抗に対して、抵抗と共に並列接続されている
   ことを特徴とする、スイツチングレギユレータ。