JP3022343B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3022343B2 JP3022343B2 JP8268362A JP26836296A JP3022343B2 JP 3022343 B2 JP3022343 B2 JP 3022343B2 JP 8268362 A JP8268362 A JP 8268362A JP 26836296 A JP26836296 A JP 26836296A JP 3022343 B2 JP3022343 B2 JP 3022343B2
- Authority
- JP
- Japan
- Prior art keywords
- external base
- region
- base region
- diffusion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に係わり、特に外部ベース領域を改良したバイ
ポーラトランジスタを有する半導体装置及びその製造方
法に関する。
製造方法に係わり、特に外部ベース領域を改良したバイ
ポーラトランジスタを有する半導体装置及びその製造方
法に関する。
【０００２】
【従来の技術】半導体基板の深さ方向に対し、エミッ
タ、ベース、コレクタの不純物プロファイルを有するバ
イポーラトランジスタ、即ち縦型バイポーラトランジス
タは高速性、高駆動力能力、リニアリティーに優れ、ス
ーパーコンピュータの超高速演算用集積回路や超高周波
発信受信用集積回路など幅広く用いられている。
タ、ベース、コレクタの不純物プロファイルを有するバ
イポーラトランジスタ、即ち縦型バイポーラトランジス
タは高速性、高駆動力能力、リニアリティーに優れ、ス
ーパーコンピュータの超高速演算用集積回路や超高周波
発信受信用集積回路など幅広く用いられている。
【０００３】しかしながら近年、製造技術の発達により
素子の微細化が進み、ＣＭＯＳトランジスタでも縦型バ
イポーラトランジスタに劣らぬ高速性を持つようになっ
てきている。
素子の微細化が進み、ＣＭＯＳトランジスタでも縦型バ
イポーラトランジスタに劣らぬ高速性を持つようになっ
てきている。
【０００４】したがってバイポーラトランジスタのさら
なる高速性を図るためには、素子の微細化と同時に寄生
容量の低減が不可欠であり、とりわけベース−コレクタ
間容量を低下させることが重要である。
なる高速性を図るためには、素子の微細化と同時に寄生
容量の低減が不可欠であり、とりわけベース−コレクタ
間容量を低下させることが重要である。
【０００５】図５にコンベンショナルな縦型バイポーラ
トランジスタを示す。（Ａ）は平面図、（Ｂ）は（Ａ）
のＢ−Ｂ部の断面図である。
トランジスタを示す。（Ａ）は平面図、（Ｂ）は（Ａ）
のＢ−Ｂ部の断面図である。
【０００６】同図において、Ｐ- 型シリコン基板６０１
の主面にＮ型コレクタ拡散層６０２および素子間分離酸
化膜６０３が形成され、Ｎ型コレクタ拡散層６０２内に
Ｐ型ベース拡散層６０４が形成され、エミッタ多結晶シ
リコン６０５との接触で形状が決定されるＮ+ 型エミッ
タ拡散層６０６がＰ型ベース拡散層６０４内に形成され
ている。このＮ+ 型エミッタ拡散層６０６下のＰ型ベー
ス拡散層６０４の箇所が真性ベース領域となり、その周
りのＰ型ベース拡散層６０４の箇所が外部ベース領域と
なる。またこのＮ+ 型エミッタ拡散層６０６の平面形状
はＹ方向を延在する長辺とそれと直角方向のＸ方向を延
在する短辺を有する長方形である。
の主面にＮ型コレクタ拡散層６０２および素子間分離酸
化膜６０３が形成され、Ｎ型コレクタ拡散層６０２内に
Ｐ型ベース拡散層６０４が形成され、エミッタ多結晶シ
リコン６０５との接触で形状が決定されるＮ+ 型エミッ
タ拡散層６０６がＰ型ベース拡散層６０４内に形成され
ている。このＮ+ 型エミッタ拡散層６０６下のＰ型ベー
ス拡散層６０４の箇所が真性ベース領域となり、その周
りのＰ型ベース拡散層６０４の箇所が外部ベース領域と
なる。またこのＮ+ 型エミッタ拡散層６０６の平面形状
はＹ方向を延在する長辺とそれと直角方向のＸ方向を延
在する短辺を有する長方形である。
【０００７】さらに、層間絶縁膜６０７にベースコンタ
クト孔６０８Ｂを含む各コンタクト孔６０８がそれぞれ
形成されている。そして、コレクタコンタクト孔６０８
を通してコレクタ電極配線６０９がＮ型コレクタ拡散層
６０２に接続し、エミッタコンタクト孔６０８を通して
エミッタ電極配線６０９がエミッタ多結晶シリコン６０
５に接続し、ベースコンタクト孔６０８Ｂを通してベー
ス電極配線６０９ＢがＰ型ベース拡散層６０４に接続し
ている。これらの電極配線は通常アルミ系の配線材料か
ら構成される金属電極配線である。
クト孔６０８Ｂを含む各コンタクト孔６０８がそれぞれ
形成されている。そして、コレクタコンタクト孔６０８
を通してコレクタ電極配線６０９がＮ型コレクタ拡散層
６０２に接続し、エミッタコンタクト孔６０８を通して
エミッタ電極配線６０９がエミッタ多結晶シリコン６０
５に接続し、ベースコンタクト孔６０８Ｂを通してベー
ス電極配線６０９ＢがＰ型ベース拡散層６０４に接続し
ている。これらの電極配線は通常アルミ系の配線材料か
ら構成される金属電極配線である。
【０００８】この従来のトランジスタではＮ+ エミッタ
拡散層６０６の長辺に対向する外部ベース領域にエミッ
タ拡散層とほぼ同じ長さを持つコンタクト孔６０８Ｂを
開口して、ベース電極配線６０９Ｂを接続形成してい
た。
拡散層６０６の長辺に対向する外部ベース領域にエミッ
タ拡散層とほぼ同じ長さを持つコンタクト孔６０８Ｂを
開口して、ベース電極配線６０９Ｂを接続形成してい
た。
【０００９】また、Ｎ+ エミッタ拡散層６０６の長辺と
直交するＸ方向の外部ベース領域の幅は、製造装置の能
力で決定され、ａ：アルミ電極配線−アルミ電極配線間
の間隔と、ｂ：コンタクト孔に対するアルミ電極配線の
オーバーラップマージンと、ｃ：コンタクト孔の最小幅
と、ｄ：素子間分離酸化膜とコンタクト孔間のマージン
との総和（ａ＋ｂ＋ｃ＋ｄ）で決まり、この幅がベース
拡散層面積を増大させていた。
直交するＸ方向の外部ベース領域の幅は、製造装置の能
力で決定され、ａ：アルミ電極配線−アルミ電極配線間
の間隔と、ｂ：コンタクト孔に対するアルミ電極配線の
オーバーラップマージンと、ｃ：コンタクト孔の最小幅
と、ｄ：素子間分離酸化膜とコンタクト孔間のマージン
との総和（ａ＋ｂ＋ｃ＋ｄ）で決まり、この幅がベース
拡散層面積を増大させていた。
【００１０】例えば、Ｎ+ エミッタ拡散層６０６の平面
形状が３．６μｍ×１．８μｍの場合に、上記（ａ＋ｂ
＋ｃ＋ｄ）等から、図５（Ａ）において、Ｐ型ベース拡
散層６０４のＹ方向の寸法Ｌ＝４．８μｍ、Ｘ方向の寸
法Ｍ＝４．６μｍとなる。
形状が３．６μｍ×１．８μｍの場合に、上記（ａ＋ｂ
＋ｃ＋ｄ）等から、図５（Ａ）において、Ｐ型ベース拡
散層６０４のＹ方向の寸法Ｌ＝４．８μｍ、Ｘ方向の寸
法Ｍ＝４．６μｍとなる。
【００１１】したがって外部ベースの面積は、（４．８
×４．６）−（３．６×１．８）＝１５．６８μｍ2 と
大きな面積となり、ベース−コレクタ間容量が大きくな
ってしまう。
×４．６）−（３．６×１．８）＝１５．６８μｍ2 と
大きな面積となり、ベース−コレクタ間容量が大きくな
ってしまう。
【００１２】一方、特開平５−３４３６２８号公報で
は、外部ベース領域から高融点金属のシリコン化合物
（以下、シリサイド、と称す）を引き出すように形成す
ることによって外部ベース領域の面積を縮小するととも
に、引き出し電極をシリサイドとしたことによって低い
外部ベース抵抗を実現する技術が開示している。このよ
うに外部ベース領域の面積を縮小すればベース−コレク
タ間容量を低減することにつながる。
は、外部ベース領域から高融点金属のシリコン化合物
（以下、シリサイド、と称す）を引き出すように形成す
ることによって外部ベース領域の面積を縮小するととも
に、引き出し電極をシリサイドとしたことによって低い
外部ベース抵抗を実現する技術が開示している。このよ
うに外部ベース領域の面積を縮小すればベース−コレク
タ間容量を低減することにつながる。
【００１３】この方法を図４（Ａ）から（Ｄ）を参照し
てその製造工程を説明する。
てその製造工程を説明する。
【００１４】まず図４（Ａ）に示すように、Ｐ- 型半導
体基板５０１にＮ型コレクタ拡散層５０２、素子分離酸
化膜５０３、Ｐ型ベース拡散層５０４を形成する。
体基板５０１にＮ型コレクタ拡散層５０２、素子分離酸
化膜５０３、Ｐ型ベース拡散層５０４を形成する。
【００１５】次に図４（Ｂ）に示すように、ベース拡散
層５０４上の薄い酸化膜の一部を開孔した後、多結晶シ
リコン膜を成長し、これに砒素を高濃度にイオン注入す
る。この多結晶シリコン膜をパターニングしてＮ型エミ
ッタ不純物の拡散源（以下、エミッタ多結晶シリコン、
と称す）５０５を形成し、熱処理を行って砒素をベース
拡散層５０４中に拡散して、Ｎ+ 型エミッタ拡散層５０
６を形成する。さらにＣＶＤ法によりシリコン酸化膜を
堆積した後、異方性プラズマエッチングを行ってエミッ
タ多結晶シリコン５０５の側面にサイドウォール酸化膜
５０７を形成する。
層５０４上の薄い酸化膜の一部を開孔した後、多結晶シ
リコン膜を成長し、これに砒素を高濃度にイオン注入す
る。この多結晶シリコン膜をパターニングしてＮ型エミ
ッタ不純物の拡散源（以下、エミッタ多結晶シリコン、
と称す）５０５を形成し、熱処理を行って砒素をベース
拡散層５０４中に拡散して、Ｎ+ 型エミッタ拡散層５０
６を形成する。さらにＣＶＤ法によりシリコン酸化膜を
堆積した後、異方性プラズマエッチングを行ってエミッ
タ多結晶シリコン５０５の側面にサイドウォール酸化膜
５０７を形成する。
【００１６】次に図４（Ｃ）に示すように、高融点金属
膜５０８（ここでは例としてチタンを取り上げる）を６
０〜１００ｎｍの厚さにスパッタ法を用いて成長する。
続いてフォトレジスト５０９を塗布しパターニングを行
った後、外部ベース領域に隣接する素子分離膜５０３上
のチタン膜５０８にシリコンイオンを注入エネルギー４
０〜８０ｋｅＶ、ドーズ量１×１０17〜１×１０18ｃｍ
-2注入する。
膜５０８（ここでは例としてチタンを取り上げる）を６
０〜１００ｎｍの厚さにスパッタ法を用いて成長する。
続いてフォトレジスト５０９を塗布しパターニングを行
った後、外部ベース領域に隣接する素子分離膜５０３上
のチタン膜５０８にシリコンイオンを注入エネルギー４
０〜８０ｋｅＶ、ドーズ量１×１０17〜１×１０18ｃｍ
-2注入する。
【００１７】次に図４（Ｄ）に示すように、フォトレジ
ストを剥離した後、窒化膜雰囲気中で７００から８００
℃のランプアニールを行うことで、チタン膜５０８は外
部ベース領域およびコレクタ電極引き出し領域では下層
のシリコンと、エミッタ領域ではエミッタ多結晶シリコ
ンと、シリコンイオン注入した領域ではチタン膜中のシ
リコンとそれぞれ反応してチタンシリサイド５１０が形
成される。
ストを剥離した後、窒化膜雰囲気中で７００から８００
℃のランプアニールを行うことで、チタン膜５０８は外
部ベース領域およびコレクタ電極引き出し領域では下層
のシリコンと、エミッタ領域ではエミッタ多結晶シリコ
ンと、シリコンイオン注入した領域ではチタン膜中のシ
リコンとそれぞれ反応してチタンシリサイド５１０が形
成される。
【００１８】そして素子分離酸化膜５０３およびサイド
ウォール酸化膜５０７上の反応生成物および未反応のチ
タンはアンモニアと過酸化水素水の混合液でエッチング
除去する。最後に層間絶縁膜５１１堆積後、電極引き出
し用のベースコンタクト５１２Ｂを含む各コンタクト孔
５１２を開け、ベースアルミ電極配線５１３Ｂを含む各
アルミ電極配線５１３を形成して各領域の電極とする。
ウォール酸化膜５０７上の反応生成物および未反応のチ
タンはアンモニアと過酸化水素水の混合液でエッチング
除去する。最後に層間絶縁膜５１１堆積後、電極引き出
し用のベースコンタクト５１２Ｂを含む各コンタクト孔
５１２を開け、ベースアルミ電極配線５１３Ｂを含む各
アルミ電極配線５１３を形成して各領域の電極とする。
【００１９】このとき、ベース領域５０４の電極引き出
しは素子分離酸化膜５０３上に形成されたシリサイド５
１０にアルミ電極配線５１３Ｂを接続することにより行
われる。
しは素子分離酸化膜５０３上に形成されたシリサイド５
１０にアルミ電極配線５１３Ｂを接続することにより行
われる。
【００２０】この方法によれば、外部ベース領域のエミ
ッタの長辺と直交する方向の幅は、十分抵抗の低いシリ
サイド層を形成するのに必要な拡散層の幅の分だけあれ
ばよく、コンベンショナルなトランジスタに比べ大幅に
ベース面積が低減されることになる。
ッタの長辺と直交する方向の幅は、十分抵抗の低いシリ
サイド層を形成するのに必要な拡散層の幅の分だけあれ
ばよく、コンベンショナルなトランジスタに比べ大幅に
ベース面積が低減されることになる。
【００２１】
【発明が解決しようとする課題】しかしながら、図４に
示す外部ベース領域の面積を低減したバイポーラトラン
ジスタおよびその製造方法では、外部ベース電極に接続
するシリサイド層を素子分離酸化膜上に引き出すために
シリコンイオンを注入しなくてはならず、この際、所望
の形状にシリサイド層を形成するために、フォトレジス
トをマスクにして部分的にシリコンイオン注入を行って
いる。
示す外部ベース領域の面積を低減したバイポーラトラン
ジスタおよびその製造方法では、外部ベース電極に接続
するシリサイド層を素子分離酸化膜上に引き出すために
シリコンイオンを注入しなくてはならず、この際、所望
の形状にシリサイド層を形成するために、フォトレジス
トをマスクにして部分的にシリコンイオン注入を行って
いる。
【００２２】このためフォトリソグラフィ工程が必要と
なるばかりでなく、１×１０17〜１×１０18ｃｍ-2もの
ドーズ量のシリコンイオンを注入するには非常に長い時
間を要するという欠点がある。
なるばかりでなく、１×１０17〜１×１０18ｃｍ-2もの
ドーズ量のシリコンイオンを注入するには非常に長い時
間を要するという欠点がある。
【００２３】したがって本発明の目的は、シリサイド層
を素子分離酸化膜上に引き出すための上記余分工程を必
要とせずに外部ベース領域の面積を縮小することによ
り、ベース−コレクタ間容量を低減することができる半
導体装置及びその製造方法を提供することである。
を素子分離酸化膜上に引き出すための上記余分工程を必
要とせずに外部ベース領域の面積を縮小することによ
り、ベース−コレクタ間容量を低減することができる半
導体装置及びその製造方法を提供することである。
【００２４】
【課題を解決するための手段】本発明の特徴は、縦型バ
イポーラトランジスタを有する半導体装置において、前
記縦型バイポーラトランジスタの外部ベース領域上に高
融点金属シリサイドが形成されており、エミッタ拡散層
の長辺の一端から他端に向けて７０％以上の長辺部分に
対向する外部ベース領域は連続的に狭幅部となってお
り、前記他端近傍の長辺部分に対向する外部ベース領域
は広幅部となっており、前記狭幅部および広幅部のうち
広幅部上のみにベース電極配線を接続するためのコンタ
クト孔が設けられているコンタクト孔が設けられている
半導体装置にある。ここで、前記外部ベース領域の前記
狭幅部において高融点金属と反応して前記高融点シリサ
イドを形成するシリコン基板表面の幅は、低抵抗の金属
シリサイドを形成するのに必要な幅以上、例えば０．６
μｍ以上であることが好ましい。
イポーラトランジスタを有する半導体装置において、前
記縦型バイポーラトランジスタの外部ベース領域上に高
融点金属シリサイドが形成されており、エミッタ拡散層
の長辺の一端から他端に向けて７０％以上の長辺部分に
対向する外部ベース領域は連続的に狭幅部となってお
り、前記他端近傍の長辺部分に対向する外部ベース領域
は広幅部となっており、前記狭幅部および広幅部のうち
広幅部上のみにベース電極配線を接続するためのコンタ
クト孔が設けられているコンタクト孔が設けられている
半導体装置にある。ここで、前記外部ベース領域の前記
狭幅部において高融点金属と反応して前記高融点シリサ
イドを形成するシリコン基板表面の幅は、低抵抗の金属
シリサイドを形成するのに必要な幅以上、例えば０．６
μｍ以上であることが好ましい。
【００２５】本発明の他の特徴は、縦型バイポーラトラ
ンジスタを有する半導体装置において、前記縦型バイポ
ーラトランジスタの外部ベース領域上に高融点金属シリ
サイドが形成されており、前記外部ベース領域のうちエ
ミッタ拡散層の長辺及び短辺を取りまいてこれらの周辺
の全部分に対向した前記外部ベース領域の第１の領域部
分上にはベース電極配線を接続するためのコンタクト孔
が設けられておらず、一短辺側の前記第１の領域部分の
外側に該第１の領域部分と隣接して位置する前記外部ベ
ース領域の第２の領域部分上にベース電極配線を接続す
るためのコンタクト孔が設けられている半導体装置にあ
る。ここで前記外部ベース領域の第１の領域部分におい
て高融点金属と反応して前記高融点シリサイドを形成す
るシリコン基板表面の幅は、低抵抗の金属シリサイドを
形成するのに必要な幅以上、例えば０．６μｍ以上であ
ることが好ましい。さらに、前記コンタクト孔は前記エ
ミッタ拡散層の長辺方向に延在した前記外部ベース領域
の第２の領域部分上に設けられていることができる。
ンジスタを有する半導体装置において、前記縦型バイポ
ーラトランジスタの外部ベース領域上に高融点金属シリ
サイドが形成されており、前記外部ベース領域のうちエ
ミッタ拡散層の長辺及び短辺を取りまいてこれらの周辺
の全部分に対向した前記外部ベース領域の第１の領域部
分上にはベース電極配線を接続するためのコンタクト孔
が設けられておらず、一短辺側の前記第１の領域部分の
外側に該第１の領域部分と隣接して位置する前記外部ベ
ース領域の第２の領域部分上にベース電極配線を接続す
るためのコンタクト孔が設けられている半導体装置にあ
る。ここで前記外部ベース領域の第１の領域部分におい
て高融点金属と反応して前記高融点シリサイドを形成す
るシリコン基板表面の幅は、低抵抗の金属シリサイドを
形成するのに必要な幅以上、例えば０．６μｍ以上であ
ることが好ましい。さらに、前記コンタクト孔は前記エ
ミッタ拡散層の長辺方向に延在した前記外部ベース領域
の第２の領域部分上に設けられていることができる。
【００２６】また上記半導体装置の記載の高融点金属シ
リサイドの形成は、半導体基板表面をイオン注入により
アモルファス化し、しかる後、高融点金属膜を半導体基
板全面に堆積し、ランプアニールを行ってベース拡散層
領域の露出したシリコンと反応させた後、未反応の高融
点金属をエッチング除去して形成することが好ましい。
リサイドの形成は、半導体基板表面をイオン注入により
アモルファス化し、しかる後、高融点金属膜を半導体基
板全面に堆積し、ランプアニールを行ってベース拡散層
領域の露出したシリコンと反応させた後、未反応の高融
点金属をエッチング除去して形成することが好ましい。
【００２７】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００２８】図１（Ａ）は本発明の実施の形態の縦型ト
ランジスタの平面図であり、図１（Ｂ）および図１
（Ｃ）はそれぞれ図１（Ａ）のＢ−Ｂ部およびＣ−Ｃ部
の断面図である。また図２（Ａ）〜（Ｄ）は図１の縦型
ＮＰＮトランジスタを製造する本発明の実施の形態の方
法を工程順に示す断面図である。
ランジスタの平面図であり、図１（Ｂ）および図１
（Ｃ）はそれぞれ図１（Ａ）のＢ−Ｂ部およびＣ−Ｃ部
の断面図である。また図２（Ａ）〜（Ｄ）は図１の縦型
ＮＰＮトランジスタを製造する本発明の実施の形態の方
法を工程順に示す断面図である。
【００２９】本発明の第１の実施の形態の縦型ＮＰＮト
ランジスタは図１（Ａ）〜（Ｃ）に示すように、Ｐ- 型
シリコン基板１０１の主面にＮ型コレクタ拡散層１０２
および素子間分離酸化膜１０３が形成され、Ｎ型コレク
タ拡散層１０２内にＰ型ベース拡散層１０４が形成さ
れ、エミッタ多結晶シリコン１０５との接触で形状が決
定されるＮ+ 型エミッタ拡散層１０６がＰ型ベース拡散
層１０４内に形成されている。このＮ+ 型エミッタ拡散
層１０６下のＰ型ベース拡散層１０４の箇所が真性ベー
ス領域となり、その周りのＰ型ベース拡散層１０４の箇
所が外部ベース領域となる。エミッタ多結晶シリコン１
０５の側面にはサイドウォール酸化膜１０７が形成され
ている。またこのＮ+ 型エミッタ拡散層１０６の平面形
状はＹ方向を延在する長辺とそれと直角方向のＸ方向を
延在する短辺を有する長方形である。
ランジスタは図１（Ａ）〜（Ｃ）に示すように、Ｐ- 型
シリコン基板１０１の主面にＮ型コレクタ拡散層１０２
および素子間分離酸化膜１０３が形成され、Ｎ型コレク
タ拡散層１０２内にＰ型ベース拡散層１０４が形成さ
れ、エミッタ多結晶シリコン１０５との接触で形状が決
定されるＮ+ 型エミッタ拡散層１０６がＰ型ベース拡散
層１０４内に形成されている。このＮ+ 型エミッタ拡散
層１０６下のＰ型ベース拡散層１０４の箇所が真性ベー
ス領域となり、その周りのＰ型ベース拡散層１０４の箇
所が外部ベース領域となる。エミッタ多結晶シリコン１
０５の側面にはサイドウォール酸化膜１０７が形成され
ている。またこのＮ+ 型エミッタ拡散層１０６の平面形
状はＹ方向を延在する長辺とそれと直角方向のＸ方向を
延在する短辺を有する長方形である。
【００３０】この実施の形態において、Ｎ+ 型エミッタ
拡散層１０６の長辺に対向した外部ベース領域１０４は
Ｘ方向の寸法が小の狭幅部１０４ＳとＸ方向の寸法が大
の広幅部１０４Ｌとから構成されている。
拡散層１０６の長辺に対向した外部ベース領域１０４は
Ｘ方向の寸法が小の狭幅部１０４ＳとＸ方向の寸法が大
の広幅部１０４Ｌとから構成されている。
【００３１】また、エミッタ多結晶シリコン１０５の上
面およびコレクタ拡散層１０２のコンタクト部ととも
に、Ｐ型ベース拡散層１０４の外部ベース領域の露出し
た基板の全表面にチタンシリサイド層１０９が形成され
ている。
面およびコレクタ拡散層１０２のコンタクト部ととも
に、Ｐ型ベース拡散層１０４の外部ベース領域の露出し
た基板の全表面にチタンシリサイド層１０９が形成され
ている。
【００３２】そして、層間絶縁膜１１０にベースコンタ
クト孔１１１Ｂを含む各コンタクト孔１１１がそれぞれ
形成されている。ここで、ベースコンタクト孔１１１Ｂ
は外部ベース領域１０４の狭幅部１０４Ｓおよび広幅部
１０４Ｌのうち、広幅部１０４Ｌ上のみに形成されてい
る。
クト孔１１１Ｂを含む各コンタクト孔１１１がそれぞれ
形成されている。ここで、ベースコンタクト孔１１１Ｂ
は外部ベース領域１０４の狭幅部１０４Ｓおよび広幅部
１０４Ｌのうち、広幅部１０４Ｌ上のみに形成されてい
る。
【００３３】コレクタコンタクト孔１１１を通してコレ
クタ電極配線１１２がＮ型コレクタ拡散層１０２のチタ
ンシリサイド層１０９に接続し、エミッタコンタクト孔
１１１を通してエミッタ電極配線１１２がエミッタ多結
晶シリコン１０５のチタンシリサイド層１０９に接続
し、ベースコンタクト孔１１１Ｂを通してベース電極配
線１１２ＢがＰ型ベース拡散層１０４の幅広部１０４Ｌ
のチタンシリサイド層１０９に接続している。これらの
電極配線は通常アルミ系の配線材料から構成される金属
電極配線である。
クタ電極配線１１２がＮ型コレクタ拡散層１０２のチタ
ンシリサイド層１０９に接続し、エミッタコンタクト孔
１１１を通してエミッタ電極配線１１２がエミッタ多結
晶シリコン１０５のチタンシリサイド層１０９に接続
し、ベースコンタクト孔１１１Ｂを通してベース電極配
線１１２ＢがＰ型ベース拡散層１０４の幅広部１０４Ｌ
のチタンシリサイド層１０９に接続している。これらの
電極配線は通常アルミ系の配線材料から構成される金属
電極配線である。
【００３４】このようにＮ+ 型エミッタ拡散層１０６の
長辺に対向した外部ベース領域の面積を削減するため
に、外部ベース領域上にチタンシリサイドを形成してお
り、アルミ金属配線を施すためのコンタクト孔をその上
に開けてベースコンタクト部となる部分のみのベース拡
散層を広げているから外部ベース領域の面積が減少し、
ベース−コレクタ間容量を低減することができる。
長辺に対向した外部ベース領域の面積を削減するため
に、外部ベース領域上にチタンシリサイドを形成してお
り、アルミ金属配線を施すためのコンタクト孔をその上
に開けてベースコンタクト部となる部分のみのベース拡
散層を広げているから外部ベース領域の面積が減少し、
ベース−コレクタ間容量を低減することができる。
【００３５】この外部ベース領域の面積の削減の度合い
はエミッタ拡散層の長辺方向の長さによって異なるが、
外部ベース領域の広幅部１０４Ｌはコンタクト構造を得
るためにのみ存在すればよいから、一般的にはエミッタ
拡散層１０６の長辺の７０％以上、図１（Ａ）の平面図
ではエミッタ拡散層１０６の長辺の上端から下方向に７
０％以上の部分に対応した外部ベース領域が狭幅部１０
４Ｓであることが好ましい。
はエミッタ拡散層の長辺方向の長さによって異なるが、
外部ベース領域の広幅部１０４Ｌはコンタクト構造を得
るためにのみ存在すればよいから、一般的にはエミッタ
拡散層１０６の長辺の７０％以上、図１（Ａ）の平面図
ではエミッタ拡散層１０６の長辺の上端から下方向に７
０％以上の部分に対応した外部ベース領域が狭幅部１０
４Ｓであることが好ましい。
【００３６】またこの狭幅部１０４Ｓにおけるシリコン
基板表面の幅（Ｘ方向の寸法）を０．６μｍ以上にする
ことにより、チタンシリサイド層１０９を十分低抵抗に
形成することができる。これにより０．６μｍ以上の幅
（Ｘ方向の寸法）を有したチタンシリサイド層１０９が
狭幅部１０４ＳをＹ方向を延在する構成となっている。
基板表面の幅（Ｘ方向の寸法）を０．６μｍ以上にする
ことにより、チタンシリサイド層１０９を十分低抵抗に
形成することができる。これにより０．６μｍ以上の幅
（Ｘ方向の寸法）を有したチタンシリサイド層１０９が
狭幅部１０４ＳをＹ方向を延在する構成となっている。
【００３７】例えば、Ｎ+ エミッタ拡散層１０６の平面
形状（Ｙ×Ｘ）を３．６μｍ×１．８μｍとすると、図
５と同様に、Ｌ＝４．８μｍ、Ｍ＝４．６μｍとなり、
Ｅ＝１．６μｍ、Ｆ＝３．４と試算されるから、外部ベ
ースの面積は、（４．８×４．６）−｛（３．６×１．
８）−（３．４×１．６）｝＝１０．１６μｍ2 と縮小
される。すなわち、Ｆ×Ｅだけ縮小される。
形状（Ｙ×Ｘ）を３．６μｍ×１．８μｍとすると、図
５と同様に、Ｌ＝４．８μｍ、Ｍ＝４．６μｍとなり、
Ｅ＝１．６μｍ、Ｆ＝３．４と試算されるから、外部ベ
ースの面積は、（４．８×４．６）−｛（３．６×１．
８）−（３．４×１．６）｝＝１０．１６μｍ2 と縮小
される。すなわち、Ｆ×Ｅだけ縮小される。
【００３８】この場合、外部ベース領域の面積の削減の
度合いは図５の外部ベース領域の面積が１５．６μｍ2
であったから、本発明では約３５％面積が縮小したこと
になる。
度合いは図５の外部ベース領域の面積が１５．６μｍ2
であったから、本発明では約３５％面積が縮小したこと
になる。
【００３９】また本発明は、層間絶縁膜上にチタンシリ
サイド層を延在させてそこにベース金属電極配線と接続
するコンタクト部を形成するようなものではないから、
図４の従来技術の不都合は全く関係ない。
サイド層を延在させてそこにベース金属電極配線と接続
するコンタクト部を形成するようなものではないから、
図４の従来技術の不都合は全く関係ない。
【００４０】さらに、縦型ＮＰＮバイポーラトランジス
タと横型ＰＮＰバイポーラトランジスタとを集積化する
場合には、横型ＰＮＰトランジスタのコレクタ拡散層と
縦型ＮＰＮバイポーラトランジスタの外部ベース領域と
は同一の拡散工程で連続的に形成される。したがって本
発明の縦型ＮＰＮバイポーラトランジスタを採用してそ
の外部ベース領域の面積を削減することは横型ＰＮＰト
ランジスタのコレクタ拡散層の面積も削減したこととな
り、横型ＰＮＰトランジスタのベース−コレクタ間容量
も小さくすることができる。
タと横型ＰＮＰバイポーラトランジスタとを集積化する
場合には、横型ＰＮＰトランジスタのコレクタ拡散層と
縦型ＮＰＮバイポーラトランジスタの外部ベース領域と
は同一の拡散工程で連続的に形成される。したがって本
発明の縦型ＮＰＮバイポーラトランジスタを採用してそ
の外部ベース領域の面積を削減することは横型ＰＮＰト
ランジスタのコレクタ拡散層の面積も削減したこととな
り、横型ＰＮＰトランジスタのベース−コレクタ間容量
も小さくすることができる。
【００４１】次に図２（Ａ）〜（Ｄ）を参照して本発明
の実施の形態の製造方法を説明する。
の実施の形態の製造方法を説明する。
【００４２】先ず図２（Ａ）に示すように、Ｐ- 型半導
体基板１０１を用意し、コレクタ拡散層１０２、素子間
分離酸化膜１０３、Ｐ型ベース拡散層１０４をそれぞれ
形成する。コレクタ拡散層、ベース拡散層の濃度および
深さは集積回路の耐圧によって異なる。また素子間分離
酸化膜１０３は通常のＬＯＣＯＳ法かまたはリセスＬＯ
ＣＯＳ法などで３００〜５００ｎｍ程度の厚さに形成す
る。
体基板１０１を用意し、コレクタ拡散層１０２、素子間
分離酸化膜１０３、Ｐ型ベース拡散層１０４をそれぞれ
形成する。コレクタ拡散層、ベース拡散層の濃度および
深さは集積回路の耐圧によって異なる。また素子間分離
酸化膜１０３は通常のＬＯＣＯＳ法かまたはリセスＬＯ
ＣＯＳ法などで３００〜５００ｎｍ程度の厚さに形成す
る。
【００４３】次に図２（Ｂ）に示すように、ベース拡散
層上の薄い酸化膜の一部を開孔した後、多結晶シリコン
膜を１５０〜３００ｎｍ程度成長してこれにエネルギー
５０〜７０ｋｅＶ、ドーズ量５×１０15〜１×１０16ｃ
ｍ-2の砒素のイオン注入を行う。この多結晶シリコンを
所望の形状にパターニングしてエミッタ多結晶シリコン
１０５を形成し、熱処理を行って砒素をベース拡散層中
に拡散してＮ+ 型エッミタ拡散層１０６を形成する。さ
らにＣＶＤ法によりシリコン酸化膜１５０〜３００ｎｍ
を堆積した後、異方性プラズマエッチングを行ってサイ
ドウォール酸化膜１０７を形成する。ここまでは図４に
示した従来の外部ベース領域を削減したＮＰＮトランジ
スタの製造方法と同一である。
層上の薄い酸化膜の一部を開孔した後、多結晶シリコン
膜を１５０〜３００ｎｍ程度成長してこれにエネルギー
５０〜７０ｋｅＶ、ドーズ量５×１０15〜１×１０16ｃ
ｍ-2の砒素のイオン注入を行う。この多結晶シリコンを
所望の形状にパターニングしてエミッタ多結晶シリコン
１０５を形成し、熱処理を行って砒素をベース拡散層中
に拡散してＮ+ 型エッミタ拡散層１０６を形成する。さ
らにＣＶＤ法によりシリコン酸化膜１５０〜３００ｎｍ
を堆積した後、異方性プラズマエッチングを行ってサイ
ドウォール酸化膜１０７を形成する。ここまでは図４に
示した従来の外部ベース領域を削減したＮＰＮトランジ
スタの製造方法と同一である。
【００４４】次に図２（Ｃ）に示すように、高融点金属
であるチタン膜１０８を３００〜１００ｎｍの厚さスパ
ッタ法で成長し、窒素雰囲気中で７００から８００℃程
度のランプアニール処理を行うことで下地のシリコンと
チタンが反応してチタンシリサイド層１０９が形成され
る。この際、予めチタン膜をスパッタする前にシリコン
基板全面に砒素イオンを３〜５×１０14ｃｍ-2程度注入
して拡散層表面をアモルファス化しておくとチタンシリ
サイドが形成され易い。
であるチタン膜１０８を３００〜１００ｎｍの厚さスパ
ッタ法で成長し、窒素雰囲気中で７００から８００℃程
度のランプアニール処理を行うことで下地のシリコンと
チタンが反応してチタンシリサイド層１０９が形成され
る。この際、予めチタン膜をスパッタする前にシリコン
基板全面に砒素イオンを３〜５×１０14ｃｍ-2程度注入
して拡散層表面をアモルファス化しておくとチタンシリ
サイドが形成され易い。
【００４５】次に、素子分離酸化膜１０３およびサイド
ォール酸化膜１０７上の反応生成物および未反応のチタ
ン膜１０８をアンモニアと過酸化水素水の混合液でエッ
チング除去する。
ォール酸化膜１０７上の反応生成物および未反応のチタ
ン膜１０８をアンモニアと過酸化水素水の混合液でエッ
チング除去する。
【００４６】最後に図２（Ｄ）に示すように、層間絶縁
膜１１０を成長し、これにベースコンタクト孔１１１Ｂ
を含む各コンタクト孔１１１を開け、ベースアルミ電極
配線１１２Ｂを含む各アルミ電極配線１１２を接続形成
して素子を完成する。
膜１１０を成長し、これにベースコンタクト孔１１１Ｂ
を含む各コンタクト孔１１１を開け、ベースアルミ電極
配線１１２Ｂを含む各アルミ電極配線１１２を接続形成
して素子を完成する。
【００４７】以上のような工程で製造した場合、図４に
示した従来の外部ベース領域を削減したＮＰＮトランジ
スタの製造方法に比べ、フォトリソグラフィ工程１回分
と１×１０17〜１×１０18ｃｍ-2という高ドーズ量のシ
リコンイオン注入工程が省略できる。
示した従来の外部ベース領域を削減したＮＰＮトランジ
スタの製造方法に比べ、フォトリソグラフィ工程１回分
と１×１０17〜１×１０18ｃｍ-2という高ドーズ量のシ
リコンイオン注入工程が省略できる。
【００４８】図３は本発明の他の実施の形態のＮＰＮト
ランジスタを示す平面図である。尚、図３において図１
と同一もしくは類似の箇所は同じ符号を付してあるか
ら、重複する説明は省略する。
ランジスタを示す平面図である。尚、図３において図１
と同一もしくは類似の箇所は同じ符号を付してあるか
ら、重複する説明は省略する。
【００４９】図３の実施の形態では、エミッタ拡散層１
０６の長辺の全ての部分に対向した外部ベース領域は全
て低抵抗のシリサイドを形成するのに必要な狭い幅とし
ており、ベース金属電極配線１１２Ｂのコンタクト孔１
１１Ｂは、外部ベース領域のエミッタ拡散層の長辺方向
（Ｙ方向）に延在させたところに開口している。
０６の長辺の全ての部分に対向した外部ベース領域は全
て低抵抗のシリサイドを形成するのに必要な狭い幅とし
ており、ベース金属電極配線１１２Ｂのコンタクト孔１
１１Ｂは、外部ベース領域のエミッタ拡散層の長辺方向
（Ｙ方向）に延在させたところに開口している。
【００５０】この実施の形態の利点はエミッタ拡散層の
長辺と直交する方向にエミッタ金属電極配線を延在させ
ることができることにある。即ち、この配線幅を太くす
ることができ、大電流を流すトランジスタに適してい
る。
長辺と直交する方向にエミッタ金属電極配線を延在させ
ることができることにある。即ち、この配線幅を太くす
ることができ、大電流を流すトランジスタに適してい
る。
【００５１】
【発明の効果】以上説明したように本発明は、縦型ＮＰ
Ｎトランジスタの外部ベース領域の拡散層上に高融点金
属シリサイドを形成し、エミッタの長辺に対向する部分
の外部ベース領域の面積を削減したので、ベース−コレ
クタ接合容量が低減し、集積回路の高速化を可能として
いる。
Ｎトランジスタの外部ベース領域の拡散層上に高融点金
属シリサイドを形成し、エミッタの長辺に対向する部分
の外部ベース領域の面積を削減したので、ベース−コレ
クタ接合容量が低減し、集積回路の高速化を可能として
いる。
【００５２】また本発明は比較的簡単な製造工程での作
り込みが可能であり、このために従来の外部ベース領域
を削減した縦型バイポーラトランジスタの製法に比べコ
ストダウン、ＴＡＴ短縮を成らしめることを可能として
いる。
り込みが可能であり、このために従来の外部ベース領域
を削減した縦型バイポーラトランジスタの製法に比べコ
ストダウン、ＴＡＴ短縮を成らしめることを可能として
いる。
【００５３】そして本発明では。コンタクト孔の面積が
小さくなることによる外部ベース抵抗の増加は拡散層上
をシリサイド化したことにより補われている。
小さくなることによる外部ベース抵抗の増加は拡散層上
をシリサイド化したことにより補われている。
【００５４】また実施の形態では説明を省略したが、本
発明の外部ベース領域に高濃度のボロン注入を行ってＰ
+ 型外部領域を形成し、外部ベース抵抗の低減をさらに
図っても良い。
発明の外部ベース領域に高濃度のボロン注入を行ってＰ
+ 型外部領域を形成し、外部ベース抵抗の低減をさらに
図っても良い。
【００５５】さらに本発明はバイポーラ集積回路のみな
らず、Ｂｉ−ＣＭＯＳ集積回路にも適用できることはい
うまでもない。
らず、Ｂｉ−ＣＭＯＳ集積回路にも適用できることはい
うまでもない。
【図１】本発明の実施の形態における縦型バイポーラト
ランジスタを示す図であり、（Ａ）は平面図、（Ｂ）お
よび（Ｃ）はそれぞれ（Ａ）のＢ−Ｂ部およびＣ−Ｃ部
の断面図である。
ランジスタを示す図であり、（Ａ）は平面図、（Ｂ）お
よび（Ｃ）はそれぞれ（Ａ）のＢ−Ｂ部およびＣ−Ｃ部
の断面図である。
【図２】図１の縦型バイポーラトランジスタを製造する
実施の形態の方法を工程順に示す断面図である。
実施の形態の方法を工程順に示す断面図である。
【図３】本発明の他の実施の形態における縦型バイポー
ラトランジスタを示す平面図である。
ラトランジスタを示す平面図である。
【図４】従来技術の縦型バイポーラトランジスタを製造
工程順に示す断面図である。
工程順に示す断面図である。
【図５】他の従来技術の縦型バイポーラトランジスタを
示す図であり、（Ａ）は平面図、（Ｂ）はそれぞれ
（Ａ）のＢ−Ｂ部の断面図である。
示す図であり、（Ａ）は平面図、（Ｂ）はそれぞれ
（Ａ）のＢ−Ｂ部の断面図である。
１０１，５０１，６０１ Ｐ- 型シリコン基板 １０２，５０２，６０２ Ｎ型コレクタ拡散層 １０３，５０３，６０３ 素子間分離領域 １０４，５０４，６０４ Ｐ型ベース拡散層 １０５，５０５，６０５ エミッタ多結晶シリコン １０６，５０６，６０６ Ｎ+ 型エミッタ拡散層 １０７，５０７ サイドウォール酸化膜 １０８，５０８ チタン膜 １０９，５１０ チタンシリサイド層 １１０，５１１，６０７ 層間絶縁膜 １１１，１１１Ｂ，５１２，５１２Ｂ，６０８，６０８
Ｂ コンタクト孔 １１２，１１２Ｂ，５１３，５１３Ｂ６０９，６０９Ｂ
アルミ電極配線 ５０９ フォトレジスト
Ｂ コンタクト孔 １１２，１１２Ｂ，５１３，５１３Ｂ６０９，６０９Ｂ
アルミ電極配線 ５０９ フォトレジスト
Claims (8)
- 【請求項１】 縦型バイポーラトランジスタを有する半
導体装置において、前記縦型バイポーラトランジスタの
外部ベース領域上に高融点金属シリサイドが形成されて
おり、エミッタ拡散層の長辺の一端から他端に向けて７
０％以上の長辺部分に対向する外部ベース領域は連続的
に狭幅部となっており、前記他端近傍の長辺部分に対向
する外部ベース領域は広幅部となっており、前記狭幅部
および広幅部のうち広幅部上のみにベース電極配線を接
続するためのコンタクト孔が設けられていることを特徴
とする半導体装置。 - 【請求項２】 前記外部ベース領域の前記狭幅部におい
て高融点金属と反応して前記高融点シリサイドを形成す
るシリコン基板表面の幅は、低抵抗の金属シリサイドを
形成するのに必要な幅以上であることを特徴とする請求
項１記載の半導体装置。 - 【請求項３】 前記低抵抗の金属シリサイドを形成する
のに必要な幅は０．６μｍであることを特徴とする請求
項２記載の半導体装置。 - 【請求項４】 縦型バイポーラトランジスタを有する半
導体装置において、前記縦型バイポーラトランジスタの
外部ベース領域上に高融点金属シリサイドが形成されて
おり、前記外部ベース領域のうちエミッタ拡散層の長辺
及び短辺を取りまいてこれらの周辺の全部分に対向した
前記外部ベース領域の第１の領域部分上にはベース電極
配線を接続するためのコンタクト孔が設けられておら
ず、一短辺側の前記第１の領域部分の外側に該第１の領
域部分と隣接して位置する前記外部ベース領域の第２の
領域部分上にベース電極配線を接続するためのコンタク
ト孔が設けられていることを特徴とする半導体装置。 - 【請求項５】 前記外部ベース領域の第１の領域部分に
おいて高融点金属と反応して前記高融点シリサイドを形
成するシリコン基板表面の幅は、低抵抗の金属シリサイ
ドを形成するのに必要な幅以上であることを特徴とする
請求項４記載の半導体装置。 - 【請求項６】 前記低抵抗の金属シリサイドを形成する
のに必要な幅は０．６μｍであることを特徴とする請求
項５記載の半導体装置。 - 【請求項７】 前記コンタクト孔は前記エミッタ拡散層
の長辺方向に延在した前記外部ベース領域の第２の領域
部分上に設けられていることを特徴とする請求項４記載
の半導体装置。 - 【請求項８】 請求項１乃至請求項７のいずれかに記載
の高融点金属シリサイドの形成は、半導体基板表面をイ
オン注入によりアモルファス化し、しかる後、高融点金
属膜を半導体基板全面に堆積し、ランプアニールを行っ
てベース拡散層領域の露出したシリコンと反応させた
後、未反応の高融点金属をエッチング除去して形成する
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268362A JP3022343B2 (ja) | 1996-10-09 | 1996-10-09 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8268362A JP3022343B2 (ja) | 1996-10-09 | 1996-10-09 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10116836A JPH10116836A (ja) | 1998-05-06 |
| JP3022343B2 true JP3022343B2 (ja) | 2000-03-21 |
Family
ID=17457473
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8268362A Expired - Fee Related JP3022343B2 (ja) | 1996-10-09 | 1996-10-09 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3022343B2 (ja) |
-
1996
- 1996-10-09 JP JP8268362A patent/JP3022343B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10116836A (ja) | 1998-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0293731A2 (en) | A bicmos process for forming self-aligned NPN emitters and bases and mosfet/source drains | |
| US4962053A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JP2000252294A (ja) | 半導体装置及びその製造方法 | |
| EP0274217A1 (en) | Method of producing a semiconductor device | |
| JPH0786579A (ja) | 半導体装置 | |
| JP3638313B2 (ja) | 併合された装置を支援するＢｉＣＭＯＳ処理工程 | |
| JPH0644572B2 (ja) | 半導体装置の製造方法 | |
| US5811860A (en) | Bi-CMOS merged devices | |
| US5065209A (en) | Bipolar transistor fabrication utilizing CMOS techniques | |
| JP3022343B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0581051B2 (ja) | ||
| JPH1131665A (ja) | 半導体集積回路装置の製造方法 | |
| JP3104294B2 (ja) | Ｂｉ−ＣＭＯＳ集積回路の製造方法 | |
| JP3055781B2 (ja) | 半導体装置及びその製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH10284438A (ja) | 半導体集積回路及びその製造方法 | |
| JPH06350035A (ja) | 半導体装置の製造方法 | |
| JPH11238817A (ja) | 半導体装置およびその製造方法 | |
| JP2701551B2 (ja) | 半導体装置の製造方法 | |
| JPH07273197A (ja) | 半導体装置及びその製造方法 | |
| JP2830089B2 (ja) | 半導体集積回路の製造方法 | |
| JP2709714B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05235029A (ja) | 半導体装置の製造方法 | |
| JPH0927562A (ja) | 集積回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991214 |
|
| LAPS | Cancellation because of no payment of annual fees |