JP3019872B2 - パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置 - Google Patents
パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置Info
- Publication number
- JP3019872B2 JP3019872B2 JP2334770A JP33477090A JP3019872B2 JP 3019872 B2 JP3019872 B2 JP 3019872B2 JP 2334770 A JP2334770 A JP 2334770A JP 33477090 A JP33477090 A JP 33477090A JP 3019872 B2 JP3019872 B2 JP 3019872B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- pulse
- stage
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electron Beam Exposure (AREA)
Description
【発明の詳細な説明】 〔発明の概要〕 パルス数をアナログ信号に変換する回路およびこれを
用いた荷電粒子ビーム露光装置に関し、 ステージ位置帰還用偏向制御信号を得るのに、従来の
ようにカウンタとDACを使用することなく、レーザ干渉
計のパルスコンバータから出てくるアップパルス、ダウ
ンパルスを直接これらのパルス数の差を示すアナログ信
号に変換する回路を開発し、この回路を用いて前記偏向
制御信号を得るようにすることを目的とし、 パルス数／アナログ信号変換回路を、アップパルスを
入力される第１のゲートと、ダウンパルスを入力される
第２のゲートと、これらのゲートの出力でセット、リセ
ットされるフリップフロップと、該フリップフロップの
出力が０で、後段のフリップフロップの出力が１のとき
前記第１のゲートと後段の第２のゲートを開く出力を生
じる第３のゲートとからなるゲート群を複数備え、更
に、該複数のゲート群の各フリップフロップの出力の1,
0で同じ電流を出力し、また出力停止する複数の電流回
路と、これらの電流回路の出力電流の和をとる加算回路
を備える構成とし、またステージの移動を荷電粒子ビー
ムの偏向系に帰還してステージの移動が描画を乱さない
ようにした荷電粒子ビーム露光装置において、ステージ
の一方向移動で出力するアップパルスと該ステージの逆
方向移動で出力するダウンパルスを入力され、これらで
セット、リセットされる複数のフリップフロップ（F
F）、該フリップフロップの出力で同じ電流を出力し、
前記アップ、ダウンパルスの入力に対し１つのみがオン
／オフするスイッチを有する複数の電流回路（R,Q）
と、これらの電流回路の出力の和をとる加算回路（AD
D）とを備え、前記アップ、ダウンのパルスの入力数の
差に応じたアナログ信号を出力するパルス数／アナログ
信号変換回路を、該ステージの移動を荷電粒子ビームの
偏向系に帰還する回路に用いた構成とする。
用いた荷電粒子ビーム露光装置に関し、 ステージ位置帰還用偏向制御信号を得るのに、従来の
ようにカウンタとDACを使用することなく、レーザ干渉
計のパルスコンバータから出てくるアップパルス、ダウ
ンパルスを直接これらのパルス数の差を示すアナログ信
号に変換する回路を開発し、この回路を用いて前記偏向
制御信号を得るようにすることを目的とし、 パルス数／アナログ信号変換回路を、アップパルスを
入力される第１のゲートと、ダウンパルスを入力される
第２のゲートと、これらのゲートの出力でセット、リセ
ットされるフリップフロップと、該フリップフロップの
出力が０で、後段のフリップフロップの出力が１のとき
前記第１のゲートと後段の第２のゲートを開く出力を生
じる第３のゲートとからなるゲート群を複数備え、更
に、該複数のゲート群の各フリップフロップの出力の1,
0で同じ電流を出力し、また出力停止する複数の電流回
路と、これらの電流回路の出力電流の和をとる加算回路
を備える構成とし、またステージの移動を荷電粒子ビー
ムの偏向系に帰還してステージの移動が描画を乱さない
ようにした荷電粒子ビーム露光装置において、ステージ
の一方向移動で出力するアップパルスと該ステージの逆
方向移動で出力するダウンパルスを入力され、これらで
セット、リセットされる複数のフリップフロップ（F
F）、該フリップフロップの出力で同じ電流を出力し、
前記アップ、ダウンパルスの入力に対し１つのみがオン
／オフするスイッチを有する複数の電流回路（R,Q）
と、これらの電流回路の出力の和をとる加算回路（AD
D）とを備え、前記アップ、ダウンのパルスの入力数の
差に応じたアナログ信号を出力するパルス数／アナログ
信号変換回路を、該ステージの移動を荷電粒子ビームの
偏向系に帰還する回路に用いた構成とする。
本発明は、パルス数をアナログ信号に変換する回路お
よびこれを用いた荷電粒子ビーム露光装置に関する。
よびこれを用いた荷電粒子ビーム露光装置に関する。
近年、集積回路の高密度化に伴い、長年微細パターン
形成の主流であったフォトリソグラフィーに代わり、荷
電粒子線、特に電子ビームによる露光やＸ線を用いる新
しい露光方法が検討され、実際に使用される様になって
きた。電子ビーム露光は、電子ビームを用いてパターン
形成を行ないミクロン程度またはそれ以下の微細なパタ
ーンを形成できる事に大きな特徴がある。
形成の主流であったフォトリソグラフィーに代わり、荷
電粒子線、特に電子ビームによる露光やＸ線を用いる新
しい露光方法が検討され、実際に使用される様になって
きた。電子ビーム露光は、電子ビームを用いてパターン
形成を行ないミクロン程度またはそれ以下の微細なパタ
ーンを形成できる事に大きな特徴がある。
電子ビーム露光方法には、ポイントビームや可変矩形
ビームで露光する方法があり、これらはひと筆書きと呼
ばれるが、非常にスルーピットが低くて、メモリなどの
量産には使用出来ないと考えられている。
ビームで露光する方法があり、これらはひと筆書きと呼
ばれるが、非常にスルーピットが低くて、メモリなどの
量産には使用出来ないと考えられている。
これに対して、ステンシルマスクにパターンを開孔と
して形成し、該パターンを選択的に通過せしめてビーム
を整形して露光する方法がある。これはブロック露光と
呼ばれ、今後のLSI製造の高速化で期待される。
して形成し、該パターンを選択的に通過せしめてビーム
を整形して露光する方法がある。これはブロック露光と
呼ばれ、今後のLSI製造の高速化で期待される。
第４図にステンシルマスクを使用する電子ビーム露光
装置の概要を示す。11は電子銃、12はスリット、13〜18
は電子レンズ、20はステンシルマスク、21〜24は偏向
器、30はウエハ、31はステージである。ステージ31はス
テージ移動機構32により移動し、その移動量はレーザ干
渉計32により測定される。偏向器にはデジタル／アナロ
グ変換器DACとバッファアンプAMPが付属し、ステンシル
マスク20にはその移動機構34が付属する。これらの制御
にパターン制御コントローラ35、ブランキング制御回路
36、偏向制御回路37、シーケンスコントローラ38、デー
タメモリ39、プロセッサ40、インタフェース41、磁気デ
ィスク42がある。
装置の概要を示す。11は電子銃、12はスリット、13〜18
は電子レンズ、20はステンシルマスク、21〜24は偏向
器、30はウエハ、31はステージである。ステージ31はス
テージ移動機構32により移動し、その移動量はレーザ干
渉計32により測定される。偏向器にはデジタル／アナロ
グ変換器DACとバッファアンプAMPが付属し、ステンシル
マスク20にはその移動機構34が付属する。これらの制御
にパターン制御コントローラ35、ブランキング制御回路
36、偏向制御回路37、シーケンスコントローラ38、デー
タメモリ39、プロセッサ40、インタフェース41、磁気デ
ィスク42がある。
パターン制御コントローラ35は電子ビームを点線で示
すように偏向し、またマスク移動機構34を介してステン
シルマスク20を水平方向で移動し、これらにより、電子
ビームがステンシルマスク上の所望パターンを通過して
該パターンに整形されるようにする。メモリなどでは同
じパターンが繰り返し現れるので、該パターンをステン
シルマスクに形成しておけば、該パターンの描画を一度
に行なうことができ、処理速度を上げることができる。
繰り返し頻度が高くない場合はその都度描画する他はな
く、この目的でステンシルマスクには可変矩形ビーム用
の開口も形成される。
すように偏向し、またマスク移動機構34を介してステン
シルマスク20を水平方向で移動し、これらにより、電子
ビームがステンシルマスク上の所望パターンを通過して
該パターンに整形されるようにする。メモリなどでは同
じパターンが繰り返し現れるので、該パターンをステン
シルマスクに形成しておけば、該パターンの描画を一度
に行なうことができ、処理速度を上げることができる。
繰り返し頻度が高くない場合はその都度描画する他はな
く、この目的でステンシルマスクには可変矩形ビーム用
の開口も形成される。
電子ビームによるウエハへの描画は第５図に示すよう
に行なわれる。実線矢印がステージ移動方向で、本例で
は左下端から左上端へ、１ステップ右に移動したのち下
から下へ、下端で１ステップ右へ移動して下から上へ、
……の順である。この間に幅2mm程度のストライプ状領
域の露光が行なわれ、この露光エリアは2mm×2mmのメイ
ンフィールド、それを細分したサブフィールドに区分し
て取扱われる。このメイン／サブフィールド内での露光
点の移動はメイン／サブ偏向系による電子ビームの偏向
で行なわれる。
に行なわれる。実線矢印がステージ移動方向で、本例で
は左下端から左上端へ、１ステップ右に移動したのち下
から下へ、下端で１ステップ右へ移動して下から上へ、
……の順である。この間に幅2mm程度のストライプ状領
域の露光が行なわれ、この露光エリアは2mm×2mmのメイ
ンフィールド、それを細分したサブフィールドに区分し
て取扱われる。このメイン／サブフィールド内での露光
点の移動はメイン／サブ偏向系による電子ビームの偏向
で行なわれる。
第６図はステージ駆動機構の概要を示し、32a,32bは
ステージ31のＸ方向、Ｙ方向駆動モータ、33a,33bはそ
のX,Y方向移動量を検出するレーザ測長器、32cはステー
ジ制御部である。
ステージ31のＸ方向、Ｙ方向駆動モータ、33a,33bはそ
のX,Y方向移動量を検出するレーザ測長器、32cはステー
ジ制御部である。
露光は、ステージを移動させながら電子ビームを偏向
して行なう。この際ステージの移動が描画パターンを乱
すことがないようにしており、このための制御機構の概
要を第７図に示す。この図で45はパターン発生器、46は
パターン補正器46で、DAC,AMP,偏向器24aと共に電子ビ
ームＢを偏向して前記サブフィールド内での描画を行な
う。また47はパルスコンバータ、48はステージ位置カウ
ンタで、これらは第６図（ａ）ではDAC,AMP、偏向器24b
と共に電子ビームＢを偏向して、ステージ31が移動して
も電子ビームの投射位置は不変であるようにする。この
後者の系（これを位置帰還系、前者を描画系とする）
で、ステージ移動中に描画をしても、描画されたものが
ステージ移動で変形することがなくなる。第７図（ｂ）
ではDAC後は１つに纏めている点が第７図（ａ）と異な
るだけで、他は第７図（ａ）と同じである。
して行なう。この際ステージの移動が描画パターンを乱
すことがないようにしており、このための制御機構の概
要を第７図に示す。この図で45はパターン発生器、46は
パターン補正器46で、DAC,AMP,偏向器24aと共に電子ビ
ームＢを偏向して前記サブフィールド内での描画を行な
う。また47はパルスコンバータ、48はステージ位置カウ
ンタで、これらは第６図（ａ）ではDAC,AMP、偏向器24b
と共に電子ビームＢを偏向して、ステージ31が移動して
も電子ビームの投射位置は不変であるようにする。この
後者の系（これを位置帰還系、前者を描画系とする）
で、ステージ移動中に描画をしても、描画されたものが
ステージ移動で変形することがなくなる。第７図（ｂ）
ではDAC後は１つに纏めている点が第７図（ａ）と異な
るだけで、他は第７図（ａ）と同じである。
レーザ干渉計の出力はパルスコンバータ47でパルスに
され、このパルスがステージ位置カウンタ48でアップ／
ダウンカウントされ、その計数値がDACでアナログ信号
に変換される。ステージ31が一方向に移動するときDAC
の出力信号は第５図のS2の如くなる。これに対して描画
系の信号は同図のS1の如きものである。
され、このパルスがステージ位置カウンタ48でアップ／
ダウンカウントされ、その計数値がDACでアナログ信号
に変換される。ステージ31が一方向に移動するときDAC
の出力信号は第５図のS2の如くなる。これに対して描画
系の信号は同図のS1の如きものである。
位置帰還系では、ステージの振動などでも描画が乱さ
れないようにする。パルスコンバータ47は、ステージの
0.005μｍ（＝λ/120）の移動で１パルスを発生する。
従ってステージの移動速度が50mm/secなら出力周波数は
10MHzであり、カウンタ48はこれをアップ／ダウンカウ
ントする。
れないようにする。パルスコンバータ47は、ステージの
0.005μｍ（＝λ/120）の移動で１パルスを発生する。
従ってステージの移動速度が50mm/secなら出力周波数は
10MHzであり、カウンタ48はこれをアップ／ダウンカウ
ントする。
ステージ位置の帰還は第10図に示すように、メインデ
フレクタとサブデフレクタに対して行なわれる。レーザ
干渉計出力のカウンタ48の計数値をメインフィールドで
の処理開始時にレジスタ49に取込み、レジスタ51にセッ
トした目標値（これはビームがメインフィールドの中心
にくるようにする値）との差分がメインデフレクタ64に
加えられ、これにより主偏向系へのステージ位置帰還が
行なわれる。またカウンタ48の計数値とレジスタ49に取
込まれたカウンタ計数値との差分がサブデフレクタ65に
加えられ、これにより副偏向系へのステージ位置帰還が
行なわれる。上記差分は、詳しくはDACでアナログにさ
れ、AMPで増幅されてメイン／サブデフレクタに加えら
れる。そしてこのAMPは正，負出力を生じ得るので、こ
の正，負全域を使用できるよう糊代レジスタ50を設け
る。糊代レジスタの値をメイン系では加え、サブでは差
引くと、全体ではこれらによるビーム偏向はなく、かつ
アンプ出力は正，負両範囲を利用できる。
フレクタとサブデフレクタに対して行なわれる。レーザ
干渉計出力のカウンタ48の計数値をメインフィールドで
の処理開始時にレジスタ49に取込み、レジスタ51にセッ
トした目標値（これはビームがメインフィールドの中心
にくるようにする値）との差分がメインデフレクタ64に
加えられ、これにより主偏向系へのステージ位置帰還が
行なわれる。またカウンタ48の計数値とレジスタ49に取
込まれたカウンタ計数値との差分がサブデフレクタ65に
加えられ、これにより副偏向系へのステージ位置帰還が
行なわれる。上記差分は、詳しくはDACでアナログにさ
れ、AMPで増幅されてメイン／サブデフレクタに加えら
れる。そしてこのAMPは正，負出力を生じ得るので、こ
の正，負全域を使用できるよう糊代レジスタ50を設け
る。糊代レジスタの値をメイン系では加え、サブでは差
引くと、全体ではこれらによるビーム偏向はなく、かつ
アンプ出力は正，負両範囲を利用できる。
カウンタ48の計数値はDACでアナログ信号に変換され
るが、こゝでDACの出力にはグリッチが出るという問題
がある。即ちDACは２進デジタルデータの各桁の1,0でオ
ン、オフするスイッチと重み付けされた抵抗で構成され
るが、例えば01111……１とその次の10000……０では、
多数のスイッチが一斉にオンからオフに切替わり、代っ
て最も重い重み付けの抵抗のスイッチが入ることにな
り、この際多数のスイッチングが行なわれるがこれらは
厳密に同時ではなく、特に新しく入る抵抗のスイッチの
オンが遅かったり早かったりすると大きな電流変化が発
生し、第９図（ａ）に示すようにグリッチが発生する。
るが、こゝでDACの出力にはグリッチが出るという問題
がある。即ちDACは２進デジタルデータの各桁の1,0でオ
ン、オフするスイッチと重み付けされた抵抗で構成され
るが、例えば01111……１とその次の10000……０では、
多数のスイッチが一斉にオンからオフに切替わり、代っ
て最も重い重み付けの抵抗のスイッチが入ることにな
り、この際多数のスイッチングが行なわれるがこれらは
厳密に同時ではなく、特に新しく入る抵抗のスイッチの
オンが遅かったり早かったりすると大きな電流変化が発
生し、第９図（ａ）に示すようにグリッチが発生する。
これはビームを揺らして位置ずれを起し、描画された
パターンの乱れを招くから微細パターンを精密に露光す
る場合には問題である。そこでコンデンサで平滑化する
ことも考えられるが、この場合は第９図（ｂ）の如くな
るだけで、グリッチを除くことはできない。またステー
ジ位置カウンタの計数は露光クロックとは非同期である
から、グリッジの出る位置では露光を中断するという方
法もとれない。
パターンの乱れを招くから微細パターンを精密に露光す
る場合には問題である。そこでコンデンサで平滑化する
ことも考えられるが、この場合は第９図（ｂ）の如くな
るだけで、グリッチを除くことはできない。またステー
ジ位置カウンタの計数は露光クロックとは非同期である
から、グリッジの出る位置では露光を中断するという方
法もとれない。
また従来のDACでは精度と速度を両立させるのが難し
く、例えば精度が12ビット、速度は10MHzのDACの製作は
容易でない。またビットの不整合という問題もある。こ
れらの種々の理由で、従来のDACでは、今後益々微細化
して線幅0.1μｍ、0.05μｍ、0.02μｍと細かくなって
行くLSIパターンを信頼性高く、高速に露光して行くに
は不十分である。
く、例えば精度が12ビット、速度は10MHzのDACの製作は
容易でない。またビットの不整合という問題もある。こ
れらの種々の理由で、従来のDACでは、今後益々微細化
して線幅0.1μｍ、0.05μｍ、0.02μｍと細かくなって
行くLSIパターンを信頼性高く、高速に露光して行くに
は不十分である。
そこで本発明は、ステージ位置帰還用偏向制御信号を
得るのに、従来のようにカウンタとDACを使用すること
なく、レーザ干渉計のパルスコンバータから出てくるア
ップパルス、ダウンパルスを直接これらのパルス数の差
を示すアナログ信号に変換する回路を開発し、この回路
を用いて前記偏向制御信号を得るようにすることを目的
とするものである。
得るのに、従来のようにカウンタとDACを使用すること
なく、レーザ干渉計のパルスコンバータから出てくるア
ップパルス、ダウンパルスを直接これらのパルス数の差
を示すアナログ信号に変換する回路を開発し、この回路
を用いて前記偏向制御信号を得るようにすることを目的
とするものである。
第１図に示すように本発明では、レーザ干渉計の出力
をパルスコンバートして得られるアップパルスUP、ダウ
ンパルスDNを入力して、これらのパルス数の差に応じた
アナログ信号を出力する変換回路70を偏向系に用いる。
をパルスコンバートして得られるアップパルスUP、ダウ
ンパルスDNを入力して、これらのパルス数の差に応じた
アナログ信号を出力する変換回路70を偏向系に用いる。
パルス数／アナログ信号変換回路70の出力は第１図で
はサブデフレクタ系に加える。メインデフレクタ系は従
来（第10図）と同様とする。
はサブデフレクタ系に加える。メインデフレクタ系は従
来（第10図）と同様とする。
変換回路70は第２図に示すようにアップパルスUPを入
力する第１のゲートG1と、ダウンパルスDNを入力する第
２のゲートDNと、これらのゲートの出力でセット、リセ
ットされるフリップフロップFFと、該フリップフロップ
の出力が０で後段のフリップフロップの出力が１のとき
第１のゲートG1と後段の第２のゲートを開く出力を生じ
る第３のゲートG3からなるゲート群を複数（出力の必要
な段数Ｎ）備える。また、これらの各フリップフロップ
に、その出力の1,0に応じて同じ電流Ｉを出力しまたは
出力しない電流回路R,Qを付属させ、更にこれらの電流
回路の出力の和をとる加算回路ADDを備える。
力する第１のゲートG1と、ダウンパルスDNを入力する第
２のゲートDNと、これらのゲートの出力でセット、リセ
ットされるフリップフロップFFと、該フリップフロップ
の出力が０で後段のフリップフロップの出力が１のとき
第１のゲートG1と後段の第２のゲートを開く出力を生じ
る第３のゲートG3からなるゲート群を複数（出力の必要
な段数Ｎ）備える。また、これらの各フリップフロップ
に、その出力の1,0に応じて同じ電流Ｉを出力しまたは
出力しない電流回路R,Qを付属させ、更にこれらの電流
回路の出力の和をとる加算回路ADDを備える。
この第２図の回路ではアップパルスUPが入る毎にゲー
ト群A,B,C,Dの出力は例えば図の1100から1110,1111と変
って行き、これでオンになるトランジスタが増え、加算
器ADDの出力は１ずつ増加する。ダウンパルスDNが入力
する場合はこの逆であり、A,B,C,Dの出力が1111,1110,1
100,1000と変わり、加算器出力は１ずつ減少する。こう
して加算器ADDからアップパルスUPの入力数、ダウンパ
ルスDNの入力数、これらが交互に入る場合はこれらのパ
ルス数の差に応じたアナログ信号（電流または電圧）が
得られる。
ト群A,B,C,Dの出力は例えば図の1100から1110,1111と変
って行き、これでオンになるトランジスタが増え、加算
器ADDの出力は１ずつ増加する。ダウンパルスDNが入力
する場合はこの逆であり、A,B,C,Dの出力が1111,1110,1
100,1000と変わり、加算器出力は１ずつ減少する。こう
して加算器ADDからアップパルスUPの入力数、ダウンパ
ルスDNの入力数、これらが交互に入る場合はこれらのパ
ルス数の差に応じたアナログ信号（電流または電圧）が
得られる。
アップパルスが１つ入力するときオンのトランジスタ
が１つ増え、ダウンパルスが１つ入力するときオフにな
るトランジスタが１つ増える。パルス入力でオン／オフ
に切替わるのは１つのトランジスタだけで、カウンタと
DACのようにある桁では多数のトランジスタが同時に切
替わることはない。また出力電流Ｉは全て同じで、即ち
抵抗Ｒは各電流回路で同じ値で、DACのように1,2,4,8,
……と21で重み付けされてはいない。これらの結果、第
２図ではグリッチは発生しない。
が１つ増え、ダウンパルスが１つ入力するときオフにな
るトランジスタが１つ増える。パルス入力でオン／オフ
に切替わるのは１つのトランジスタだけで、カウンタと
DACのようにある桁では多数のトランジスタが同時に切
替わることはない。また出力電流Ｉは全て同じで、即ち
抵抗Ｒは各電流回路で同じ値で、DACのように1,2,4,8,
……と21で重み付けされてはいない。これらの結果、第
２図ではグリッチは発生しない。
従ってこのパルス数／アナログ信号変換回路70を第１
図のように荷電粒子ビーム露光装置に用いると、グリッ
チによる描画の乱れを回避することができる。
図のように荷電粒子ビーム露光装置に用いると、グリッ
チによる描画の乱れを回避することができる。
グリッチの発生防止は、抵抗に重み付けせず、パルス
が入力する度に同じ抵抗値の抵抗を挿入／除去すること
で可能である。しかし単純にこれを実行しようとすると
電流回路をオン／オフするデコーダ部の構成が非常に複
雑になり、多ビットものでは実質上実現不可能である。
この点第２図のデコーダ部（ゲート群）は図示の如く非
常に簡単である。
が入力する度に同じ抵抗値の抵抗を挿入／除去すること
で可能である。しかし単純にこれを実行しようとすると
電流回路をオン／オフするデコーダ部の構成が非常に複
雑になり、多ビットものでは実質上実現不可能である。
この点第２図のデコーダ部（ゲート群）は図示の如く非
常に簡単である。
第２図の回路の変換動作を、次に詳述する。ゲート群
A,B,C,……等は、12ビットものなら4096ステップあるか
ら、これに対応させて4096個設ける。今、この18個につ
き述べると、アップパルスUPが入るとき各群の出力は表
１のように変り、ダウンパルスDNが入力するとき各群の
出力は表２のように変る。
A,B,C,……等は、12ビットものなら4096ステップあるか
ら、これに対応させて4096個設ける。今、この18個につ
き述べると、アップパルスUPが入るとき各群の出力は表
１のように変り、ダウンパルスDNが入力するとき各群の
出力は表２のように変る。
即ち、重みは全て同じ（１）であるから、UPが入る毎
に１が１つ増え、DNが１つ入る毎に１が１つ減る。今、
表1,2の右からｉ＋１ビット目をＣ、ｉビット目をＢ、
ｉ−１ビット目をＡとすると、アップパルスUPが入力す
るときＢ＝０、Ａ＝１ならＢが１に変り、ダウンパルス
DNが入力するときＣ＝0,B＝１ならＢが０に変り、これ
以外の状態では1,0変化はない。第２図の回路はこの点
を利用しているもので、自段（例えばＢ）出力が０で後
段（本例ではＡ）の出力が１なら、ゲートG3の出力が１
になってゲートG1を開き、アップパルスUPの自段への入
力を許可する。自段の出力が１または後段出力が０なら
ゲートG3の出力は０でゲートG1を閉じ、アップパルスUP
の自段への入力を禁止する。ダウンパルスDNについて
は、前段（本例ではＣ）出力が０で自段出力が１なら前
段ゲートG3の出力が１になって自段のゲートG2を開き、
該DNの自段への入力を許可する。自段の出力が０または
前段出力が１なら前段ゲートG3の出力は０になり、自段
ゲートG2を閉じて自段へのDNの入力を禁止する。これで
表1,2の如き出力状態をとることができる。
に１が１つ増え、DNが１つ入る毎に１が１つ減る。今、
表1,2の右からｉ＋１ビット目をＣ、ｉビット目をＢ、
ｉ−１ビット目をＡとすると、アップパルスUPが入力す
るときＢ＝０、Ａ＝１ならＢが１に変り、ダウンパルス
DNが入力するときＣ＝0,B＝１ならＢが０に変り、これ
以外の状態では1,0変化はない。第２図の回路はこの点
を利用しているもので、自段（例えばＢ）出力が０で後
段（本例ではＡ）の出力が１なら、ゲートG3の出力が１
になってゲートG1を開き、アップパルスUPの自段への入
力を許可する。自段の出力が１または後段出力が０なら
ゲートG3の出力は０でゲートG1を閉じ、アップパルスUP
の自段への入力を禁止する。ダウンパルスDNについて
は、前段（本例ではＣ）出力が０で自段出力が１なら前
段ゲートG3の出力が１になって自段のゲートG2を開き、
該DNの自段への入力を許可する。自段の出力が０または
前段出力が１なら前段ゲートG3の出力は０になり、自段
ゲートG2を閉じて自段へのDNの入力を禁止する。これで
表1,2の如き出力状態をとることができる。
第２図ではＡ＝Ｂ＝1,C＝Ｄ＝０としており、この場
合はＣ段のゲートG1が開いてUPを受入れ、またＢ段のゲ
ートG2が開いてDNを受入れる態勢にある。Ｂ段ではG1が
閉じていてUPは入力禁止、Ｃ段ではG2が閉じてDNの入力
は禁止になっている。A,D段ではG1,G2が閉じてUP,DNの
いずれも入力禁止である。出力はFFのＱ出力とすると、
G1の出力はFFをセットし、G2の出力はFFをリセットす
る。出力１でトランジスタＱはオン、出力０でトランジ
スタＱはオフである。ゲートG1,G2はアンドゲート、ゲ
ートG3はインヒビットゲートであるが、これは適宜変更
できる。例えばG3へはFFの出力を入力すれば、G3はア
ンドゲートになる。またトランジスタＱは図のnpnでな
く、pnpなどもよく、またバイポーラでなくMOS FETで
もよい。
合はＣ段のゲートG1が開いてUPを受入れ、またＢ段のゲ
ートG2が開いてDNを受入れる態勢にある。Ｂ段ではG1が
閉じていてUPは入力禁止、Ｃ段ではG2が閉じてDNの入力
は禁止になっている。A,D段ではG1,G2が閉じてUP,DNの
いずれも入力禁止である。出力はFFのＱ出力とすると、
G1の出力はFFをセットし、G2の出力はFFをリセットす
る。出力１でトランジスタＱはオン、出力０でトランジ
スタＱはオフである。ゲートG1,G2はアンドゲート、ゲ
ートG3はインヒビットゲートであるが、これは適宜変更
できる。例えばG3へはFFの出力を入力すれば、G3はア
ンドゲートになる。またトランジスタＱは図のnpnでな
く、pnpなどもよく、またバイポーラでなくMOS FETで
もよい。
本発明以外の方法としても、グリッチをなくすには重
み付けした抵抗とスイッチからなるDACを使用せず、12
ビット、4096ステップならその4096個の、同じ電流を出
力する回路を設けてそれらを、パルスが入力する毎に１
つずつオン／オフすればよい。第３図の回路80がこれ
で、カウンタUP,DNをアップ、ダウンカウントし、その
計数値をデコーダでデコードし、4094個の電流回路をオ
ン／オフする。しかしこの構成ではデコーダの回路規模
が膨大になる。即ち、メモリのデコーダなら、4094本の
１つを選択すればよいから回路規模は大きくないが、並
列電流スイッチ回路では表1,2のようにパルス入力でオ
ン、オフの電流回路の数が1,2,3,……4096と増加し、ま
た4096,4095,4094,……１と減少するので、このような
選択を行なうデコーダは、メモリのそれ（アドレスの各
ビットとその反転ビットを選択したものを入力されるノ
アゲートなど）のようにして構成することは実質上不可
能に近い。この点本発明の変換回路70は第２図からも明
らかなように構成が極めて簡潔で、並列電流回路と共
に、１チップ上に充分搭載できる回路規模で済む。
み付けした抵抗とスイッチからなるDACを使用せず、12
ビット、4096ステップならその4096個の、同じ電流を出
力する回路を設けてそれらを、パルスが入力する毎に１
つずつオン／オフすればよい。第３図の回路80がこれ
で、カウンタUP,DNをアップ、ダウンカウントし、その
計数値をデコーダでデコードし、4094個の電流回路をオ
ン／オフする。しかしこの構成ではデコーダの回路規模
が膨大になる。即ち、メモリのデコーダなら、4094本の
１つを選択すればよいから回路規模は大きくないが、並
列電流スイッチ回路では表1,2のようにパルス入力でオ
ン、オフの電流回路の数が1,2,3,……4096と増加し、ま
た4096,4095,4094,……１と減少するので、このような
選択を行なうデコーダは、メモリのそれ（アドレスの各
ビットとその反転ビットを選択したものを入力されるノ
アゲートなど）のようにして構成することは実質上不可
能に近い。この点本発明の変換回路70は第２図からも明
らかなように構成が極めて簡潔で、並列電流回路と共
に、１チップ上に充分搭載できる回路規模で済む。
第１図のパルス数／アナログ信号変換回路70は、ステ
ージがUP方向（UPが発生する方向）に進んでいる場合は
オール０にイニシャルセットし、この状態ではアナログ
的な最終帰還出力は−Ｖであるように調整する。糊代レ
ジスタ50は＋Ｖをメインデフレクタ系へ出力させる。逆
にDN方向に進んでいる場合はオール１にイニシャルセッ
トしこの状態ではアナログ的な最終帰還出力は＋Ｖであ
るように調整する。糊代レジスタ50には−Ｖを出力させ
る。そして、ステージが停止した位置で帰還をかけるに
は100……０にイニシャルセットし、この状態ではアナ
ログ的な最終帰還出力は0Vであるように調整する。この
とき糊代レジスタ50には0Vを出力させる。第１図のSPは
これらを行なうセットパルスである。
ージがUP方向（UPが発生する方向）に進んでいる場合は
オール０にイニシャルセットし、この状態ではアナログ
的な最終帰還出力は−Ｖであるように調整する。糊代レ
ジスタ50は＋Ｖをメインデフレクタ系へ出力させる。逆
にDN方向に進んでいる場合はオール１にイニシャルセッ
トしこの状態ではアナログ的な最終帰還出力は＋Ｖであ
るように調整する。糊代レジスタ50には−Ｖを出力させ
る。そして、ステージが停止した位置で帰還をかけるに
は100……０にイニシャルセットし、この状態ではアナ
ログ的な最終帰還出力は0Vであるように調整する。この
とき糊代レジスタ50には0Vを出力させる。第１図のSPは
これらを行なうセットパルスである。
第９図（ｄ）はグリッチをなくした本発明回路の出力
を示し、同図（ｃ）はこれに対する従来回路の出力を示
す。
を示し、同図（ｃ）はこれに対する従来回路の出力を示
す。
以上説明したように本発明によればグリッチのない位
置帰還をかけることができ、ビームが揺れて位置ずれや
かすれを生じることがない露光装置を提供することがで
きる。またDACのようにビットの不整合がなく、高精
度、高安定性で、ステージ連続移動での露光が可能にな
る。
置帰還をかけることができ、ビームが揺れて位置ずれや
かすれを生じることがない露光装置を提供することがで
きる。またDACのようにビットの不整合がなく、高精
度、高安定性で、ステージ連続移動での露光が可能にな
る。
また本発明のパルス数／アナログ信号変換回路は、極
めて多段の出力を要求される場合も簡潔な回路構成で、
比較的小型に構成できる。この変換回路は露光装置だけ
でなく、グリッチのない高精度変換出力を望まれる各種
用途に利用できる。
めて多段の出力を要求される場合も簡潔な回路構成で、
比較的小型に構成できる。この変換回路は露光装置だけ
でなく、グリッチのない高精度変換出力を望まれる各種
用途に利用できる。
第１図は本発明の露光装置のブロック図、 第２図は本発明の変換回路の要部回路図、 第３図は第２図の回路の利点の説明図、 第４図は電子ビーム露光装置の説明図、 第５図はウエハ露光要領の説明図、 第６図はステージ移動系の説明図、 第７図は位置帰還の従来例を示す説明図、 第８図はDACの出力信号の説明図、 第９図はグリッチの説明図、 第10図はメイン／サブ偏向系への位置帰還の説明図であ
る。 第１図で70はパルス数／アナログ信号変換回路、第２図
でG1〜G3はゲート、FFはフリップフロップ、ＲとＱは電
流回路を構成する抵抗とトランジスタである。
る。 第１図で70はパルス数／アナログ信号変換回路、第２図
でG1〜G3はゲート、FFはフリップフロップ、ＲとＱは電
流回路を構成する抵抗とトランジスタである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−276216（ＪＰ，Ａ) 特開 平１−204527（ＪＰ，Ａ) 特開 平１−149071（ＪＰ，Ａ) 特開 昭63−151222（ＪＰ，Ａ) 特開 平２−288730（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/027
Claims (2)
- 【請求項１】アップパルスを入力される第１のゲート
（G1）と、ダウンパルスを入力される第２のゲート
（G2）と、これらのゲートの出力でセット、リセットさ
れるフリップフロップ（FF）と、該フリップフロップの
出力が０で、後段のフリップフロップの出力が１のとき
前記第１のゲートと後段の第２のゲートを開く出力を生
じる第３のゲート（G3）とからなるゲート群を複数
（Ｎ）備え、更に、該複数（Ｎ）のゲート群の各フリッ
プフロップの出力の1,0で同じ電流（Ｉ）を出力または
出力停止する複数（Ｎ）の電流回路（R,Q）と、これら
の電流回路の出力電流の和をとる加算回路（ADD）を備
えることを特徴とするパルス数／アナログ信号変換回
路。 - 【請求項２】ステージの移動を荷電粒子ビームの偏向系
に帰還してステージの移動が描画を乱さないようにした
荷電粒子ビーム露光装置において、 ステージの一方向移動で出力するアップパルスと該ステ
ージの逆方向移動で出力するダウンパルスを入力されて
セット、リセットされる複数のフリップフロップ（FF）
と、各フリップフロップの出力に対応しアップパルスと
ダウンパルスの入力ごとに１つのみがオン／オフするス
イッチを有して同じ電流を出力する複数の電流回路（R,
Q）と、これらの電流回路の出力の和をとる加算回路（A
DD）とを備えて、前記アップパルスとダウンパルスの入
力数の差に応じたアナログ信号を出力するパルス数／ア
ナログ信号変換回路を、前記ステージの移動を荷電粒子
ビームの偏向系に帰還する回路に用いたことを特徴とす
る荷電粒子ビーム露光装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334770A JP3019872B2 (ja) | 1990-11-30 | 1990-11-30 | パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2334770A JP3019872B2 (ja) | 1990-11-30 | 1990-11-30 | パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04206624A JPH04206624A (ja) | 1992-07-28 |
| JP3019872B2 true JP3019872B2 (ja) | 2000-03-13 |
Family
ID=18281036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2334770A Expired - Fee Related JP3019872B2 (ja) | 1990-11-30 | 1990-11-30 | パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019872B2 (ja) |
-
1990
- 1990-11-30 JP JP2334770A patent/JP3019872B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04206624A (ja) | 1992-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5957431A (ja) | 電子ビ−ム露光装置 | |
| JP3019872B2 (ja) | パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置 | |
| JP2835140B2 (ja) | ブランキングアパーチャアレイ、その製造方法、荷電粒子ビーム露光装置及び荷電粒子ビーム露光方法 | |
| US5530250A (en) | Electron beam deflecting apparatus with reduced settling time period | |
| JP2591548B2 (ja) | 荷電粒子線露光装置及び荷電粒子線露光方法 | |
| JP3047294B1 (ja) | 電子ビ―ム描画方法および描画装置、ならびにそれを用いて製作したデバイス | |
| JPS6250975B2 (ja) | ||
| US4197486A (en) | Control system for deflecting an electron beam | |
| JPH05259045A (ja) | 電子線描画装置 | |
| JP2868647B2 (ja) | 電子ビーム露光装置 | |
| KR20000076974A (ko) | 단축된 빔 편향 세팅 시간을 구비한 대전 입자빔 노출장치 및 노출 방법 | |
| JP3448623B2 (ja) | 荷電粒子ビーム露光方法及び装置 | |
| JP2922186B1 (ja) | 電子ビーム描画装置 | |
| JP3593638B2 (ja) | 荷電粒子線を用いたブロック露光方法 | |
| JP3140041B2 (ja) | 電子線描画露光方法 | |
| JPH06132205A (ja) | 荷電粒子ビーム露光装置 | |
| JP3584962B2 (ja) | 荷電ビーム描画方法及びその装置 | |
| JPH07312338A (ja) | 荷電粒子ビーム露光方法及び装置 | |
| JP3313606B2 (ja) | 電子線露光装置及び露光方法 | |
| JPH05144912A (ja) | 電子ビーム露光方法および電子ビーム露光装置 | |
| JPS60244024A (ja) | 電子線露光装置 | |
| JPS61142740A (ja) | 電子ビ−ム露光方法 | |
| JPS60126826A (ja) | 電子ビ−ム露光装置 | |
| JPS5925371B2 (ja) | 電子ビ−ム露光方法 | |
| JPH01278725A (ja) | 荷電粒子ビーム露光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |