JPS61142740A - 電子ビ−ム露光方法 - Google Patents
電子ビ−ム露光方法Info
- Publication number
- JPS61142740A JPS61142740A JP26569884A JP26569884A JPS61142740A JP S61142740 A JPS61142740 A JP S61142740A JP 26569884 A JP26569884 A JP 26569884A JP 26569884 A JP26569884 A JP 26569884A JP S61142740 A JPS61142740 A JP S61142740A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- exposure
- drift
- chip
- amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子ビーム露光方法に係り、特に半導体ウェハ
の直接露光に際して該ウェハのチャージアップによるビ
ームドリフトを補正する電子ビーム露光方法に関する。
の直接露光に際して該ウェハのチャージアップによるビ
ームドリフトを補正する電子ビーム露光方法に関する。
半導体装置の高密度高集積化が進み、そのパターン形成
に電子ビームによる半導体ウェハ直接露光技術が用いら
れている。
に電子ビームによる半導体ウェハ直接露光技術が用いら
れている。
この電子ビーム露光に際して、半導体ウェハが電子の電
荷によってチャージアンプされて電子ビームがドリフト
し、超大規模半導体集積回路装置（ＶＬＳＩ）等のパタ
ーンに要求される０、１μｍ程度以内の露光精度を維持
することを困難にしており、このビームドリフトによる
露光位置のずれに対処する手段が不可欠となっている。
荷によってチャージアンプされて電子ビームがドリフト
し、超大規模半導体集積回路装置（ＶＬＳＩ）等のパタ
ーンに要求される０、１μｍ程度以内の露光精度を維持
することを困難にしており、このビームドリフトによる
露光位置のずれに対処する手段が不可欠となっている。
電子ビーム露光に用いるレジストのうち解像力が最も高
いものとして、例えばポジ形のポリメチルメタクリレ−
１−（ＰＭＭＡ）系が知られている。しかしながらこの
ＰＭＭＡあるいはネガ形のポリグリシジルメタクリレー
ト系レジストなどのメタクリレート系の高分子物質は、
本来１０”Ωｃｍ程度の高い抵抗率を有する絶縁物であ
るために、電子ビームによる高速露光を行った際に、負
電荷をもつ電子ビームで叩かれてレジスト膜表面に蓄積
された負電荷が、レジスト膜が被着されている基体へ放
電しきれず、露光時間の経過とともに次第にその蓄積量
が増加する。この蓄積された電荷が形成する電界によっ
て電子ビームが偏向し、露光位置ずれを生ずる。
いものとして、例えばポジ形のポリメチルメタクリレ−
１−（ＰＭＭＡ）系が知られている。しかしながらこの
ＰＭＭＡあるいはネガ形のポリグリシジルメタクリレー
ト系レジストなどのメタクリレート系の高分子物質は、
本来１０”Ωｃｍ程度の高い抵抗率を有する絶縁物であ
るために、電子ビームによる高速露光を行った際に、負
電荷をもつ電子ビームで叩かれてレジスト膜表面に蓄積
された負電荷が、レジスト膜が被着されている基体へ放
電しきれず、露光時間の経過とともに次第にその蓄積量
が増加する。この蓄積された電荷が形成する電界によっ
て電子ビームが偏向し、露光位置ずれを生ずる。
特に直接露光においては、露光時間を短縮してスルーブ
ツトを高めるために、通常のマスク製作等の場合の露光
に比較してビーム電流を増加するが、前記ＰＭＭＡは最
も低感度であるために、例えばｌ Ｘｌ０−’ｃ／ｃｍ
”程度の照射を必要とし、ドライエツチングのマスクな
どその膜厚が厚くなると、前記位置ずれは例えば０．５
〜１−にも達する場合がある。
ツトを高めるために、通常のマスク製作等の場合の露光
に比較してビーム電流を増加するが、前記ＰＭＭＡは最
も低感度であるために、例えばｌ Ｘｌ０−’ｃ／ｃｍ
”程度の照射を必要とし、ドライエツチングのマスクな
どその膜厚が厚くなると、前記位置ずれは例えば０．５
〜１−にも達する場合がある。
以上説明した電子ビーム露光の際のウェハのチャージア
ンプによるパターン位置ずれに対処する手段として、既
にレジスト膜上、或いはレジスト膜を複数層にしてその
中間などに、例えばアルミニウム（ＡＩ）、金（＾Ｕ）
等の金属の薄い層を設けて、電荷を放電する方法が試み
られている。
ンプによるパターン位置ずれに対処する手段として、既
にレジスト膜上、或いはレジスト膜を複数層にしてその
中間などに、例えばアルミニウム（ＡＩ）、金（＾Ｕ）
等の金属の薄い層を設けて、電荷を放電する方法が試み
られている。
先に述べた如くレジスト膜に接して蓄積される電荷を放
電する導体層を設ける方法は半導体装置の製造プロセス
を煩雑にするものであり、この様に製造プロセスの複雑
化を招くことなく前記のパターン位置ずれを排除するこ
とができる電子ビーム露光方法が強く要望されている。
電する導体層を設ける方法は半導体装置の製造プロセス
を煩雑にするものであり、この様に製造プロセスの複雑
化を招くことなく前記のパターン位置ずれを排除するこ
とができる電子ビーム露光方法が強く要望されている。
前記問題点は、第１のチップ領域の内部もしくは近傍に
位置検出マークを設定して該マークの第１の位置検出を
行い、次いで該第１のチップ領域に所要の電子ビーム露
光を行った後に該マークの第２の位置検出を行い、該第
１の位置検出に対する該第２の位置検出のドリフト量を
求め、該ドリフト量に基づいて露光時間の関数として露
光位置補正量を決定し、該第１のチップ領域以外のチッ
プ領域に対して、電子ビームの偏向に該露光位置補正量
を加えて該所要の電子ビーム露光を行う本発明による電
子ビーム露光方法により解決される。
位置検出マークを設定して該マークの第１の位置検出を
行い、次いで該第１のチップ領域に所要の電子ビーム露
光を行った後に該マークの第２の位置検出を行い、該第
１の位置検出に対する該第２の位置検出のドリフト量を
求め、該ドリフト量に基づいて露光時間の関数として露
光位置補正量を決定し、該第１のチップ領域以外のチッ
プ領域に対して、電子ビームの偏向に該露光位置補正量
を加えて該所要の電子ビーム露光を行う本発明による電
子ビーム露光方法により解決される。
本発明によれば、電子ビーム露光に際して、電子ビーム
の偏向制御の要素の１つとして前記ドリフトを補正する
項を付加することによって、前記従来方法の如く半導体
装置の製造プロセスを変更することなく、前記問題点を
解決することが出来る。
の偏向制御の要素の１つとして前記ドリフトを補正する
項を付加することによって、前記従来方法の如く半導体
装置の製造プロセスを変更することなく、前記問題点を
解決することが出来る。
−ｉにウェハのチャージアップによる電子ビームのドリ
フト量は、電子ビームレジストの種類、その厚さ、レジ
ストが被着された半導体基体の状態、電子ビーム電流密
度、与えるドーズ量、及び電子ビーム露光装置のコラム
の特性などによって変化し、例えば０１ｌｌｌｒｎ以下
を要求される所要の精度を満足する予測は甚だ困難であ
る。
フト量は、電子ビームレジストの種類、その厚さ、レジ
ストが被着された半導体基体の状態、電子ビーム電流密
度、与えるドーズ量、及び電子ビーム露光装置のコラム
の特性などによって変化し、例えば０１ｌｌｌｒｎ以下
を要求される所要の精度を満足する予測は甚だ困難であ
る。
しかしながら本発明者の研究結果によれば、この電子ビ
ームのドリフト量は、そのチップの露光の進行に伴って
時間的には次第に増加するが、空間的にはそのチップ面
上の位置によらず一様と見做すことができる。
ームのドリフト量は、そのチップの露光の進行に伴って
時間的には次第に増加するが、空間的にはそのチップ面
上の位置によらず一様と見做すことができる。
本発明の電子ビーム露光方法においては、そのウェハの
１つのチップ領域の内部もしくは近傍に位置検出マーク
を設定し、露光実施に先立ってこのマークの第１の位置
検出を行う。
１つのチップ領域の内部もしくは近傍に位置検出マーク
を設定し、露光実施に先立ってこのマークの第１の位置
検出を行う。
次いでこの第１の位置検出を行ったチップ領域に、この
ウェハの各チップ領域に対して実施しようとする所要の
電子ビーム露光を行った後にこのマークの第２の位置検
出を行う。
ウェハの各チップ領域に対して実施しようとする所要の
電子ビーム露光を行った後にこのマークの第２の位置検
出を行う。
前記第１の位置検出値に対するこの第２の位置検出値の
ドリフト量を求め、このドリフト量に基づいて、露光処
理の時間的経過の関数として露光位置補正量を決定する
。
ドリフト量を求め、このドリフト量に基づいて、露光処
理の時間的経過の関数として露光位置補正量を決定する
。
このウェハの残るチップ領域に対する所要の電子ビーム
露光は、電子ビームの偏向にこの露光位置補正量を加え
て行う。
露光は、電子ビームの偏向にこの露光位置補正量を加え
て行う。
なお前記本発明による電子ビーム露光方法を実施するに
際しては、前記露光位置補正量を、前記ドリフト量の露
光時間に関する直線的補間値とすることが実際的である
。
際しては、前記露光位置補正量を、前記ドリフト量の露
光時間に関する直線的補間値とすることが実際的である
。
以下本発明を添付図面にブロック図を示す実施例により
具体的に説明する。
具体的に説明する。
電子ビーム露光に際しては、従来から電子ビームの偏向
に下記例の如き補正演算が行われている。
に下記例の如き補正演算が行われている。
すなわち、
ＸＩＮ＋ＹＩＮ を設計座標値、
Ｇ、 、Ｇ、 をゲイン補正係数、
Ｒ，、ＲＹ をローテーション補正係数、Ｈｘ 、Ｌ
を台形歪補正係数、 ０Ｘ、０Ｖ をオフセット補正係数、とし、これらの
補正を加えた座標値Ｘ。Ｕア＋ＹＯＩＪＴを、式 ％式％ 本発明によるウェハのチャージアップによる電子ビーム
のドリフトの補正は、例えば下記の様に行うことができ
る。
を台形歪補正係数、 ０Ｘ、０Ｖ をオフセット補正係数、とし、これらの
補正を加えた座標値Ｘ。Ｕア＋ＹＯＩＪＴを、式 ％式％ 本発明によるウェハのチャージアップによる電子ビーム
のドリフトの補正は、例えば下記の様に行うことができ
る。
一つのチップの例えば露光が最後に行われる隅に位置検
出マークを設け、このチップに所要の露光を行う前後に
、このマークの位置検出を行って、第１の位置検出値（
ＸＩ、Ｙｌ） 、第２の位置検出値（Ｘ２、Ｙ２）を求
める。
出マークを設け、このチップに所要の露光を行う前後に
、このマークの位置検出を行って、第１の位置検出値（
ＸＩ、Ｙｌ） 、第２の位置検出値（Ｘ２、Ｙ２）を求
める。
これからドリフト量（Ｄに、 ＤＹ） として、Ｄｘ＝
Ｘｚ−ＸＩ ＤＹ＝ Ｙ２−Ｙ。
Ｘｚ−ＸＩ ＤＹ＝ Ｙ２−Ｙ。
が求められる。
Ｔを一個のチップに要する露光時間、
Ｎを露光時間Ｔに含まれるクロックパルス数、ｎを任意
のショツト時点のクロックパルスの順序数（ｎ ＝ Ｏ
−Ｎ −１） として、直線補間法によりドリフト補正量ΔＸ ＝ Ｄ
ｘ ｎ ／ Ｎ ’ ΔＹ ＝ Ｄ ｖ ｎ ／ Ｎ を求める。これを前記座標値Ｘ。Ｉｌ’ｒ ＋ＹＯＵア
に加えて、電子ビームを制御する座標値を Ｘ＝Ｘｏｕｔ＋ΔＸ Ｙ＝’１ｏｕｒ＋ΔＹ とすることにより、ウェハのチャージアップによる電子
ビームのドリフトを補正することが出来る。
のショツト時点のクロックパルスの順序数（ｎ ＝ Ｏ
−Ｎ −１） として、直線補間法によりドリフト補正量ΔＸ ＝ Ｄ
ｘ ｎ ／ Ｎ ’ ΔＹ ＝ Ｄ ｖ ｎ ／ Ｎ を求める。これを前記座標値Ｘ。Ｉｌ’ｒ ＋ＹＯＵア
に加えて、電子ビームを制御する座標値を Ｘ＝Ｘｏｕｔ＋ΔＸ Ｙ＝’１ｏｕｒ＋ΔＹ とすることにより、ウェハのチャージアップによる電子
ビームのドリフトを補正することが出来る。
添付図面は以上説明した補正を実施するブロック図であ
り、１は従来の補正演算回路、２はデータ（Ｄｘ／ Ｎ
、 Ｄｖ／ Ｎ ）保持回路、３は積算回路、４は加
算回路を示し、積算回路３はクロックパルス毎にＤｘ／
Ｎ 、 ａｙ／ Ｎをそれぞれ積算し、従来の補正演
算回路１で得られるＸ。Ｕア、 ＹｏｕＴと、加算。
り、１は従来の補正演算回路、２はデータ（Ｄｘ／ Ｎ
、 Ｄｖ／ Ｎ ）保持回路、３は積算回路、４は加
算回路を示し、積算回路３はクロックパルス毎にＤｘ／
Ｎ 、 ａｙ／ Ｎをそれぞれ積算し、従来の補正演
算回路１で得られるＸ。Ｕア、 ＹｏｕＴと、加算。
回路４で加算を行っている。本実施例ではこの構成によ
って、±０．１ｐｔｒｒの精度の補正を実現している。
って、±０．１ｐｔｒｒの精度の補正を実現している。
なお、
ｔを露光時間Ｔ中の任意のショツト時点とし、ΔＸ＝Ｄ
ｘｔ／Ｔ ΔＹ＝ＤＹｔ／Ｔ として前記と同様の補正演算を行うこともでき、更に直
線補間法以外の補正方法も可能である。
ｘｔ／Ｔ ΔＹ＝ＤＹｔ／Ｔ として前記と同様の補正演算を行うこともでき、更に直
線補間法以外の補正方法も可能である。
以上説明した如く本発明によれば、電子ビーム露光に際
してウェハのチャージアンプによるパターン位置ずれを
、製造プロセスの負担を増加することなく、十分な精度
で補正することが可能となって、半導体装置等の超微細
化、高集積化をますます推進する効果が得られる。
してウェハのチャージアンプによるパターン位置ずれを
、製造プロセスの負担を増加することなく、十分な精度
で補正することが可能となって、半導体装置等の超微細
化、高集積化をますます推進する効果が得られる。
図面は本発明の実施例を示すブロック図である。
図において、
１は従来の補正演算回路、
２はデータ保持回路、
３は積算回路、
４は加算回路を示す。
Claims (1)
- 【特許請求の範囲】 １、第１のチップ領域の内部もしくは近傍に位置検出マ
ークを設定して該マークの第１の位置検出を行い、次い
で該第１のチップ領域に所要の電子ビーム露光を行った
後に該マークの第２の位置検出を行い、該第１の位置検
出に対する該第２の位置検出のドリフト量を求め、該ド
リフト量に基づいて露光時間の関数として露光位置補正
量を決定し、該第１のチップ領域以外のチップ領域に対
して、電子ビームの偏向に該露光位置補正量を加えて該
所要の電子ビーム露光を行うことを特徴とする電子ビー
ム露光方法。 ２、前記露光位置補正量を、前記ドリフト量の露光時間
に関する直線的補間値とすることを特徴とする特許請求
の範囲第１項記載の電子ビーム露光方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26569884A JPS61142740A (ja) | 1984-12-17 | 1984-12-17 | 電子ビ−ム露光方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26569884A JPS61142740A (ja) | 1984-12-17 | 1984-12-17 | 電子ビ−ム露光方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61142740A true JPS61142740A (ja) | 1986-06-30 |
Family
ID=17420764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26569884A Pending JPS61142740A (ja) | 1984-12-17 | 1984-12-17 | 電子ビ−ム露光方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61142740A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436594B2 (en) | 1999-12-10 | 2002-08-20 | Nec Corporation | Electron-beam exposure method utilizing specific alignment mask selection |
| US20090065694A1 (en) * | 2004-08-11 | 2009-03-12 | Noriaki Arai | Scanning electron microscope |
| JPWO2021220697A1 (ja) * | 2020-04-27 | 2021-11-04 |
-
1984
- 1984-12-17 JP JP26569884A patent/JPS61142740A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6436594B2 (en) | 1999-12-10 | 2002-08-20 | Nec Corporation | Electron-beam exposure method utilizing specific alignment mask selection |
| US20090065694A1 (en) * | 2004-08-11 | 2009-03-12 | Noriaki Arai | Scanning electron microscope |
| US8698080B2 (en) * | 2004-08-11 | 2014-04-15 | Hitachi High-Technologies Corporation | Scanning electron microscope |
| JPWO2021220697A1 (ja) * | 2020-04-27 | 2021-11-04 | ||
| WO2021220697A1 (ja) * | 2020-04-27 | 2021-11-04 | 株式会社ニューフレアテクノロジー | 荷電粒子ビーム描画方法及び荷電粒子ビーム描画装置 |
| DE112021002512T5 (de) | 2020-04-27 | 2023-03-02 | Nuflare Technology, Inc. | Schreibverfahren für geladenen Partikelstrahl und Einrichtung für Ladungspartikelstrahlschreiben |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0335711A2 (en) | Charged particle beam exposure system | |
| JPS63208049A (ja) | 半導体製造用マスクの製造方法およびその装置 | |
| JPS61142740A (ja) | 電子ビ−ム露光方法 | |
| JPH11154635A (ja) | 電子線直描方法及び装置 | |
| JP3287333B2 (ja) | 電子線露光用マスク、その製造方法及び半導体装置の製造方法 | |
| US5593761A (en) | Electron beam shaping mask for an electron beam system with pattern writing capability | |
| US4069095A (en) | Method of preparing photodetector array elements | |
| JPH058566B2 (ja) | ||
| JPS58121625A (ja) | 電子ビ−ム露光装置 | |
| JPS6250975B2 (ja) | ||
| US7087910B2 (en) | Method for detecting and compensating for positional displacements in photolithographic mask units and apparatus for carrying out the method | |
| JP3047294B1 (ja) | 電子ビ―ム描画方法および描画装置、ならびにそれを用いて製作したデバイス | |
| JP3201846B2 (ja) | 荷電粒子ビーム露光装置 | |
| JPS6081750A (ja) | アパ−チヤ絞りとその製造方法 | |
| Muller et al. | Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing | |
| JPH0789535B2 (ja) | 粒子ビ−ム露光用位置合せマ−ク | |
| US6521903B1 (en) | Deflection noise reduction in charged particle beam lithography | |
| JPS62241338A (ja) | パタ−ン形成方法 | |
| JPS6292315A (ja) | 荷電ビ−ム照射位置補正方法および補正回路 | |
| JPH02174216A (ja) | 半導体装置の製造方法 | |
| JP3019872B2 (ja) | パルス数／アナログ信号変換回路および荷電粒子ビーム露光装置 | |
| JPH077742B2 (ja) | 電子ビーム露光方法 | |
| EP0166004B1 (en) | Proximity effect correction method for e-beam lithography | |
| JP2732500B2 (ja) | 電子線描画装置 | |
| JP3468604B2 (ja) | 電子ビーム露光装置 |