JP3016845B2 - インバータ装置 - Google Patents
インバータ装置Info
- Publication number
- JP3016845B2 JP3016845B2 JP25618190A JP25618190A JP3016845B2 JP 3016845 B2 JP3016845 B2 JP 3016845B2 JP 25618190 A JP25618190 A JP 25618190A JP 25618190 A JP25618190 A JP 25618190A JP 3016845 B2 JP3016845 B2 JP 3016845B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- circuit
- level
- switching element
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y02B70/126—
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、放電灯点灯装置等に用いられるインバータ
装置に関するものである。
装置に関するものである。
［従来の技術］ 第６図は従来のインバータ装置（特開昭63−297276号
公報参照）の回路図である。以下、その回路構成につい
て説明する。直流電源E1の両端には、主スイッチング素
子であるトランジスタQ1,Q2が直列接続され、各トラン
ジスタQ1,Q2にはそれぞれダイオードD1,D2が逆並列接続
されている。トランジスタQ1の両端には、直流成分をカ
ットするための結合コンデンサC0を介してインダクタL1
及び負荷ｌの直列回路を含む負荷回路Ｚと、この負荷回
路Ｚに流れる振動電流を一方のスイッチング素子（トラ
ンジスタQ1）の制御端にのみ帰還し、上記振動電流で決
まる所定周期で上記一方のスイッチング素子のみをオン
・オフ制御する帰還手段（インダクタL1の２次巻線n2）
を備えている。他方のトランジスタQ2は単安定マルチバ
イブレータMV1によりオン・オフ制御されている。単安
全マルチバイブレータMV1は汎用の集積回路（例えば日
本電気製μPD4538）よりなり、立ち下がりトリガー入力
端子Ｂが“High"レベルから“Low"レベルに変化した
後、一定時間は出力端子Ｑが“High"レベル、出力端子
が“Low"レベルとなる。この回路にあっては、トラン
ジスタQ2の両端電圧VQ2を抵抗R4,R5の直列回路で分圧す
ることにより検出し、単安定マルチバイブレータMV1の
トリガー信号としている。単安定マルチバイブレータMV
1の出力端子Ｑが“Ligh"レベルになる時間（出力端子
が“Low"レベルになる時間）は、抵抗R6とコンデンサC3
の時定数で決定される。出力端子Ｑは抵抗R7を介して駆
動用のトランジスタQ4のベースに接続され、出力端子
は抵抗R8を介して駆動用のトランジスタQ5のベースに接
続されている。トランジスタQ4のコレクタは直流電源E2
の正極に、トランジスタQ5のエミッタは直流電源E2の負
極に、それぞれ接続され、トランジスタQ4のエミッタと
トランジスタQ5のコレクタは、抵抗R2を介してトランジ
スタQ2のベースに接続されている。したがって、単安定
マルチバイブレータMV1は、トランジスタQ2のオン期間
τ１を決めるためのタイマー回路として動作する。
公報参照）の回路図である。以下、その回路構成につい
て説明する。直流電源E1の両端には、主スイッチング素
子であるトランジスタQ1,Q2が直列接続され、各トラン
ジスタQ1,Q2にはそれぞれダイオードD1,D2が逆並列接続
されている。トランジスタQ1の両端には、直流成分をカ
ットするための結合コンデンサC0を介してインダクタL1
及び負荷ｌの直列回路を含む負荷回路Ｚと、この負荷回
路Ｚに流れる振動電流を一方のスイッチング素子（トラ
ンジスタQ1）の制御端にのみ帰還し、上記振動電流で決
まる所定周期で上記一方のスイッチング素子のみをオン
・オフ制御する帰還手段（インダクタL1の２次巻線n2）
を備えている。他方のトランジスタQ2は単安定マルチバ
イブレータMV1によりオン・オフ制御されている。単安
全マルチバイブレータMV1は汎用の集積回路（例えば日
本電気製μPD4538）よりなり、立ち下がりトリガー入力
端子Ｂが“High"レベルから“Low"レベルに変化した
後、一定時間は出力端子Ｑが“High"レベル、出力端子
が“Low"レベルとなる。この回路にあっては、トラン
ジスタQ2の両端電圧VQ2を抵抗R4,R5の直列回路で分圧す
ることにより検出し、単安定マルチバイブレータMV1の
トリガー信号としている。単安定マルチバイブレータMV
1の出力端子Ｑが“Ligh"レベルになる時間（出力端子
が“Low"レベルになる時間）は、抵抗R6とコンデンサC3
の時定数で決定される。出力端子Ｑは抵抗R7を介して駆
動用のトランジスタQ4のベースに接続され、出力端子
は抵抗R8を介して駆動用のトランジスタQ5のベースに接
続されている。トランジスタQ4のコレクタは直流電源E2
の正極に、トランジスタQ5のエミッタは直流電源E2の負
極に、それぞれ接続され、トランジスタQ4のエミッタと
トランジスタQ5のコレクタは、抵抗R2を介してトランジ
スタQ2のベースに接続されている。したがって、単安定
マルチバイブレータMV1は、トランジスタQ2のオン期間
τ１を決めるためのタイマー回路として動作する。
第７図は負荷回路Ｚが誘導性である場合についての上
記回路の動作波形図である。同図（イ）はインダクタL1
に流れる負荷電流Ｉを示し、図中IQ1,IQ2はトランジス
タQ1,Q2に流れるコレクタ電流、ID1,ID2はダイオード
D1,D2に流れる電流を示している。また、同図（ロ）は
トランジスタQ1のコレクタ・エミッタ間電圧VQ1、同図
（ハ）はトランジスタQ2のコレクタ・エミッタ間電圧V
Q2、同図（ニ）はトランジスタQ1のベース・エミッタ間
電圧VBE1、同図（ホ），（へ）は単安定マルチバイブレ
ータMV1の出力端子Q,の出力信号をそれぞれ示してい
る。
記回路の動作波形図である。同図（イ）はインダクタL1
に流れる負荷電流Ｉを示し、図中IQ1,IQ2はトランジス
タQ1,Q2に流れるコレクタ電流、ID1,ID2はダイオード
D1,D2に流れる電流を示している。また、同図（ロ）は
トランジスタQ1のコレクタ・エミッタ間電圧VQ1、同図
（ハ）はトランジスタQ2のコレクタ・エミッタ間電圧V
Q2、同図（ニ）はトランジスタQ1のベース・エミッタ間
電圧VBE1、同図（ホ），（へ）は単安定マルチバイブレ
ータMV1の出力端子Q,の出力信号をそれぞれ示してい
る。
以下、第７図の動作波形図を参照しながら上記回路の
動作について説明する。電源スイッチSWを投入すると、
起動回路STによりトランジスタQ2がオンとなり、その両
端電圧VQ2（第７図（ハ））が“Low"レベルになるの
で、単安定マルチバイブレータMV1のトリガー入力端子
Ｂは“High"レベルから“Low"レベルに変化する。これ
により、単安定マルチバイブレータMV1はトリガーされ
て、その出力端子Ｑは“High"レベル、出力端子は“L
ow"レベルとなる（第７図（ホ），（へ））。したがっ
て、駆動用のトランジスタQ4はオン、トランジスタQ5は
オフとなり、直流電源E2からトランジスタQ4、抵抗R2を
通してトランジスタQ2にベース電流が供給され、トラン
ジスタQ2のオン状態が維持される。トランジスタQ2がオ
ンすると、ダイオードD3が導通して、コンデンサC2は充
電されなくなるので、起動回路STは停止する。このと
き、インダクタL1の２次巻線n2は、トランジスタQ1のベ
ース・エミッタ間に逆バイアスの電圧を印加するように
極性に巻かれ、トランジスタQ1はオフ状態を維持する。
動作について説明する。電源スイッチSWを投入すると、
起動回路STによりトランジスタQ2がオンとなり、その両
端電圧VQ2（第７図（ハ））が“Low"レベルになるの
で、単安定マルチバイブレータMV1のトリガー入力端子
Ｂは“High"レベルから“Low"レベルに変化する。これ
により、単安定マルチバイブレータMV1はトリガーされ
て、その出力端子Ｑは“High"レベル、出力端子は“L
ow"レベルとなる（第７図（ホ），（へ））。したがっ
て、駆動用のトランジスタQ4はオン、トランジスタQ5は
オフとなり、直流電源E2からトランジスタQ4、抵抗R2を
通してトランジスタQ2にベース電流が供給され、トラン
ジスタQ2のオン状態が維持される。トランジスタQ2がオ
ンすると、ダイオードD3が導通して、コンデンサC2は充
電されなくなるので、起動回路STは停止する。このと
き、インダクタL1の２次巻線n2は、トランジスタQ1のベ
ース・エミッタ間に逆バイアスの電圧を印加するように
極性に巻かれ、トランジスタQ1はオフ状態を維持する。
次に、抵抗R6とコンデンサC3で決まる所定時間ｔの経
過後に、単安定マルチバイブレータMV1は出力端子Ｑは
“Low"レベル、出力端子は“High"レベルとなり、ト
ランジスタQ4はオフ、トランジスタQ5はオンになる。こ
のため、トランジスタQ2はオフ状態になる。第７図
（イ）に示すＡ点でトランジスタQ2がオフすると、トラ
ンジスタQ2のコレクタ電流IQ2が減少することによりイ
ンダクタL1の残留インダクタンスは逆の誘起電圧を発生
し、インダクタL1に流れる振動電流Ｉは同一方向に流れ
ようとするので、ダイオードD1が導通し、電流ID1が流
れる。また、インダクタL1の２次巻線n1が逆の誘起電圧
を発生することにより、第７図（ニ）に示すように、ト
ランジスタQ1が順バイアスされて、トランジスタQ1はオ
ン状態となる。ダイオードD1の電流ID1がゼロになる
と、コンデンサC0の蓄積電荷を電源としてトランジスタ
Q1に電流IQ1が流れる。このとき、インダクタL1のコア
は飽和磁束に向かって直線的に磁化される。やがて、コ
アが飽和磁束に達すると、インダクタンスは急激にゼロ
の方向に向かい、その結果、トランジスタQ1のコレクタ
電流IQ1の時間変化分は無限大となる。トランジスタQ1
のコレクタ電流IQ1がベース電流のhfe倍に達すると、ト
ランジスタQ1は不飽和状態となり、インダクタL1の各巻
線の誘起電圧は減少するから、帰還されるベース電流も
減少してトランジスタQ1はオフする。トランジスタQ1が
オフした後も、インダクタL1に流れる振動電流Ｉは同一
方向に流れようとするので、ダイオードD2が導通し、電
流ID2が負荷回路Ｚ、コンデンサC0、直流電源E1の経路
で流れる。ダイオードD2が導通すると、トランジスタQ2
の電圧VQ2はゼロになるので、単安定マルチバイブレー
タMV1の立ち下がりトリガー入力端子Ｂは“High"レベル
から“Low"レベルに変化し、単安定マルチバイブレータ
MV1の出力端子Ｑは“High"レベルになり、駆動用のトラ
ンジスタQ4がオンして、トランジスタQ2は順バイアスさ
れる。ダイオードD2に流れる振動電流ID2がゼロになっ
た後は、直流電源E1より、コンデンサC0、負荷回路Ｚ、
トランジスタQ2の経路でコレクタ電流IQ2が流れる。以
下、上述の動作を繰り復すことにより、インバータの発
振動作が継続される。
過後に、単安定マルチバイブレータMV1は出力端子Ｑは
“Low"レベル、出力端子は“High"レベルとなり、ト
ランジスタQ4はオフ、トランジスタQ5はオンになる。こ
のため、トランジスタQ2はオフ状態になる。第７図
（イ）に示すＡ点でトランジスタQ2がオフすると、トラ
ンジスタQ2のコレクタ電流IQ2が減少することによりイ
ンダクタL1の残留インダクタンスは逆の誘起電圧を発生
し、インダクタL1に流れる振動電流Ｉは同一方向に流れ
ようとするので、ダイオードD1が導通し、電流ID1が流
れる。また、インダクタL1の２次巻線n1が逆の誘起電圧
を発生することにより、第７図（ニ）に示すように、ト
ランジスタQ1が順バイアスされて、トランジスタQ1はオ
ン状態となる。ダイオードD1の電流ID1がゼロになる
と、コンデンサC0の蓄積電荷を電源としてトランジスタ
Q1に電流IQ1が流れる。このとき、インダクタL1のコア
は飽和磁束に向かって直線的に磁化される。やがて、コ
アが飽和磁束に達すると、インダクタンスは急激にゼロ
の方向に向かい、その結果、トランジスタQ1のコレクタ
電流IQ1の時間変化分は無限大となる。トランジスタQ1
のコレクタ電流IQ1がベース電流のhfe倍に達すると、ト
ランジスタQ1は不飽和状態となり、インダクタL1の各巻
線の誘起電圧は減少するから、帰還されるベース電流も
減少してトランジスタQ1はオフする。トランジスタQ1が
オフした後も、インダクタL1に流れる振動電流Ｉは同一
方向に流れようとするので、ダイオードD2が導通し、電
流ID2が負荷回路Ｚ、コンデンサC0、直流電源E1の経路
で流れる。ダイオードD2が導通すると、トランジスタQ2
の電圧VQ2はゼロになるので、単安定マルチバイブレー
タMV1の立ち下がりトリガー入力端子Ｂは“High"レベル
から“Low"レベルに変化し、単安定マルチバイブレータ
MV1の出力端子Ｑは“High"レベルになり、駆動用のトラ
ンジスタQ4がオンして、トランジスタQ2は順バイアスさ
れる。ダイオードD2に流れる振動電流ID2がゼロになっ
た後は、直流電源E1より、コンデンサC0、負荷回路Ｚ、
トランジスタQ2の経路でコレクタ電流IQ2が流れる。以
下、上述の動作を繰り復すことにより、インバータの発
振動作が継続される。
［発明が解決しようとする課題］ 上述の従来例にあっては、負荷ｌの無い無負荷時や、
放電灯負荷などの場合の寿命末期に無負荷状態に近くな
った時に、インダクタL1とコンデンサC1による大きな共
振電流がスイッチング素子Q1,Q2に流れて、スイッチン
グ素子のストレスが大きくなり、長期間継続すると、破
壊に至る恐れがあるので、インバータの発振を停止させ
る必要がある。
放電灯負荷などの場合の寿命末期に無負荷状態に近くな
った時に、インダクタL1とコンデンサC1による大きな共
振電流がスイッチング素子Q1,Q2に流れて、スイッチン
グ素子のストレスが大きくなり、長期間継続すると、破
壊に至る恐れがあるので、インバータの発振を停止させ
る必要がある。
そこで、従来は、第８図に示すように、インバータ装
置の異常状態を検出し、インバータ停止信号回路４にて
停止信号を発生させて、例えば、トランジスタQ6をオン
させて、単安定マルチバイブレータMV1のトリガー入力
端子Ｂを短絡させ、インバータ装置を停止させていた、
仮に、スイッチング素子Q1がオン、スイッチング素子Q2
がオフの状態でインバータ停止信号回路４が動作する
と、トランジスタQ6がオンして、入力端子Ｂが“High"
レベルから“Low"レベルになり、単安定マルチバイブレ
ータMV1の出力端子Ｑが“High"レベル、が“Low"レベ
ルとなり、スイッチング素子Q2にオン信号を与えてしま
うことになる。このとき、スイッチング素子Q1はオン状
態にあるので、同時オンとなり、直流電源E1より短絡電
流が流れ、スイッチング素子Q1,Q2が破壊に至る恐れが
あった。
置の異常状態を検出し、インバータ停止信号回路４にて
停止信号を発生させて、例えば、トランジスタQ6をオン
させて、単安定マルチバイブレータMV1のトリガー入力
端子Ｂを短絡させ、インバータ装置を停止させていた、
仮に、スイッチング素子Q1がオン、スイッチング素子Q2
がオフの状態でインバータ停止信号回路４が動作する
と、トランジスタQ6がオンして、入力端子Ｂが“High"
レベルから“Low"レベルになり、単安定マルチバイブレ
ータMV1の出力端子Ｑが“High"レベル、が“Low"レベ
ルとなり、スイッチング素子Q2にオン信号を与えてしま
うことになる。このとき、スイッチング素子Q1はオン状
態にあるので、同時オンとなり、直流電源E1より短絡電
流が流れ、スイッチング素子Q1,Q2が破壊に至る恐れが
あった。
本発明はこのような点に鑑みてなされたものであり、
その目的とするところは、一方のスイッチング素子を負
荷回路からの帰還電流により駆動し、他方のスイッチン
グ素子をタイマー回路により駆動するインバータ装置に
おいて、強制的に発振を停止させるときに、両スイッチ
ング素子の同時オンを防止できるようにすることにあ
る。
その目的とするところは、一方のスイッチング素子を負
荷回路からの帰還電流により駆動し、他方のスイッチン
グ素子をタイマー回路により駆動するインバータ装置に
おいて、強制的に発振を停止させるときに、両スイッチ
ング素子の同時オンを防止できるようにすることにあ
る。
［課題を解決するための手段］ 本発明の構成を第１図に示す回路に基づいて説明す
る。この回路は、直流電源E1と、この直流電源E1の両端
に直列接続された一対のスイッチング（トランジスタ
Q1,Q2）と、スイッチング素子の少なくとも一方にコン
デンサC0を介して並列接続されるインダクタL1及び負荷
ｌの直列回路を含む負荷回路Ｚと、この負荷回路Ｚに流
れる振動電流一方のスイッチング素子（トランジスタ
Q1）の制御端にのみ帰還し、上記振動電流で決まる所定
周期で上記一方のスイッチング素子のみをオン・オフ制
御する帰還手段（帰還巻線n2）と、少なくとも上記一方
のスイッチング素子（トランジスタQ1）のオフ時点を検
出回路１により検出し、このオフ時点でトリガー回路２
によりタイマー回路３をトリガーしてタイマー動作を開
始させ、タイマー回路３のタイマー出力により他方のス
イッチング素子（トランジスタQ2）を一定時間オンさせ
る制御手段Ｘとを備え、前記制御手段Ｘはタイマー回路
３の動作をインバータ停止信号回路４により強制的に停
止されるとき、上記他方のスイッチング素子（トランジ
スタQ2）にオン信号を発生させない状態でタイマー回路
３の動作を停止させるように構成されている。
る。この回路は、直流電源E1と、この直流電源E1の両端
に直列接続された一対のスイッチング（トランジスタ
Q1,Q2）と、スイッチング素子の少なくとも一方にコン
デンサC0を介して並列接続されるインダクタL1及び負荷
ｌの直列回路を含む負荷回路Ｚと、この負荷回路Ｚに流
れる振動電流一方のスイッチング素子（トランジスタ
Q1）の制御端にのみ帰還し、上記振動電流で決まる所定
周期で上記一方のスイッチング素子のみをオン・オフ制
御する帰還手段（帰還巻線n2）と、少なくとも上記一方
のスイッチング素子（トランジスタQ1）のオフ時点を検
出回路１により検出し、このオフ時点でトリガー回路２
によりタイマー回路３をトリガーしてタイマー動作を開
始させ、タイマー回路３のタイマー出力により他方のス
イッチング素子（トランジスタQ2）を一定時間オンさせ
る制御手段Ｘとを備え、前記制御手段Ｘはタイマー回路
３の動作をインバータ停止信号回路４により強制的に停
止されるとき、上記他方のスイッチング素子（トランジ
スタQ2）にオン信号を発生させない状態でタイマー回路
３の動作を停止させるように構成されている。
［作用］ 第１図に示す回路の制御手段Ｘでは、上述のように、
タイマー回路３の動作をインバータ停止信号回路４によ
り強制的に停止させるときに、このタイマー回路３でオ
ン・オフ制御される側のトランジスタQ2にオン信号を発
生させない状態でタイマー回路３の動作を停止させるよ
うに構成されているので、インバータ停止信号回路４に
よりインバータ停止信号が発生したときに、仮に、トラ
ンジスタQ1がオンであっても、トランジスタQ2がオンす
ることは無い。このため、トランジスタQ1,Q2の同時オ
ンを防止できる。
タイマー回路３の動作をインバータ停止信号回路４によ
り強制的に停止させるときに、このタイマー回路３でオ
ン・オフ制御される側のトランジスタQ2にオン信号を発
生させない状態でタイマー回路３の動作を停止させるよ
うに構成されているので、インバータ停止信号回路４に
よりインバータ停止信号が発生したときに、仮に、トラ
ンジスタQ1がオンであっても、トランジスタQ2がオンす
ることは無い。このため、トランジスタQ1,Q2の同時オ
ンを防止できる。
［実施例１］ 第２図は本発明の第１実施例の回路図である。インバ
ータ装置の基本構成については、従来例と同じであるの
で、同一の機能を有する部分には、同一の符号を付して
重複する説明は省略する。本実施例にあっては、トラン
ジスタQ2に流れる電流IQ2を抵抗R9で検出し、抵抗R10と
コンデンサC4にて平滑し、検出電圧VC4を得て、これを
コンパレータIC1のプラス側入力端子に入力している。
コンパレータIC1のマイナス側入力端子には制御電源E2
を抵抗R11,R12により分圧した基準電圧VR12が入力され
ている。インバータ装置が正常動作時には、VR12＞VC4
であるように設定されており、コンパレータIC1の出力
端子は“Low"レベルであり、インバータ装置の発振が継
続される。なお、コンパレータIC1は汎用にリニアIC
（例えば、日本電気製の単電源クワッド汎用演算増幅回
路μPC451など）で構成される。次に、負荷ｌの無い無
負荷時や、放電灯負荷などの場合、寿命末期に無負荷状
態に近くなったとき、トランジスタQ2に流れる電流が増
加し、検出電圧VC4が上昇し、VR12＞VC4になり、コンパ
レータIC1の出力端が“High"レベルになる。この出力信
号はダイオードD4を通して検出回路のａ点に帰還され、
上述の条件を維持するように設定されているので、コン
パレータIC1の出力電圧VOは“High"レベルを保持する
（第３図（ニ）参照）。このため、単安定マルチバイブ
レータMV1の出力端子Ｑは“Low"レベル、出力端子は
“High"レベルになり、トランジスタQ4がオフ、トラン
ジスタQ5がオンになり、スイッチング用のトランジスタ
Q2はオフとなり、インバータ装置の発振は停止する。以
上の動作を第３図（イ）〜（ヘ）に示す。
ータ装置の基本構成については、従来例と同じであるの
で、同一の機能を有する部分には、同一の符号を付して
重複する説明は省略する。本実施例にあっては、トラン
ジスタQ2に流れる電流IQ2を抵抗R9で検出し、抵抗R10と
コンデンサC4にて平滑し、検出電圧VC4を得て、これを
コンパレータIC1のプラス側入力端子に入力している。
コンパレータIC1のマイナス側入力端子には制御電源E2
を抵抗R11,R12により分圧した基準電圧VR12が入力され
ている。インバータ装置が正常動作時には、VR12＞VC4
であるように設定されており、コンパレータIC1の出力
端子は“Low"レベルであり、インバータ装置の発振が継
続される。なお、コンパレータIC1は汎用にリニアIC
（例えば、日本電気製の単電源クワッド汎用演算増幅回
路μPC451など）で構成される。次に、負荷ｌの無い無
負荷時や、放電灯負荷などの場合、寿命末期に無負荷状
態に近くなったとき、トランジスタQ2に流れる電流が増
加し、検出電圧VC4が上昇し、VR12＞VC4になり、コンパ
レータIC1の出力端が“High"レベルになる。この出力信
号はダイオードD4を通して検出回路のａ点に帰還され、
上述の条件を維持するように設定されているので、コン
パレータIC1の出力電圧VOは“High"レベルを保持する
（第３図（ニ）参照）。このため、単安定マルチバイブ
レータMV1の出力端子Ｑは“Low"レベル、出力端子は
“High"レベルになり、トランジスタQ4がオフ、トラン
ジスタQ5がオンになり、スイッチング用のトランジスタ
Q2はオフとなり、インバータ装置の発振は停止する。以
上の動作を第３図（イ）〜（ヘ）に示す。
以上のように、検出回路１のｂ点に電圧を印加するこ
とによって、インバータ装置の発振を停止させるもので
あるが、単安定マルチバイブレータMV1の入力端子Ｂが
“Low"レベルから“High"レベルに立ち上がるので、単
安定マルチバイブレータMV1の出力端子Ｑは“Low"レベ
ル（端子は“High"レベル）になり、トランジスタQ4
がオフ、トランジスタQ5がオンになる。このため、主ス
イッチング素子であるトランジスタQ2はオンすることが
なく、インバータ装置の停止時に、主スイッチング素子
であるトランジスタQ1,Q2が同時にオンすることがな
い。
とによって、インバータ装置の発振を停止させるもので
あるが、単安定マルチバイブレータMV1の入力端子Ｂが
“Low"レベルから“High"レベルに立ち上がるので、単
安定マルチバイブレータMV1の出力端子Ｑは“Low"レベ
ル（端子は“High"レベル）になり、トランジスタQ4
がオフ、トランジスタQ5がオンになる。このため、主ス
イッチング素子であるトランジスタQ2はオンすることが
なく、インバータ装置の停止時に、主スイッチング素子
であるトランジスタQ1,Q2が同時にオンすることがな
い。
［実施例２］ 第４図は本発明の第２実施例の回路図であり、第５図
はその正常時の動作波形図である。本実施例にあって
は、ダイオードD2電流ID2を電流トランスCT2、抵抗R13,
R14、コンデンサC5にて検出し、コンデンサC5に生じる
電圧VC5を単安定マルチバイブレータMV1のトリガー端子
Ａの入力信号とする。すなわち、主スイッチング素子で
あるトランジスタQ1がオフし、ダイオードD2がオンする
と、電圧VC5は“Low"レベルから“High"レベルに変化し
て、単安定マルチバイブレータMV1の出力端子Ｑが“Hig
h"レベル、が“Low"レベルとなり、主スイッチング素
子であるトランジスタQ2にオン信号が与えられ、その
後、発振が継続する。
はその正常時の動作波形図である。本実施例にあって
は、ダイオードD2電流ID2を電流トランスCT2、抵抗R13,
R14、コンデンサC5にて検出し、コンデンサC5に生じる
電圧VC5を単安定マルチバイブレータMV1のトリガー端子
Ａの入力信号とする。すなわち、主スイッチング素子で
あるトランジスタQ1がオフし、ダイオードD2がオンする
と、電圧VC5は“Low"レベルから“High"レベルに変化し
て、単安定マルチバイブレータMV1の出力端子Ｑが“Hig
h"レベル、が“Low"レベルとなり、主スイッチング素
子であるトランジスタQ2にオン信号が与えられ、その
後、発振が継続する。
負荷ｌが無い無負荷時や、放電灯負荷などの場合の寿
命末期時に、主スイッチング素子であるトランジスタQ2
に流れる電流が大きくなり、VR12＜VC4になると、コン
パレータIC1の出力端子は“High"レベル、否定回路IC2
の出力端子は“Low"レベルになるので、単安定マルチバ
イブレータMV1のトリガー入力端子Ａは“High"レベルか
ら“Low"レベルとなり、入力端子Ａへのトリガー信号が
無くなるので、単安定マルチバイブレータMV1の動作が
停止し、インバータ装置の発振も停止する。
命末期時に、主スイッチング素子であるトランジスタQ2
に流れる電流が大きくなり、VR12＜VC4になると、コン
パレータIC1の出力端子は“High"レベル、否定回路IC2
の出力端子は“Low"レベルになるので、単安定マルチバ
イブレータMV1のトリガー入力端子Ａは“High"レベルか
ら“Low"レベルとなり、入力端子Ａへのトリガー信号が
無くなるので、単安定マルチバイブレータMV1の動作が
停止し、インバータ装置の発振も停止する。
この場合も実施例１と同じように、トリガー入力端子
Ａが“High"レベルから“Low"レベルになるので、単安
定マルチバイブレータMV1の出力端子が“High"レベルに
ならない。このため、インバータ装置の停止時に主スイ
ッチング素子であるトランジスタQ2をオンする信号は発
生せず、主スイッチング素子であるトランジスタQ1との
同時オンは起こり得ない。
Ａが“High"レベルから“Low"レベルになるので、単安
定マルチバイブレータMV1の出力端子が“High"レベルに
ならない。このため、インバータ装置の停止時に主スイ
ッチング素子であるトランジスタQ2をオンする信号は発
生せず、主スイッチング素子であるトランジスタQ1との
同時オンは起こり得ない。
［発明の効果］ 本発明にあっては、一方のスイッチング素子を負荷回
路からの帰還電流により駆動し、他方のスイッチング素
子をタイマー回路により駆動するインバータ装置におい
て、タイマー回路の動作を強制的に停止させるときに、
上記他方のスイッチング素子にオン信号を発生させない
状態でタイマー回路の動作を停止させるように構成され
ているので、そのときに、上記一方のスイッチング素子
がオンであっても、上記他方のスイッチング素子が同時
にオンすることは防止できるという効果がある。
路からの帰還電流により駆動し、他方のスイッチング素
子をタイマー回路により駆動するインバータ装置におい
て、タイマー回路の動作を強制的に停止させるときに、
上記他方のスイッチング素子にオン信号を発生させない
状態でタイマー回路の動作を停止させるように構成され
ているので、そのときに、上記一方のスイッチング素子
がオンであっても、上記他方のスイッチング素子が同時
にオンすることは防止できるという効果がある。
第１図は本発明の基本構成を示すブロック回路図、第２
図は本発明の第１実施例の回路図、第３図は同上の動作
波形図、第４図は本発明の第２実施例の回路図、第５図
は同上の動作波形図、第６図は従来例の回路図、第７図
は同上の動作波形図、第８図は他の従来例の回路図であ
る。 １は検出回路、２はトリガー回路、３はタイマー回路、
４はインバータ停止信号回路、Ｘは制御手段、E1は直流
電源、Q1,Q2はトランジスタ、C0,C1はコンデンサ、L1は
インダクタ、n2は帰還巻線、ｌは負荷、Ｚは負荷回路で
ある。
図は本発明の第１実施例の回路図、第３図は同上の動作
波形図、第４図は本発明の第２実施例の回路図、第５図
は同上の動作波形図、第６図は従来例の回路図、第７図
は同上の動作波形図、第８図は他の従来例の回路図であ
る。 １は検出回路、２はトリガー回路、３はタイマー回路、
４はインバータ停止信号回路、Ｘは制御手段、E1は直流
電源、Q1,Q2はトランジスタ、C0,C1はコンデンサ、L1は
インダクタ、n2は帰還巻線、ｌは負荷、Ｚは負荷回路で
ある。
フロントページの続き (56)参考文献 特開 平２−284385（ＪＰ，Ａ) 特開 平４−87193（ＪＰ，Ａ) 特開 平４−87194（ＪＰ，Ａ) 特開 平３−169264（ＪＰ，Ａ) 特開 平３−86081（ＪＰ，Ａ) 特開 平３−167797（ＪＰ，Ａ) 特開 平３−143267（ＪＰ，Ａ) 特開 平３−156892（ＪＰ，Ａ) 特開 平３−156893（ＪＰ，Ａ) 特開 平３−167793（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H05B 41/24
Claims (1)
- 【請求項１】直流電源と、この直流電源の両端に直列接
続された一対のスイッチング素子と、スイッチング素子
の少なくとも一方にコンデンサを介して並列接続された
インダクタ及び負荷の直列回路を含む負荷回路と、この
負荷回路に流れる振動電流を一方のスイッチング素子の
制御端にのみ帰還し、上記振動電流で決まる所定周期で
上記一方のスイッチング素子のみをオン・オフ制御する
帰還手段と、少なくとも上記一方のスイッチング素子の
オフ期間に動作するタイマー回路により他方のスイッチ
ング素子をオン・オフ制御する制御手段とを備え、前記
制御手段はタイマー回路の動作を強制的に停止させると
きに、上記他方のスイッチング素子にオン信号を発生さ
せない状態でタイマー回路の動作を停止させるように構
成されていることを特徴とするインバータ装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25618190A JP3016845B2 (ja) | 1990-09-25 | 1990-09-25 | インバータ装置 |
| EP90314184A EP0435628B1 (en) | 1989-12-25 | 1990-12-21 | Inverter device |
| DE69013660T DE69013660T2 (de) | 1989-12-25 | 1990-12-21 | Wechselrichtereinrichtung. |
| CA002033104A CA2033104C (en) | 1989-12-25 | 1990-12-24 | Inverter device |
| US07/633,612 US5182702A (en) | 1989-12-25 | 1990-12-24 | Inverter device |
| KR1019900021745A KR930010642B1 (ko) | 1989-12-25 | 1990-12-24 | 인버터 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25618190A JP3016845B2 (ja) | 1990-09-25 | 1990-09-25 | インバータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04133295A JPH04133295A (ja) | 1992-05-07 |
| JP3016845B2 true JP3016845B2 (ja) | 2000-03-06 |
Family
ID=17289035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25618190A Expired - Fee Related JP3016845B2 (ja) | 1989-12-25 | 1990-09-25 | インバータ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3016845B2 (ja) |
-
1990
- 1990-09-25 JP JP25618190A patent/JP3016845B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04133295A (ja) | 1992-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4992702A (en) | Inverter capable of controlling operating frequency | |
| JP2793836B2 (ja) | 照明負荷制御装置 | |
| US4654772A (en) | Power supply for electrostatic air cleaner | |
| JP3016845B2 (ja) | インバータ装置 | |
| JPS6249967B2 (ja) | ||
| JP2854347B2 (ja) | レーザーダイオード保護回路 | |
| US4858099A (en) | Resonant inverter | |
| JPH0519337A (ja) | 閃光発光装置 | |
| JP2688411B2 (ja) | インバータ装置 | |
| JP2547323Y2 (ja) | インバータ装置 | |
| JP2780314B2 (ja) | Ｄｃ―ｄｃコンバータ | |
| JP3251312B2 (ja) | 放電灯点灯装置 | |
| JP2721521B2 (ja) | インバータ装置 | |
| JP2831062B2 (ja) | インバータ装置 | |
| JP2978183B2 (ja) | 自励インバータ | |
| EP0388492B1 (en) | Inverter capable of controlling operating frequency | |
| JP2942295B2 (ja) | 放電灯点灯装置 | |
| JP2562818B2 (ja) | インバ−タ装置 | |
| JPH0623197U (ja) | インバータ装置 | |
| JPH02284388A (ja) | 放電灯点灯装置 | |
| JP2810677B2 (ja) | 放電灯点灯装置 | |
| JP2749315B2 (ja) | インバータ装置 | |
| JP2828658B2 (ja) | 放電灯点灯装置 | |
| JPH0833354A (ja) | 電源装置 | |
| JP2512029B2 (ja) | 放電ランプ点灯装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |