JP3016005B2 - 無調整帯域フィルタ - Google Patents
無調整帯域フィルタInfo
- Publication number
- JP3016005B2 JP3016005B2 JP7284349A JP28434995A JP3016005B2 JP 3016005 B2 JP3016005 B2 JP 3016005B2 JP 7284349 A JP7284349 A JP 7284349A JP 28434995 A JP28434995 A JP 28434995A JP 3016005 B2 JP3016005 B2 JP 3016005B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- frequency
- unit
- center frequency
- adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 5
- 238000001914 filtration Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/12—Bandpass or bandstop filters with adjustable bandwidth and fixed centre frequency
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
- H03J7/06—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers
- H03J7/065—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant using counters or frequency dividers the counter or frequency divider being used in a phase locked loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0472—Current or voltage controlled filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/02—Automatic frequency control
- H03J7/04—Automatic frequency control where the frequency control is accomplished by varying the electrical characteristics of a non-mechanically adjustable element or where the nature of the frequency controlling element is not significant
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、帯域フィルタに係り、
特に所望の中心周波数に帯域フィルタの中心周波数を自
動的に調整してフィルタリングすることにより、中心周
波数の調整の工程数及び時間を節約するようにした無調
整帯域フィルタに関する。
特に所望の中心周波数に帯域フィルタの中心周波数を自
動的に調整してフィルタリングすることにより、中心周
波数の調整の工程数及び時間を節約するようにした無調
整帯域フィルタに関する。
【０００２】
【従来の技術】図１は従来の帯域フィルタの構成図であ
る。従来の帯域フィルタ装置を図１に示す。入力される
交流電圧（Ｖｉ）の入力端（ｉｎ）にキャパシタ（Ｃ
１）の一端を連結し、キャパシタ（Ｃ１）の他端を相互
コンダクタンス増幅器２の非反転入力端（＋）に連結す
る。その増幅器２の出力端は抵抗（Ｒ２）を介してその
反転入力端（−）に連結され、増幅器２の反転入力端
（−）と接地との間に抵抗（Ｒ１）が連結されている。
相互コンダクタンス増幅器２の出力端はさらに他の相互
コンダクタンス増幅器１の反転入力端（−）に連結され
ている。その相互コンダクタンス増幅器１の非反転入力
端（＋）は接地され、出力端は相互コンダクタンス増幅
器２の非反転入力端子（＋）に連結されている。電源
（Ｖｃｃ）とフィルタ調整端子４との間には可変抵抗
（Ｒext)が連結されている。即ち、従来の帯域フィルタ
は、相互コンダクタンス増幅器１、２がフィードバック
され、可変抵抗（Ｒext)を調節することにより、中心周
波数（ｆ0 ）を調整するように構成されていた。
る。従来の帯域フィルタ装置を図１に示す。入力される
交流電圧（Ｖｉ）の入力端（ｉｎ）にキャパシタ（Ｃ
１）の一端を連結し、キャパシタ（Ｃ１）の他端を相互
コンダクタンス増幅器２の非反転入力端（＋）に連結す
る。その増幅器２の出力端は抵抗（Ｒ２）を介してその
反転入力端（−）に連結され、増幅器２の反転入力端
（−）と接地との間に抵抗（Ｒ１）が連結されている。
相互コンダクタンス増幅器２の出力端はさらに他の相互
コンダクタンス増幅器１の反転入力端（−）に連結され
ている。その相互コンダクタンス増幅器１の非反転入力
端（＋）は接地され、出力端は相互コンダクタンス増幅
器２の非反転入力端子（＋）に連結されている。電源
（Ｖｃｃ）とフィルタ調整端子４との間には可変抵抗
（Ｒext)が連結されている。即ち、従来の帯域フィルタ
は、相互コンダクタンス増幅器１、２がフィードバック
され、可変抵抗（Ｒext)を調節することにより、中心周
波数（ｆ0 ）を調整するように構成されていた。
【０００３】図２は図１の相互コンダクタンス増幅器２
の等価回路図で、図１の相互コンダクタンス増幅器２を
説明したものである。相互コンダクタンス増幅器２の等
価回路は、図２に示すように、電源（Ｖｃｃ）にエミッ
タが連結され、接地にコレクタとベースが連結されたｐ
ｎｐトランジスタ（Ｑ５）と、電源（Ｖｃｃ）にエミッ
タが連結されｐｎｐトランジスタ（Ｑ５）のベースとコ
レクタにベースが連結されたｐｎｐトランジスタ（Ｑ
４）と、ｐｎｐトランジスタ（Ｑ５）のコレクタと接地
に連結されたキャパシタ（Ｃ２）と、バイアス入力（Ｂ
ＩＡＳ）をベース入力とし、電源（Ｖｃｃ）にコレクタ
が連結されたｎｐｎトランジスタ（Ｑ７）と、バイアス
入力（ＢＩＡＳ）をベース入力とし、電源（Ｖｃｃ）に
コレクタが連結されたｎｐｎトランジスタ（Ｑ８）と、
ｎｐｎトランジスタ（Ｑ７）のエミッタにベースが連結
され電源（Ｖｃｃ）にコレクタが連結されたｎｐｎトラ
ンジスタ（Ｑ２）と、ｐｎｐトランジスタ（Ｑ４）のコ
レクタにコレクタが連結されｎｐｎトランジスタ（Ｑ
８）のエミッタにベースが連結されたｎｐｎトランジス
タ（Ｑ３）と、ｎｐｎトランジスタ（Ｑ８）のエミッタ
にコレクタが連結され接地にベースが連結されたｎｐｎ
トランジスタ（Ｑ６）と、ｎｐｎトランジスタ（Ｑ６）
のエミッタと接地に連結された抵抗（Ｒ５）と、電源
（Ｖｃｃ）とフィルタ調整端子（４）に連結された可変
抵抗（Ｒext)と、フィルタ調整端子（４）に抵抗（Ｒ
６）を介してコレクタとベースが連結され、接地に抵抗
（Ｒ７）を介してエミッタが連結されたｎｐｎトランジ
スタ（Ｑ１０）と、ｎｐｎトランジスタ（Ｑ２、Ｑ３）
のエミッタにコレクタが連結されフィルタ調整端子
（４）にベースが連結され、抵抗（Ｒ４）を介して接地
にエミッタが連結されたｎｐｎトランジスタ（Ｑ９）
と、キャパシタ（Ｃ１）を介して入力される入力電圧
（Ｖｉ’）をベース入力とし、ｎｐｎトランジスタ（Ｑ
７）のエミッタにコレクタが連結され抵抗（Ｒ３）を介
して接地にエミッタが連結されたｎｐｎトランジスタ
（Ｑ１）とからなる。ここで、ｐｎｐトランジスタ（Ｑ
４、Ｑ５）は電流ミラー６を形成し、ｎｐｎトランジス
タ（Ｑ１、Ｑ２、Ｑ３、Ｑ６、Ｑ９）及び抵抗（Ｒ３、
Ｒ４、Ｒ５）が差動増幅器５を形成する。
の等価回路図で、図１の相互コンダクタンス増幅器２を
説明したものである。相互コンダクタンス増幅器２の等
価回路は、図２に示すように、電源（Ｖｃｃ）にエミッ
タが連結され、接地にコレクタとベースが連結されたｐ
ｎｐトランジスタ（Ｑ５）と、電源（Ｖｃｃ）にエミッ
タが連結されｐｎｐトランジスタ（Ｑ５）のベースとコ
レクタにベースが連結されたｐｎｐトランジスタ（Ｑ
４）と、ｐｎｐトランジスタ（Ｑ５）のコレクタと接地
に連結されたキャパシタ（Ｃ２）と、バイアス入力（Ｂ
ＩＡＳ）をベース入力とし、電源（Ｖｃｃ）にコレクタ
が連結されたｎｐｎトランジスタ（Ｑ７）と、バイアス
入力（ＢＩＡＳ）をベース入力とし、電源（Ｖｃｃ）に
コレクタが連結されたｎｐｎトランジスタ（Ｑ８）と、
ｎｐｎトランジスタ（Ｑ７）のエミッタにベースが連結
され電源（Ｖｃｃ）にコレクタが連結されたｎｐｎトラ
ンジスタ（Ｑ２）と、ｐｎｐトランジスタ（Ｑ４）のコ
レクタにコレクタが連結されｎｐｎトランジスタ（Ｑ
８）のエミッタにベースが連結されたｎｐｎトランジス
タ（Ｑ３）と、ｎｐｎトランジスタ（Ｑ８）のエミッタ
にコレクタが連結され接地にベースが連結されたｎｐｎ
トランジスタ（Ｑ６）と、ｎｐｎトランジスタ（Ｑ６）
のエミッタと接地に連結された抵抗（Ｒ５）と、電源
（Ｖｃｃ）とフィルタ調整端子（４）に連結された可変
抵抗（Ｒext)と、フィルタ調整端子（４）に抵抗（Ｒ
６）を介してコレクタとベースが連結され、接地に抵抗
（Ｒ７）を介してエミッタが連結されたｎｐｎトランジ
スタ（Ｑ１０）と、ｎｐｎトランジスタ（Ｑ２、Ｑ３）
のエミッタにコレクタが連結されフィルタ調整端子
（４）にベースが連結され、抵抗（Ｒ４）を介して接地
にエミッタが連結されたｎｐｎトランジスタ（Ｑ９）
と、キャパシタ（Ｃ１）を介して入力される入力電圧
（Ｖｉ’）をベース入力とし、ｎｐｎトランジスタ（Ｑ
７）のエミッタにコレクタが連結され抵抗（Ｒ３）を介
して接地にエミッタが連結されたｎｐｎトランジスタ
（Ｑ１）とからなる。ここで、ｐｎｐトランジスタ（Ｑ
４、Ｑ５）は電流ミラー６を形成し、ｎｐｎトランジス
タ（Ｑ１、Ｑ２、Ｑ３、Ｑ６、Ｑ９）及び抵抗（Ｒ３、
Ｒ４、Ｒ５）が差動増幅器５を形成する。
【０００４】そして、図１及び図２で説明した従来の帯
域フィルタ装置の入力対出力の伝達関数（Ａｖ（Ｓ））
と中心周波数（ｆ0 ）は、次の式で求められる。まず、
ラプラス変換した帯域フィルタ装置の入力対出力の伝達
関数は、
域フィルタ装置の入力対出力の伝達関数（Ａｖ（Ｓ））
と中心周波数（ｆ0 ）は、次の式で求められる。まず、
ラプラス変換した帯域フィルタ装置の入力対出力の伝達
関数は、
【数１】
【数２】 ここで、ＧＭは入力電圧対出力電流の比を示す。
【数３】 であり、 ここで、θは選択度を示す。そして、中心周
波数（ｆ0 ）は相互コンダクタンス増幅器（２）の入力
対出力電流の比（ＧＭ）によって決定される。
波数（ｆ0 ）は相互コンダクタンス増幅器（２）の入力
対出力電流の比（ＧＭ）によって決定される。
【０００５】図２に示すように、入力対出力電流の比
（ＧＭ）は、
（ＧＭ）は、
【数４】 によって求められ、中心周波数（ｆ0 ）は式（２）と式
（４）によって、
（４）によって、
【数５】 のように求められる。従って、電源（Ｖｃｃ）とフィル
タ調整端子４との間の可変抵抗（Ｒext)を調節すると、
ｎｐｎトランジスタ（Ｑ８）に流れる電流が変わり、ｐ
ｎｐトランジスタ（Ｑ４、Ｑ５）の電流ミラーによって
Ｉ1 が変わるので、式（５）で中心周波数（ｆ0 ）が調
整される。即ち、可変抵抗（Ｒext)を調節すると、従来
の帯域フィルタ（ＢＰＦ）の中心周波数（ｆ0 ）を調整
することができる。
タ調整端子４との間の可変抵抗（Ｒext)を調節すると、
ｎｐｎトランジスタ（Ｑ８）に流れる電流が変わり、ｐ
ｎｐトランジスタ（Ｑ４、Ｑ５）の電流ミラーによって
Ｉ1 が変わるので、式（５）で中心周波数（ｆ0 ）が調
整される。即ち、可変抵抗（Ｒext)を調節すると、従来
の帯域フィルタ（ＢＰＦ）の中心周波数（ｆ0 ）を調整
することができる。
【０００６】
【発明が解決しようとする課題】しかし、従来の帯域フ
ィルタは、抵抗、コンデンサ、及び定電流素子にバラツ
キがあるので、初期に中心周波数（ｆ0 ）を調整しなけ
ればならなく、これにより生産ラインで工程数が増加し
て製造設備及び工程時間が増加するという問題点があっ
た。
ィルタは、抵抗、コンデンサ、及び定電流素子にバラツ
キがあるので、初期に中心周波数（ｆ0 ）を調整しなけ
ればならなく、これにより生産ラインで工程数が増加し
て製造設備及び工程時間が増加するという問題点があっ
た。
【０００７】従って、本発明は入力信号周波数に対して
帯域フィルタの中心周波数を自動的に調整して製造工程
数及び工程時間を低減するための無調整帯域フィルタ装
置を提供することを目的とする。
帯域フィルタの中心周波数を自動的に調整して製造工程
数及び工程時間を低減するための無調整帯域フィルタ装
置を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明の無調整帯域フィルタは、特定帯域の周波数
のみを通してフィルタリングする帯域フィルタ部を有
し、かつ、前記帯域フィルタ部の出力から得られた中心
周波数（ｆ0'）に応じて所望の中心周波数（ｆ0）を得
るように調整周波数を発生するアップ／ダウンパルス電
圧を発生して前記帯域フィルタ部の周波数帯域を調整す
る周波数帯域調整部を有することを特徴とする。
に、本発明の無調整帯域フィルタは、特定帯域の周波数
のみを通してフィルタリングする帯域フィルタ部を有
し、かつ、前記帯域フィルタ部の出力から得られた中心
周波数（ｆ0'）に応じて所望の中心周波数（ｆ0）を得
るように調整周波数を発生するアップ／ダウンパルス電
圧を発生して前記帯域フィルタ部の周波数帯域を調整す
る周波数帯域調整部を有することを特徴とする。
【０００９】
【発明の実施の形態】本発明による無調整帯域フィルタ
は、図３に示すように、帯域フィルタ部１１と周波数帯
域調整部１０とから構成される。帯域フィルタ部１１は
周波数帯域調整部１０の制御によって特定帯域の周波数
のみを通過させてフィルタリングする。周波数帯域調整
部１０は帯域フィルタ部１１の出力から得られた中心周
波数（ｆ0'）に応じて所望の中心周波数（ｆ0 ）を得る
ための調整周波数を発生するために、当該のアップ／ダ
ウンパルス電圧を発生して帯域フィルタ部１１の周波数
帯域を調整する。
は、図３に示すように、帯域フィルタ部１１と周波数帯
域調整部１０とから構成される。帯域フィルタ部１１は
周波数帯域調整部１０の制御によって特定帯域の周波数
のみを通過させてフィルタリングする。周波数帯域調整
部１０は帯域フィルタ部１１の出力から得られた中心周
波数（ｆ0'）に応じて所望の中心周波数（ｆ0 ）を得る
ための調整周波数を発生するために、当該のアップ／ダ
ウンパルス電圧を発生して帯域フィルタ部１１の周波数
帯域を調整する。
【００１０】周波数帯域調整部１０は、帯域フィルタ部
１１の出力周波数のピーク値に比例するＤＣ電圧を出力
するピーク検出部１２と、ピーク検出部１２からのＤＣ
電圧に該当する調整前の中心周波数（ｆ0'）を出力する
ＶＣＯ部１３と、所望の中心周波数（ｆ0 ）に該当する
基準クロックを発生する発振器１５と、ＶＣＯ部１３か
ら出力される調整前の中心周波数（ｆ0'）と前記発振器
１５から出力される基準クロックの所望の中心周波数
（ｆ0 ）とを比較して、所望の中心周波数を得るための
調整周波数に該当するアップ／ダウンパルス電圧を出力
する周波数判別回路部１４と、周波数判別回路部１４か
ら出力されるアップ／ダウンパルス電圧を電流に変換し
て出力するＶ−Ｉ変換器１６と、このＶ−Ｉ変換器１６
から出力される電流に応じて充・放電して帯域フィルタ
部１１の周波数帯域調整端子（Ａ）へ出力して周波数帯
域を調整するキャパシタ（Ｃ）とから構成される。
１１の出力周波数のピーク値に比例するＤＣ電圧を出力
するピーク検出部１２と、ピーク検出部１２からのＤＣ
電圧に該当する調整前の中心周波数（ｆ0'）を出力する
ＶＣＯ部１３と、所望の中心周波数（ｆ0 ）に該当する
基準クロックを発生する発振器１５と、ＶＣＯ部１３か
ら出力される調整前の中心周波数（ｆ0'）と前記発振器
１５から出力される基準クロックの所望の中心周波数
（ｆ0 ）とを比較して、所望の中心周波数を得るための
調整周波数に該当するアップ／ダウンパルス電圧を出力
する周波数判別回路部１４と、周波数判別回路部１４か
ら出力されるアップ／ダウンパルス電圧を電流に変換し
て出力するＶ−Ｉ変換器１６と、このＶ−Ｉ変換器１６
から出力される電流に応じて充・放電して帯域フィルタ
部１１の周波数帯域調整端子（Ａ）へ出力して周波数帯
域を調整するキャパシタ（Ｃ）とから構成される。
【００１１】前記周波数判別回路部１４は図４に示され
ている。ＶＣＯ部１３から出力される調整前の中心周波
数（ｆ0'）はリセット部２０へ入力させられる。ここで
調整前中心周波数を用いて第１及び第２リセットパルス
（ＲＳ１、ＲＳ２）を発生する。一方、発振器１５から
出力される所望の中心周波数（ｆ0 ）に該当する基準ク
ロックは、それをカウントするＮビットカウンタ２３、
２４へ入力させられる。リセット部２０から出力される
第１及び第２リセットパルス（ＲＳ１、ＲＳ２）とＮビ
ットカウンタ２３、２４から出力される信号とはラッチ
部２５へ入力する。それぞれのラッチ部２５の一方の信
号はそれぞれのＮビットカウンタ２３、２４をリセット
させる。またラッチ部２５からの他方の出力は出力復号
器２８へ出力され、ここで調整周波数に該当するアップ
／ダウンパルス電圧（ｆ0 ｕ／ｆ0 ｄ）を複合する。
ている。ＶＣＯ部１３から出力される調整前の中心周波
数（ｆ0'）はリセット部２０へ入力させられる。ここで
調整前中心周波数を用いて第１及び第２リセットパルス
（ＲＳ１、ＲＳ２）を発生する。一方、発振器１５から
出力される所望の中心周波数（ｆ0 ）に該当する基準ク
ロックは、それをカウントするＮビットカウンタ２３、
２４へ入力させられる。リセット部２０から出力される
第１及び第２リセットパルス（ＲＳ１、ＲＳ２）とＮビ
ットカウンタ２３、２４から出力される信号とはラッチ
部２５へ入力する。それぞれのラッチ部２５の一方の信
号はそれぞれのＮビットカウンタ２３、２４をリセット
させる。またラッチ部２５からの他方の出力は出力復号
器２８へ出力され、ここで調整周波数に該当するアップ
／ダウンパルス電圧（ｆ0 ｕ／ｆ0 ｄ）を複合する。
【００１２】前記リセット部２０は、ＶＣＯ部１３から
出力される調整前の中心周波数（ｆ0'）を２で分割する
２分周器２１と、２分周器２１で分周された周波数から
第１及び第２リセットパルス（ＲＳ１、ＲＳ２）を発生
するリセットパルス発生部２２とから構成される。第１
及び第２リセットパルス（ＲＳ１、ＲＳ２）は２分周器
２１で分周された周波数信号の零交叉点で発生し、特に
第１リセットパルス（ＲＳ１）は２分周器２１で分周さ
れた周波数信号がローレベルからハイレベルへ上昇する
零交叉点で発生し、第２リセットパルス（ＲＳ２）は２
分周器２１で分周された周波数信号がハイレベルからロ
ーレベルへ下降する零交叉点で発生する。
出力される調整前の中心周波数（ｆ0'）を２で分割する
２分周器２１と、２分周器２１で分周された周波数から
第１及び第２リセットパルス（ＲＳ１、ＲＳ２）を発生
するリセットパルス発生部２２とから構成される。第１
及び第２リセットパルス（ＲＳ１、ＲＳ２）は２分周器
２１で分周された周波数信号の零交叉点で発生し、特に
第１リセットパルス（ＲＳ１）は２分周器２１で分周さ
れた周波数信号がローレベルからハイレベルへ上昇する
零交叉点で発生し、第２リセットパルス（ＲＳ２）は２
分周器２１で分周された周波数信号がハイレベルからロ
ーレベルへ下降する零交叉点で発生する。
【００１３】前記ラッチ部２５はリセット部２０のリセ
ットパルス発生部２２から出力されるリセットパルス
（ＲＳ１）とＮビットカウンタ２３から出力される信号
の入力を受けてそれぞれラッチさせた後、出力復号器２
８へ出力するとともに、Ｎビットカウンタ２３をリセッ
トさせるプリッププロップ２６と、リセット部２０のリ
セットパルス発生部２２から出力される第２リセットパ
ルス（ＲＳ２）とＮビットカウンタ２４から出力される
信号の入力を受けてそれぞれラッチさせた後、出力復号
器２８へ出力するとともに、Ｎビットカウンタ２４をリ
セットさせるプリッププロップ２７とから構成される。
ットパルス発生部２２から出力されるリセットパルス
（ＲＳ１）とＮビットカウンタ２３から出力される信号
の入力を受けてそれぞれラッチさせた後、出力復号器２
８へ出力するとともに、Ｎビットカウンタ２３をリセッ
トさせるプリッププロップ２６と、リセット部２０のリ
セットパルス発生部２２から出力される第２リセットパ
ルス（ＲＳ２）とＮビットカウンタ２４から出力される
信号の入力を受けてそれぞれラッチさせた後、出力復号
器２８へ出力するとともに、Ｎビットカウンタ２４をリ
セットさせるプリッププロップ２７とから構成される。
【００１４】Ｖ−Ｉ変換器１６も同時に図４に示されて
いる。この変換器は、まず周波数判別回路部１４から出
力されるアップパルス電圧（ｆ0 ｕ）によって切り換え
られるスイッチング部３１と、周波数判別回路部１４か
ら出力されるダウンパルス電圧（ｆ0 ｄ）によって切り
換えらるスイッチング部３２との二つのスイッチング部
を備えている。電源（Ｖｃｃ）とキャパシタ（Ｃ）とに
連結され、スイッチング部３１に応じて動作してキャパ
シタ（Ｃ）を介して帯域フィルタ部１１の中心周波数調
整端子（Ａ）へ直流電圧を出力する電流ミラー３３と、
電源（Ｖｃｃ）に連結され、スイッチング部３２に応じ
て動作する電流ミラー３４とを更に備えている。さら
に、この電流ミラー３３、３４とキャパシタ（Ｃ）に連
結され、キャパシタ（Ｃ）を介して帯域フィルタ部１１
の中心周波数調整端子（Ａ）へ直流電圧を出力する電流
ミラー３５とをも有している。
いる。この変換器は、まず周波数判別回路部１４から出
力されるアップパルス電圧（ｆ0 ｕ）によって切り換え
られるスイッチング部３１と、周波数判別回路部１４か
ら出力されるダウンパルス電圧（ｆ0 ｄ）によって切り
換えらるスイッチング部３２との二つのスイッチング部
を備えている。電源（Ｖｃｃ）とキャパシタ（Ｃ）とに
連結され、スイッチング部３１に応じて動作してキャパ
シタ（Ｃ）を介して帯域フィルタ部１１の中心周波数調
整端子（Ａ）へ直流電圧を出力する電流ミラー３３と、
電源（Ｖｃｃ）に連結され、スイッチング部３２に応じ
て動作する電流ミラー３４とを更に備えている。さら
に、この電流ミラー３３、３４とキャパシタ（Ｃ）に連
結され、キャパシタ（Ｃ）を介して帯域フィルタ部１１
の中心周波数調整端子（Ａ）へ直流電圧を出力する電流
ミラー３５とをも有している。
【００１５】スイッチング部３１は、周波数判別回路部
１４から出力されるアップパルス電圧（ｆ0 ｕ）をベー
ス入力とし、電流ミラー３３にコレクタが連結されエミ
ッタが接地されたｎｐｎトランジスタ（Ｑ１６）で構成
される。スイッチング部３２は、周波数判別回路部１４
から出力されるダウンパルス電圧（ｆ0 ｄ）をベース入
力とし、電流ミラー３４にコレクタが連結されエミッタ
が接地されたｎｐｎトランジスタ（Ｑ１８）で構成され
る。
１４から出力されるアップパルス電圧（ｆ0 ｕ）をベー
ス入力とし、電流ミラー３３にコレクタが連結されエミ
ッタが接地されたｎｐｎトランジスタ（Ｑ１６）で構成
される。スイッチング部３２は、周波数判別回路部１４
から出力されるダウンパルス電圧（ｆ0 ｄ）をベース入
力とし、電流ミラー３４にコレクタが連結されエミッタ
が接地されたｎｐｎトランジスタ（Ｑ１８）で構成され
る。
【００１６】電流ミラー３３は、電源（Ｖｃｃ）に抵抗
（Ｒ１２）を介してエミッタが連結され、スイッチング
部３１のトランジスタ（Ｑ１６）のコレクタに抵抗を介
してベースとコレクタが連結されたｐｎｐトランジスタ
（Ｑ１２）と、電源（Ｖｃｃ）に抵抗（Ｒ１１）を介し
てエミッタが連結され、ｐｎｐトランジスタ（Ｑ１２）
のベースとコレクタにベースが連結され、キャパシタ
（Ｃ）と電流ミラー３５に抵抗（Ｒ１３）を介してコレ
クタが連結されたｐｎｐトランジスタ（Ｑ１１）とから
構成される。電流ミラー３４は、電源（Ｖｃｃ）に抵抗
（Ｒ１６）を介してエミッタが連結され、スイッチング
部３２のトランジスタ（Ｑ１８）のコレクタに抵抗（Ｒ
１７）を介してベースとコレクタが連結されたｐｎｐト
ランジスタ（Ｑ１４）と、電源（Ｖｃｃ）に抵抗（Ｒ１
５）を介してエミッタが連結され、ｐｎｐトランジスタ
（Ｑ１４）のベースとコレクタにベースが連結され、電
流ミラー３５にコレクタが連結されたｐｎｐトランジス
タ（Ｑ１３）とから構成される。電流ミラー３５は、電
流ミラー３４のトランジスタ（Ｑ１３）のコレクタにコ
レクタとベースが連結され、接地に抵抗（Ｒ２０）を介
してエミッタが連結されたｎｐｎトランジスタ（Ｑ１
７）、電流ミラー３３のトランジスタ（Ｑ１１）のコレ
クタに抵抗（Ｒ１３、Ｒ１８）を介して且つキャパシタ
（Ｃ）に抵抗（Ｒ１８）を介してコレクタが連結され、
トランジスタ（Ｑ１７）のベースとコレクタにベースが
連結され、接地に抵抗（Ｒ１９）を介してエミッタが連
結されたｎｐｎトランジスタ（Ｑ１５）とから構成され
る。
（Ｒ１２）を介してエミッタが連結され、スイッチング
部３１のトランジスタ（Ｑ１６）のコレクタに抵抗を介
してベースとコレクタが連結されたｐｎｐトランジスタ
（Ｑ１２）と、電源（Ｖｃｃ）に抵抗（Ｒ１１）を介し
てエミッタが連結され、ｐｎｐトランジスタ（Ｑ１２）
のベースとコレクタにベースが連結され、キャパシタ
（Ｃ）と電流ミラー３５に抵抗（Ｒ１３）を介してコレ
クタが連結されたｐｎｐトランジスタ（Ｑ１１）とから
構成される。電流ミラー３４は、電源（Ｖｃｃ）に抵抗
（Ｒ１６）を介してエミッタが連結され、スイッチング
部３２のトランジスタ（Ｑ１８）のコレクタに抵抗（Ｒ
１７）を介してベースとコレクタが連結されたｐｎｐト
ランジスタ（Ｑ１４）と、電源（Ｖｃｃ）に抵抗（Ｒ１
５）を介してエミッタが連結され、ｐｎｐトランジスタ
（Ｑ１４）のベースとコレクタにベースが連結され、電
流ミラー３５にコレクタが連結されたｐｎｐトランジス
タ（Ｑ１３）とから構成される。電流ミラー３５は、電
流ミラー３４のトランジスタ（Ｑ１３）のコレクタにコ
レクタとベースが連結され、接地に抵抗（Ｒ２０）を介
してエミッタが連結されたｎｐｎトランジスタ（Ｑ１
７）、電流ミラー３３のトランジスタ（Ｑ１１）のコレ
クタに抵抗（Ｒ１３、Ｒ１８）を介して且つキャパシタ
（Ｃ）に抵抗（Ｒ１８）を介してコレクタが連結され、
トランジスタ（Ｑ１７）のベースとコレクタにベースが
連結され、接地に抵抗（Ｒ１９）を介してエミッタが連
結されたｎｐｎトランジスタ（Ｑ１５）とから構成され
る。
【００１７】このように構成された本発明による無調整
帯域フィルタの動作を添付図面を参照して説明する。ピ
ーク検出器の動作を説明するため図５（ａ）を参照す
る。帯域フィルタ部１１でフィルタリングされて出力さ
れる信号がピーク検出部１２へ入力され、ピーク値に比
例するＤＣ電圧がＶＣＯ部１３から出力される。ピーク
検出部１２から出力されるＤＣ電圧はＶＣＯ部１３から
該当する中心周波数（ｆ0'）として出力される。この時
の中心周波数（ｆ0'）は周波数帯域を調整する前、即ち
調整前の中心周波数である。
帯域フィルタの動作を添付図面を参照して説明する。ピ
ーク検出器の動作を説明するため図５（ａ）を参照す
る。帯域フィルタ部１１でフィルタリングされて出力さ
れる信号がピーク検出部１２へ入力され、ピーク値に比
例するＤＣ電圧がＶＣＯ部１３から出力される。ピーク
検出部１２から出力されるＤＣ電圧はＶＣＯ部１３から
該当する中心周波数（ｆ0'）として出力される。この時
の中心周波数（ｆ0'）は周波数帯域を調整する前、即ち
調整前の中心周波数である。
【００１８】一方、発振器１５では所望の中心周波数
（ｆ0 ）に該当する基準クロックを発生して周波数判別
回路部１４へ出力する。この周波数判別回路部１４では
発振器１５から出力される基準クロックの所望の中心周
波数（ｆ0 ）とＶＣＯ部１３から出力される調整前の中
心周波数（ｆ0'）の状態とを判別して、所望の中心周波
数（ｆ0 ）を得るためにアップ／ダウンパルス電圧を出
力する。このアップ／ダウンパルス電圧がＶ−Ｉ変換器
１６を介して帯域フィルタ部１１を調整することにな
る。即ち、周波数判別回路部１４では、図５（ｂ）に示
すように、判別の結果、ＶＣＯ部１３から出力される調
整前の中心周波数（ｆ01' ）が所望の中心周波数（ｆ0
）より低ければ、アップパルス（ｆ0u）を発生する。
これに該当する電圧がＶ−Ｉ変換器１６で電流に変換さ
れてキャパシタ（Ｃ）に充電し、充電して増加したキャ
パシタ電流が帯域フィルタ部１１の内部電流を増加させ
る。これはさらに帯域フィルタ部１１の中心周波数（ｆ
01' ）を増加させて所望の中心周波数（ｆ0 ）にフィル
タリングすることになる。周波数判別回路部１４では、
図５（ｂ）に示すように、判別の結果、ＶＣＯ部１３か
ら出力される調整前の中心周波数（ｆ02' ）が所望の中
心周波数（ｆ0 ）より高ければ、ダウンパルス（ｆ0d）
を発生する。これに該当する電圧がＶ−Ｉ変換器１６で
電流に変換されてキャパシタ（Ｃ）に充電した電流を放
電させる。放電して減少したキャパシタ電流が帯域フィ
ルタ部１１の内部電流を減少させ、これはさらに帯域フ
ィルタ部１１の中心周波数（ｆ0'）を減少させて所望の
中心周波数（ｆ0 ）にフィルタリングすることになる。
（ｆ0 ）に該当する基準クロックを発生して周波数判別
回路部１４へ出力する。この周波数判別回路部１４では
発振器１５から出力される基準クロックの所望の中心周
波数（ｆ0 ）とＶＣＯ部１３から出力される調整前の中
心周波数（ｆ0'）の状態とを判別して、所望の中心周波
数（ｆ0 ）を得るためにアップ／ダウンパルス電圧を出
力する。このアップ／ダウンパルス電圧がＶ−Ｉ変換器
１６を介して帯域フィルタ部１１を調整することにな
る。即ち、周波数判別回路部１４では、図５（ｂ）に示
すように、判別の結果、ＶＣＯ部１３から出力される調
整前の中心周波数（ｆ01' ）が所望の中心周波数（ｆ0
）より低ければ、アップパルス（ｆ0u）を発生する。
これに該当する電圧がＶ−Ｉ変換器１６で電流に変換さ
れてキャパシタ（Ｃ）に充電し、充電して増加したキャ
パシタ電流が帯域フィルタ部１１の内部電流を増加させ
る。これはさらに帯域フィルタ部１１の中心周波数（ｆ
01' ）を増加させて所望の中心周波数（ｆ0 ）にフィル
タリングすることになる。周波数判別回路部１４では、
図５（ｂ）に示すように、判別の結果、ＶＣＯ部１３か
ら出力される調整前の中心周波数（ｆ02' ）が所望の中
心周波数（ｆ0 ）より高ければ、ダウンパルス（ｆ0d）
を発生する。これに該当する電圧がＶ−Ｉ変換器１６で
電流に変換されてキャパシタ（Ｃ）に充電した電流を放
電させる。放電して減少したキャパシタ電流が帯域フィ
ルタ部１１の内部電流を減少させ、これはさらに帯域フ
ィルタ部１１の中心周波数（ｆ0'）を減少させて所望の
中心周波数（ｆ0 ）にフィルタリングすることになる。
【００１９】ここで、図４の周波数判別回路部１４とＶ
−Ｉ変換器１６の動作を図６及び図７を参照して詳細に
説明する。まず、図６を参照して帯域フィルタ部１１か
ら出力される調整前の中心周波数（ｆ0'）が所望の中心
周波数（ｆ0 ）より低い場合を説明する。調整前の中心
周波数（ｆ0'）が所望の中心周波数（ｆ0 ）より低い場
合は、帯域フィルタ部１１の出力レベルが低くてＶＣＯ
部１３の周波数も図６（ｂ）に示すように低くなる。Ｖ
ＣＯ部１３から出力される調整前の中心周波数（ｆ0'）
は、リセット部２０に入力されて第１及び第２リセット
パルス（ＲＳ１、ＲＳ２）が出力される。即ち、図６
（ｂ）に示したＶＣＯ部１３から出力される調整前の中
心周波数（ｆ0'）は、２分周器２１で２分周されて図６
（ｃ）に示すような信号として出力される。２分周器２
１から出力される２分周された周波数信号は、リセット
パルス発生部２２に入力されて、図６（ｄ）、（ｅ）に
示すような第１及び第２リセットパルス（ＲＳ１、ＲＳ
２）を発生する。第１リセットパルス（ＲＳ１）は図６
（ｄ）に示すような２分周された周波数信号がローレベ
ルからハイレベルへ上昇する零交叉点で発生し、第２リ
セットパルス（ＲＳ２）は図６（ｅ）に示すようにハイ
レベルからローレベルへ下降する零交叉点で発生する。
−Ｉ変換器１６の動作を図６及び図７を参照して詳細に
説明する。まず、図６を参照して帯域フィルタ部１１か
ら出力される調整前の中心周波数（ｆ0'）が所望の中心
周波数（ｆ0 ）より低い場合を説明する。調整前の中心
周波数（ｆ0'）が所望の中心周波数（ｆ0 ）より低い場
合は、帯域フィルタ部１１の出力レベルが低くてＶＣＯ
部１３の周波数も図６（ｂ）に示すように低くなる。Ｖ
ＣＯ部１３から出力される調整前の中心周波数（ｆ0'）
は、リセット部２０に入力されて第１及び第２リセット
パルス（ＲＳ１、ＲＳ２）が出力される。即ち、図６
（ｂ）に示したＶＣＯ部１３から出力される調整前の中
心周波数（ｆ0'）は、２分周器２１で２分周されて図６
（ｃ）に示すような信号として出力される。２分周器２
１から出力される２分周された周波数信号は、リセット
パルス発生部２２に入力されて、図６（ｄ）、（ｅ）に
示すような第１及び第２リセットパルス（ＲＳ１、ＲＳ
２）を発生する。第１リセットパルス（ＲＳ１）は図６
（ｄ）に示すような２分周された周波数信号がローレベ
ルからハイレベルへ上昇する零交叉点で発生し、第２リ
セットパルス（ＲＳ２）は図６（ｅ）に示すようにハイ
レベルからローレベルへ下降する零交叉点で発生する。
【００２０】このように発生した第１及び第２リセット
パルス（ＲＳ１、ＲＳ２）は、ラッチ部２５のプリップ
プロップ２６、２７にそれぞれ入力されてラッチされた
後、Ｎビットカウンタ２３、２４にそれぞれ入力されて
Ｎビットカウンタ２３、２４をリセットさせる。Ｎビッ
トカウンタ２３、２４は、プリッププロップ２６、２７
からそれぞれ入力される信号に基づいてリセットされた
後、発振器１５から出力される所望の中心周波数（ｆ0
）に該当する図６（ａ）に示す基準クロックをカウン
トする。ここで、Ｎビットカウンタ２３、２４は所望の
中心周波数（ｆ0 ）に対応するようにカウンタ値（Ｎ）
がセットされる。調整前の中心周波数（ｆ0'）が所望の
中心周波数（ｆ0 ）より低いのため、ＶＣＯ部１３から
出力される信号の半周期が所望の中心周波数（ｆ0 ）に
対応するカウンタ値Ｎより大きくなる。第１リセットパ
ルス（ＲＳ１）によってリセットされたＮビットカウン
タ２３から出力される信号は、所望の中心周波数（ｆ0
）に対応するようにカウンタ値（Ｎ）が図６（ｆ）に
示すようにカウントされた状態である。第２リセットパ
ルス（ＲＳ２）によってリセットされたＮビットカウン
タ２４から出力される信号は、所望の中心周波数（ｆ0
）に対応するようにカウンタ値（Ｎ）が図６（ｇ）に
示すようにカウントされた状態である。
パルス（ＲＳ１、ＲＳ２）は、ラッチ部２５のプリップ
プロップ２６、２７にそれぞれ入力されてラッチされた
後、Ｎビットカウンタ２３、２４にそれぞれ入力されて
Ｎビットカウンタ２３、２４をリセットさせる。Ｎビッ
トカウンタ２３、２４は、プリッププロップ２６、２７
からそれぞれ入力される信号に基づいてリセットされた
後、発振器１５から出力される所望の中心周波数（ｆ0
）に該当する図６（ａ）に示す基準クロックをカウン
トする。ここで、Ｎビットカウンタ２３、２４は所望の
中心周波数（ｆ0 ）に対応するようにカウンタ値（Ｎ）
がセットされる。調整前の中心周波数（ｆ0'）が所望の
中心周波数（ｆ0 ）より低いのため、ＶＣＯ部１３から
出力される信号の半周期が所望の中心周波数（ｆ0 ）に
対応するカウンタ値Ｎより大きくなる。第１リセットパ
ルス（ＲＳ１）によってリセットされたＮビットカウン
タ２３から出力される信号は、所望の中心周波数（ｆ0
）に対応するようにカウンタ値（Ｎ）が図６（ｆ）に
示すようにカウントされた状態である。第２リセットパ
ルス（ＲＳ２）によってリセットされたＮビットカウン
タ２４から出力される信号は、所望の中心周波数（ｆ0
）に対応するようにカウンタ値（Ｎ）が図６（ｇ）に
示すようにカウントされた状態である。
【００２１】このようにＮビットカウンタ２３、２４か
ら出力される信号は、さらにラッチ部２５のプリッププ
ロップ２６、２７にそれぞれ入力されてラッチされた
後、出力復号器２８で復号されてアップ／ダウンパルス
電圧（ｆ0u、ｆ0d）として出力される。即ち、出力復号
器２８では、入力される信号を復号して、図６（ｈ）に
示すようにローレベルであるダウンパルス（ｆ0d）と、
図６（ｉ）に示すようにＮビットカウンタ２３、２４の
出力信号が双方ハイレベルである状態だけのポジティブ
パルスのアップパルス（ｆ0u）を出力する。
ら出力される信号は、さらにラッチ部２５のプリッププ
ロップ２６、２７にそれぞれ入力されてラッチされた
後、出力復号器２８で復号されてアップ／ダウンパルス
電圧（ｆ0u、ｆ0d）として出力される。即ち、出力復号
器２８では、入力される信号を復号して、図６（ｈ）に
示すようにローレベルであるダウンパルス（ｆ0d）と、
図６（ｉ）に示すようにＮビットカウンタ２３、２４の
出力信号が双方ハイレベルである状態だけのポジティブ
パルスのアップパルス（ｆ0u）を出力する。
【００２２】これにより、Ｖ−Ｉ変換部１６のスイッチ
ング部３１であるｎｐｎトランジスタ（Ｑ１６）がオン
されて、電流ミラーであるｐｎｐトランジスタ（Ｑ１
１、Ｑ１２）がオンとなり、スイッチング部３２である
ｎｐｎトランジスタ（Ｑ１８）がオフされて電流ミラー
３４、３５であるｐｎｐトランジスタ（Ｑ１３、Ｑ１
４）とｎｐｎトランジスタ（Ｑ１５、Ｑ１７）がオフと
なり、ｐｎｐトランジスタ（Ｑ１１）がキャパシタ
（Ｃ）に電流を供給することになる。キャパシタ（Ｃ）
はｐｎｐトランジスタ（Ｑ１１）を介して供給される電
流によって充電され、図６（ｊ）に示すように電圧（Ｖ
DC）が増加し、これは帯域フィルタ部１１の中心周波数
調整端子（Ａ）に入力されて帯域フィルタ部１１の中心
周波数（ｆ0'）を増加させ、所望の中心周波数（ｆ0 ）
を得てフィルタリングすることになる。
ング部３１であるｎｐｎトランジスタ（Ｑ１６）がオン
されて、電流ミラーであるｐｎｐトランジスタ（Ｑ１
１、Ｑ１２）がオンとなり、スイッチング部３２である
ｎｐｎトランジスタ（Ｑ１８）がオフされて電流ミラー
３４、３５であるｐｎｐトランジスタ（Ｑ１３、Ｑ１
４）とｎｐｎトランジスタ（Ｑ１５、Ｑ１７）がオフと
なり、ｐｎｐトランジスタ（Ｑ１１）がキャパシタ
（Ｃ）に電流を供給することになる。キャパシタ（Ｃ）
はｐｎｐトランジスタ（Ｑ１１）を介して供給される電
流によって充電され、図６（ｊ）に示すように電圧（Ｖ
DC）が増加し、これは帯域フィルタ部１１の中心周波数
調整端子（Ａ）に入力されて帯域フィルタ部１１の中心
周波数（ｆ0'）を増加させ、所望の中心周波数（ｆ0 ）
を得てフィルタリングすることになる。
【００２３】次に、図７を参照して帯域フィルタ部１１
から出力される調整前の中心周波数（ｆ0'）が所望の中
心周波数（ｆ0 ）より高い場合を説明する。調整前の中
心周波数（ｆ0'）が所望の中心周波数（ｆ0 ）より高い
場合は、帯域フィルタ部１１の出力レベルが高くてＶＣ
Ｏ部１３の周波数も図７（ｂ）に示すように高くなる。
ＶＣＯ部１３から出力される調整前の中心周波数（ｆ
0'）は、リセット部２０に入力されて第１及び第２リセ
ットパルス（ＲＳ１、ＲＳ２）が出力される。図７
（ｂ）に示したＶＣＯ部１３から出力される調整前の中
心周波数（ｆ0'）は、２分周器２１で２分周されて図７
（ｃ）のような信号として出力される。２分周２１から
出力される２分周された周波数信号は、リセットパルス
発生部２２に入力されて図７（ｄ）、（ｅ）に示すよう
な第１及び第２リセットパルス（ＲＳ１、ＲＳ２）を発
生する。第１リセットパルス（ＲＳ１）は図７（ｄ）に
示すような２分周された周波数信号がローレベルからハ
イレベルへ上昇する零交叉点で発生し、第２リセットパ
ルス（ＲＳ２）は図７（ｅ）に示すようにハイレベルか
らローレベルへ下降する零交叉点で発生する。
から出力される調整前の中心周波数（ｆ0'）が所望の中
心周波数（ｆ0 ）より高い場合を説明する。調整前の中
心周波数（ｆ0'）が所望の中心周波数（ｆ0 ）より高い
場合は、帯域フィルタ部１１の出力レベルが高くてＶＣ
Ｏ部１３の周波数も図７（ｂ）に示すように高くなる。
ＶＣＯ部１３から出力される調整前の中心周波数（ｆ
0'）は、リセット部２０に入力されて第１及び第２リセ
ットパルス（ＲＳ１、ＲＳ２）が出力される。図７
（ｂ）に示したＶＣＯ部１３から出力される調整前の中
心周波数（ｆ0'）は、２分周器２１で２分周されて図７
（ｃ）のような信号として出力される。２分周２１から
出力される２分周された周波数信号は、リセットパルス
発生部２２に入力されて図７（ｄ）、（ｅ）に示すよう
な第１及び第２リセットパルス（ＲＳ１、ＲＳ２）を発
生する。第１リセットパルス（ＲＳ１）は図７（ｄ）に
示すような２分周された周波数信号がローレベルからハ
イレベルへ上昇する零交叉点で発生し、第２リセットパ
ルス（ＲＳ２）は図７（ｅ）に示すようにハイレベルか
らローレベルへ下降する零交叉点で発生する。
【００２４】このように発生した第１及び第２リセット
パルス（ＲＳ１、ＲＳ２）は、ラッチ部２５のプリップ
プロップ２６、２７にそれぞれ入力されてラッチされた
後、Ｎビットカウンタ２３、２４にそれぞれ入力されて
Ｎビットカウンタ２３、２４をリセットさせる。Ｎビッ
トカウンタ２３、２４はプリッププロップ２６、２７か
らそれぞれ入力される信号に基づいてリセットされた
後、図７（ａ）に示すように発振器１５から出力される
所望の中心周波数（ｆ0 ）に該当する基準クロックをカ
ウントする。ここで、Ｎビットカウンタ２３、２４は所
望の中心周波数（ｆ0 ）に対応するようにカウンタ値
（Ｎ）がセットされる。調整前の中心周波数（ｆ0'）が
所望の中心周波数（ｆ0 ）より高いため、ＶＣＯ部１３
から出力される信号の半周期が所望の中心周波数（ｆ0
）に対応するカウンタ値（Ｎ）より小さくなる。第１
リセットパルス（ＲＳ１）によってリセットされたＮビ
ットカウンタ２３から出力される信号は、所望の中心周
波数（ｆ0 ）に対応するようにカウンタ値（Ｎ）が図７
（ｆ）に示すようにカウントされた状態である。第２リ
セットパルス（ＲＳ２）によってリセットされたＮビッ
トカウンタ２４から出力される信号は、所望の中心周波
数（ｆ0 ）に対応するようにカウンタ値（Ｎ）が図７
（ｇ）に示すようカウントされた状態である。
パルス（ＲＳ１、ＲＳ２）は、ラッチ部２５のプリップ
プロップ２６、２７にそれぞれ入力されてラッチされた
後、Ｎビットカウンタ２３、２４にそれぞれ入力されて
Ｎビットカウンタ２３、２４をリセットさせる。Ｎビッ
トカウンタ２３、２４はプリッププロップ２６、２７か
らそれぞれ入力される信号に基づいてリセットされた
後、図７（ａ）に示すように発振器１５から出力される
所望の中心周波数（ｆ0 ）に該当する基準クロックをカ
ウントする。ここで、Ｎビットカウンタ２３、２４は所
望の中心周波数（ｆ0 ）に対応するようにカウンタ値
（Ｎ）がセットされる。調整前の中心周波数（ｆ0'）が
所望の中心周波数（ｆ0 ）より高いため、ＶＣＯ部１３
から出力される信号の半周期が所望の中心周波数（ｆ0
）に対応するカウンタ値（Ｎ）より小さくなる。第１
リセットパルス（ＲＳ１）によってリセットされたＮビ
ットカウンタ２３から出力される信号は、所望の中心周
波数（ｆ0 ）に対応するようにカウンタ値（Ｎ）が図７
（ｆ）に示すようにカウントされた状態である。第２リ
セットパルス（ＲＳ２）によってリセットされたＮビッ
トカウンタ２４から出力される信号は、所望の中心周波
数（ｆ0 ）に対応するようにカウンタ値（Ｎ）が図７
（ｇ）に示すようカウントされた状態である。
【００２５】このようにＮビットカウンタ２３、２４か
ら出力される信号は、さらにラッチ部２５のプリッププ
ロップ２６、２７にそれぞれ入力されてラッチされた
後、出力復号器２８で復号されてアップ／ダウンパルス
電圧（ｆ0u、ｆ0d）として出力される。即ち、出力復号
器２８では、入力される信号を復号して、図７（ｈ）に
示すようにローレベルのアップパルス（ｆ0u）と、図７
（ｉ）に示すようにＮビットカウンタ２３、２４の双方
の出力信号がローレベルである状態のポジティブパルス
であるダウンパルス（ｆ0d）を出力する。これにより、
Ｖ−Ｉ変換部１６のスイッチング部３２であるｎｐｎト
ランジスタ（Ｑ１８）がオンされて電流ミラー３４、３
５であるｐｎｐトランジスタ（Ｑ１３、Ｑ１４）とｎｐ
ｎトランジスタ（Ｑ１５、Ｑ１７）がオンとなり、スイ
ッチング部３１であるｎｐｎトランジスタ（Ｑ１６）が
オフされて電流ミラー３３であるｐｎｐトランジスタ
（Ｑ１１、Ｑ１２）がオフとなって、キャパシタ（Ｃ）
に充電した電流は電流ミラー３５のｎｐｎトランジスタ
（Ｑ１５）を介して放電する。キャパシタ（Ｃ）はｎｐ
ｎトランジスタ（Ｑ１５）を介して放電して図７（ｊ）
に示すように電圧（ＶDC）が減少する。これが帯域フィ
ルタ部１１の中心周波数調整端（Ａ）に入力されて帯域
フィルタ部１１の中心周波数（ｆ0'）を減少させ、所望
の中心周波数（ｆ0 ）を得てフィルタリングすることに
なる。
ら出力される信号は、さらにラッチ部２５のプリッププ
ロップ２６、２７にそれぞれ入力されてラッチされた
後、出力復号器２８で復号されてアップ／ダウンパルス
電圧（ｆ0u、ｆ0d）として出力される。即ち、出力復号
器２８では、入力される信号を復号して、図７（ｈ）に
示すようにローレベルのアップパルス（ｆ0u）と、図７
（ｉ）に示すようにＮビットカウンタ２３、２４の双方
の出力信号がローレベルである状態のポジティブパルス
であるダウンパルス（ｆ0d）を出力する。これにより、
Ｖ−Ｉ変換部１６のスイッチング部３２であるｎｐｎト
ランジスタ（Ｑ１８）がオンされて電流ミラー３４、３
５であるｐｎｐトランジスタ（Ｑ１３、Ｑ１４）とｎｐ
ｎトランジスタ（Ｑ１５、Ｑ１７）がオンとなり、スイ
ッチング部３１であるｎｐｎトランジスタ（Ｑ１６）が
オフされて電流ミラー３３であるｐｎｐトランジスタ
（Ｑ１１、Ｑ１２）がオフとなって、キャパシタ（Ｃ）
に充電した電流は電流ミラー３５のｎｐｎトランジスタ
（Ｑ１５）を介して放電する。キャパシタ（Ｃ）はｎｐ
ｎトランジスタ（Ｑ１５）を介して放電して図７（ｊ）
に示すように電圧（ＶDC）が減少する。これが帯域フィ
ルタ部１１の中心周波数調整端（Ａ）に入力されて帯域
フィルタ部１１の中心周波数（ｆ0'）を減少させ、所望
の中心周波数（ｆ0 ）を得てフィルタリングすることに
なる。
【００２６】
【発明の効果】以上説明したように、本発明による無調
整帯域フィルタ装置は、所望の中心周数に帯域フィルタ
の中心周波数を自動的に調整してフィルタリングするこ
とにより、中心周波数の調整の工程数及び工程時間を減
少することが出来、ディジタル方式で周波数判別回路部
を具現すると、中心周波数を正確に調整することができ
るという効果がある。
整帯域フィルタ装置は、所望の中心周数に帯域フィルタ
の中心周波数を自動的に調整してフィルタリングするこ
とにより、中心周波数の調整の工程数及び工程時間を減
少することが出来、ディジタル方式で周波数判別回路部
を具現すると、中心周波数を正確に調整することができ
るという効果がある。
【図１】 従来の帯域フィルタの構成図である。
【図２】 従来の相互コンダクタンス増幅器の等価回路
図である。
図である。
【図３】 本発明による無調整帯域フィルタの構成図で
ある。
ある。
【図４】 図３の周波数判別回路部及びＶ−Ｉ変換部の
細部構成図である。
細部構成図である。
【図５】 （ａ）は本発明によるピーク検出器の動作を
説明するための図面、（ｂ）は本発明による中心周波数
の調整を説明するための図面である。
説明するための図面、（ｂ）は本発明による中心周波数
の調整を説明するための図面である。
【図６】 図４の各部の信号波形図である。
【図７】 図４の各部の信号波形図である。
１０ 周波数帯域調整部 １１ 帯域フィルタ部 １２ ピーク検出部 １３ ＶＣＯ部 １４ 周波数判別回路部 １５ 発振器 １６ Ｖ−Ｉ変換器 ２０ リセット部 ２１ ２分周器 ２２ リセットパルス発生部 ２３、２４ Ｎビットカウンタ ２５ ラッチ部 ２６、２７ ＲーＳプリッププロップ ２８ 出力復号器 ３１、３２ スイッチング部 ３３、３４、３５ 電流ミラー Ｃ キャパシタ Ｒ１１〜Ｒ２０ 抵抗 Ｑ１１〜Ｑ１８ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/00
Claims (2)
- 【請求項１】 特定帯域の周波数のみを通してフィルタ
リングする帯域フィルタ部（１１）と、 前記 帯域フィルタ部（１１）の出力から得られた中心周
波数（ｆ0'）に応じて所望の中心周波数（ｆ0 ）を得る
ように調整周波数を発生するアップ／ダウンパルス電圧
を発生して前記帯域フィルタ部（１１）の周波数帯域を
調整する周波数帯域調整部（１０）とを有し、 前記周波数帯域調整部（１０）は、 前記帯域フィルタ部（１１）の出力周波数のピーク値に
比例するＤＣ電圧を出力するピーク検出部（１２）と、 前記ピーク検出部（１２）から出力されるＤＣ電圧に該
当する調整前の中心周波数（ｆ0'）を出力するＶＣＯ部
（１３）と、 所望の中心周波数（ｆ0 ）に該当する基準クロックを発
生する発振器（１５）と、 前記ＶＣＯ部（１３）から出力される調整前の中心周波
数（ｆ0'）と前記発振器（１５）から出力される基準ク
ロックの所望の中心周波数（ｆ0 ）とを比較して、所望
の中心周波数（ｆ0 ）を得るための調整周波数に該当す
るアップ／ダウンパルス電圧を出力する周波数判別回路
部（１４）と、 前記周波数判別回路部（１４）から出力されるアップ／
ダウンパルス電圧を電流に変換して出力するＶ−Ｉ変換
器（１６）と、 前記Ｖ−Ｉ変換器（１６）から出力される電流に応じて
充・放電して、前記帯域フィルタ部（１１）の周波数帯
域調整端子（Ａ）へ出力して周波数帯域を調整するキャ
パシタ（Ｃ）とを含んで構成される ことを特徴とする無
調整帯域フィルタ。 - 【請求項２】 前記周波数判別回路（１４）は、 前記ＶＣＯ部（１３）から出力される調整前の中心周波
数（ｆ0'）を用いて第１及び第２リセットパルス（ＲＳ
１、ＲＳ２）を発生するリセット部（２０）と、 前記
発振器から出力される所望の中心周波数（ｆ0 ）に該当
する基準クロックをカウントする第１及び第２カウンタ
（２３、２４）と、 前記リセット部（２０）から出力される第１及び第２リ
セットパルス（ＲＳ１、ＲＳ２）と前記第１及び第２カ
ウンタ（２３、２４）から出力される信号の入力を受け
てそれぞれラッチさせた後出力し、前記第１及び第２カ
ウンタ（２３、２４）をリセットさせるラッチ部（２
５）と、 前記ラッチ部（２５）から出力される信号を復号して調
整周波数に該当するアップ／ダウンパルス電圧（ｆ0u／
ｆ0d）を前記Ｖ−Ｉ変換器（１６）へ出力する出力復号
器（２８）とを含んで構成されることを特徴とする請求
項１記載の無調整帯域フィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1994P25540 | 1994-10-06 | ||
| KR1019940025540A KR0124649B1 (ko) | 1994-10-06 | 1994-10-06 | 무조정 밴드패스 필터장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08256036A JPH08256036A (ja) | 1996-10-01 |
| JP3016005B2 true JP3016005B2 (ja) | 2000-03-06 |
Family
ID=19394518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7284349A Expired - Fee Related JP3016005B2 (ja) | 1994-10-06 | 1995-10-06 | 無調整帯域フィルタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5606280A (ja) |
| JP (1) | JP3016005B2 (ja) |
| KR (1) | KR0124649B1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6262623B1 (en) * | 1999-05-28 | 2001-07-17 | Conexant Systems, Inc. | Log-domain filter having a variable dynamic range window |
| US6917789B1 (en) * | 1999-10-21 | 2005-07-12 | Broadcom Corporation | Adaptive radio transceiver with an antenna matching circuit |
| JP2001156591A (ja) * | 1999-11-25 | 2001-06-08 | Alps Electric Co Ltd | 能動フィルタ及びその帯域調整方法 |
| US7974333B2 (en) * | 2005-07-04 | 2011-07-05 | Panasonic Corporation | Semiconductor apparatus and radio circuit apparatus using the same |
| AT505079B1 (de) * | 2007-03-21 | 2011-09-15 | Siemens Ag | Verfahren zur rekonstruktion eines störungsreduzierten periodischen spannungssignals |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3644847A (en) * | 1970-11-30 | 1972-02-22 | Gen Motors Corp | Frequency-following voltage-controlled filter providing substantially constant output amplitude |
| US4162461A (en) * | 1977-07-25 | 1979-07-24 | S.W.I.S., Inc. | Apparatus for extracting the fundamental frequency from a complex audio wave form |
| US4302738A (en) * | 1980-04-11 | 1981-11-24 | Tektronix, Inc. | Noise rejection circuitry for a frequency discriminator |
| US4663583A (en) * | 1986-05-27 | 1987-05-05 | At&T Company | Automatically variable phase characteristic all-pass circuit |
-
1994
- 1994-10-06 KR KR1019940025540A patent/KR0124649B1/ko not_active IP Right Cessation
-
1995
- 1995-10-06 JP JP7284349A patent/JP3016005B2/ja not_active Expired - Fee Related
- 1995-10-06 US US08/540,394 patent/US5606280A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08256036A (ja) | 1996-10-01 |
| US5606280A (en) | 1997-02-25 |
| KR0124649B1 (ko) | 1997-12-10 |
| KR960016124A (ko) | 1996-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5276408A (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| US4987373A (en) | Monolithic phase-locked loop | |
| US4959618A (en) | Differential charge pump for a phase locked loop | |
| JPH0787332B2 (ja) | フイルタ回路の時定数自動調整回路 | |
| US5410191A (en) | Monostable multivibrator | |
| JPH10501671A (ja) | 位相固定ループのループフィルタ | |
| JPH04349713A (ja) | クロック回復回路 | |
| JP3016005B2 (ja) | 無調整帯域フィルタ | |
| US5247265A (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| JP2743133B2 (ja) | 位相検出器 | |
| JPH01132206A (ja) | 自動チューニング位相同期ループｆｍ検波システム | |
| JP2623467B2 (ja) | 信号波発振回路 | |
| JPS6151828B2 (ja) | ||
| JPH0793574B2 (ja) | 多モ−ドｐｌｌ回路 | |
| JP3299367B2 (ja) | パルス発生回路 | |
| JPH07120945B2 (ja) | 自動モ−ド切換ｐｌｌ回路 | |
| JPH03243990A (ja) | デジタル発振信号生成回路 | |
| JPH0363249B2 (ja) | ||
| JPH07202689A (ja) | Ｐｌｌ回路 | |
| JPH01183908A (ja) | フィルタ回路 | |
| JPH0783260B2 (ja) | クロック形成回路 | |
| AU654628B2 (en) | PLL frequency synthesizer capable of changing an output frequency at a high speed | |
| JPH0332132Y2 (ja) | ||
| JPH08163113A (ja) | 誤差検出回路並びにこれを用いたクロック再生回路及び遅延ロック回路 | |
| JPS63237609A (ja) | 電圧制御型発振回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |