JP3015265B2 - 光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法 - Google Patents

光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法

Info

Publication number
JP3015265B2
JP3015265B2 JP31046994A JP31046994A JP3015265B2 JP 3015265 B2 JP3015265 B2 JP 3015265B2 JP 31046994 A JP31046994 A JP 31046994A JP 31046994 A JP31046994 A JP 31046994A JP 3015265 B2 JP3015265 B2 JP 3015265B2
Authority
JP
Japan
Prior art keywords
optical coupling
resin
lead frame
lead
coupling element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP31046994A
Other languages
English (en)
Other versions
JPH08167687A (ja
Inventor
尚記 佐田
一夫 楠田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31046994A priority Critical patent/JP3015265B2/ja
Publication of JPH08167687A publication Critical patent/JPH08167687A/ja
Application granted granted Critical
Publication of JP3015265B2 publication Critical patent/JP3015265B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、発光チップ及び受光チ
ップを光学的に結合配置し、樹脂モールドしてなる光結
合素子のリードフレーム形状及び製造方法に関する。
【0002】
【従来の技術】発光チップ及び受光チップを各々個別の
リードフレームにダイボンド、ワイヤーボンドし、発光
チップと受光チップを光学的に結合するよう配置し、絶
縁遮光性樹脂にて外装モールド工程を実施した従来の光
結合素子の平面図を図8、側面図を図9に示す。
【0003】尚、図8は、絶縁遮光性樹脂の進入路であ
るランナー部を取り除いた形状である。
【0004】外装モールド工程においては、モールド上
金型と下金型でリードフレーム2,2′を挟み込み、ゲ
ート部6より絶縁遮光性樹脂を注入するため、モールド
後、絶縁遮光性樹脂の外装モールド体1への進入路とな
るゲート部6及び外装モールド体1とリードフレーム
2,2′のタイバー部3に囲まれた領域にリードフレー
ム2,2′の厚さd2に相当する樹脂バリ5,6が発生
する。
【0005】この樹脂バリ5,6を除去するバリ取りの
方法を図10(a)乃至(c)に従って説明する。
【0006】図10(a)は、樹脂バリ5,6を打ち抜
く前の状態でバリ取り金型に外装モールド工程後の光結
合素子がセットされた状態である。
【0007】次に、図10(b)に示すように、バリ取
り金型の刃先7が下降し樹脂バリ5,6を打ち抜き、最
後に図10(c)に示すように、バリ取り金型の刃先7
が上昇しバリ取り工程が完了する。
【0008】また、外装モールド工程において、外装モ
ールド体1への絶縁遮光性樹脂の進入路となるゲート部
6の厚み方向の寸法は、図9に示すようにリードフレー
ム2,2′の厚さ分d2(0.25〜0.3mm)と大
きいものになっている。
【0009】
【発明が解決しようとする課題】従来の光結合素子にお
いては、外装モールド工程で発生したリードフレーム
2,2′の厚さd2に相当する樹脂バリ5,6を除去す
るバリ取り工程の方法として図10に示すようにバリ取
り金型の刃先7が、直接、樹脂バリ5,6に当接し打ち
抜くという方法が採用されていた。
【0010】その結果、図10(b)に示すように打ち
抜き時の衝撃が直接樹脂バリ5,6に負荷されるため、
樹脂バリ5,6が砕けて飛び散り、リードフレーム2,
2′上に落下、付着したり、図10(c)に示すよう
に、樹脂バリ5,6の自重が小さく、また、樹脂と金属
は密着しやすいため、バリ取り金型の刃先7に樹脂バリ
5,6が付着した状態でバリ取り金型の刃先7が上昇
し、その樹脂バリ5,6が、リードフレーム2,2′上
に落下、付着したりすることが発生した。
【0011】このように、リードフレーム2,2′上に
樹脂バリ5,6が付着すると、後工程のリード端子折り
曲げ工程であるリードフォーミング工程において、樹脂
バリ5,6が付着したリードフレーム2,2′をリード
フォーミング金型で押さえつけることにより、リードフ
レーム2,2′に樹脂バリ5,6が圧着され、光結合素
子の完成品状態でリード端子4の変形という外観不良を
引き起こす原因となっていた。特性検査工程において
も、リード端子4に樹脂バリ5,6が付着すると、電気
的な接触不良が発生するという問題点があった。
【0012】また、従来のゲート形状においては、その
断面の厚み方向の寸法が、リードフレーム2,2′の厚
さ分d2と大きくなっているため、図11に示すように
ゲート部の樹脂バリ6を打ち抜く時、光結合素子外装モ
ールド部1に過大な破断応力がかかり、外装モールド部
1の樹脂欠け9または樹脂クラック8が発生し、信頼性
上問題となっていた。
【0013】本発明は、上記問題点に鑑みなされたもの
で、外装モールド工程時に発生する樹脂バリを除去する
バリ取り工程において、樹脂バリのリードフレームへの
付着がなく、光結合素子外装モールド部の樹脂欠け及び
樹脂クラックが発生しない、信頼性に優れた光結合素子
及びその製造方法を提供するものである。
【0014】
【課題を解決するための手段】前記目的を達成するた
め、発光側リードフレーム及び受光側リードフレームか
ら構成され、該両リードフレームはそれぞれ発光チップ
及び受光チップを搭載する複数のリード端子と、該リー
ド端子を並置させて連結支持してなるタイバー部とを備
え、前記両リードフレームの前記タイバー部からチップ
搭載側のリード端子を樹脂モールドしてなる光結合素子
用リードフレームにおいて、前記タイバー部からチップ
搭載側の樹脂モールドされない領域に前記発光側リード
フレーム及び受光側リードフレームと一体的に形成さ
、互いに近接配置される樹脂バリ飛散防止用補助フレ
ームを備えてなることを特徴とする。
【0015】また、上記光結合素子用リードフレームを
用いた光結合素子の製造方法において、前記発光側リー
ドフレーム及び受光側リードフレームの各リード端子に
それぞれ発光チップ及び受光チップをダイボンド、ワイ
ヤーボンドする工程と、前記両チップを光学的に結合配
置すると共に上記補助フレームを互いに近接配置する
程と、前記両リードフレームをモールド金型内に設置
し、上記補助フレームの一表面側に設けたモールド樹脂
のゲート部を介して樹脂モールドし、外装モールド体を
形成する外装モールド工程と、前記補助フレームと該補
助フレームの一表面側に形成された樹脂バリを前記補助
フレームの樹脂バリが形成されていない表面側から同時
に打ち抜く工程とを備えてなることを特徴とする。
【0016】更に、請求項2記載の光結合素子の製造方
法において、前記ゲート部の前記外装モールド体と隣接
する部分の厚み方向の寸法を徐々に絞り込んでなること
を特徴とする。
【0017】
【作用】上記構成により本発明の光結合素子用リードフ
レーム及びこれを用いた光結合素子の製造方法によれ
ば、外装モールド後のバリ取り工程において、樹脂バリ
は、補助フレームと同時に打ち抜かれるため、樹脂バリ
をバリ取り金型下方に確実に落下することが出来る。
【0018】また、外装モールド工程において、絶縁遮
光性樹脂の進入路となるゲート部の断面の厚み方向の寸
法を徐々に小さくすることにより、樹脂バリ打ち抜き時
に光結合素子の外装モールド部にかかる破断応力を軽減
出来る。
【0019】
【実施例】図1は、本発明の一実施例を示す光結合素子
用リードフレームの形状、図2は、本発明の一実施例を
示す光結合素子の外装モールド後の平面図、図3は同じ
く側面図である。
【0020】図4は、光結合素子の工程フローチャー
ト、図5は、本発明の他の実施例の外装モールド後の平
面図、図6は、本発明のバリ取り方法を示す工程図、図
7は、本発明の一実施例のバリ取り工程後平面図であ
る。
【0021】本発明の光結合素子の製造方法を図1乃至
図4に従って以下に説明する。
【0022】まず、発光側リードフレーム2及び受光側
リードフレーム2′に補助フレーム10を一体的に形成
し、この個別のリードフレーム2,2′に発光チップ1
1及び受光チップ12がダイボンドされ、金ワイヤー1
3によるワイヤーボンドが施される。
【0023】次に、両チップ11,12が光学的に結合
するよう対向配置され、透光性樹脂で光パスを設けるド
ッキング工程を行い、そのリードフレーム完成品をモー
ルド金型にセットして、絶縁遮光性樹脂にて外装モール
ド工程を行い外装モールド体1を形成する。 次に、バ
リ取り金型で、外装モールド工程において発生した樹脂
バリ5,6を補助フレーム10と一体的に除去し、タイ
バーカット金型でリードフレーム2,2′のタイバー部
3を打ち抜き、リード端子4の折り曲げ工程であるリー
ドフォーミング工程を実施して光結合素子が完成する。
【0024】図1に示す本発明の光結合素子用リードフ
レームを採用すれば、外装モールド工程時に樹脂バリが
発生する領域、すなわち図2の外装モールド体1とリー
ドフレーム2,2′のタイバー部3及びリード端子4に
囲まれた領域に補助フレーム10(斜線部で示す)が存
在するため、図3に示すようにモールド樹脂の注入路と
して必要な箇所が樹脂バリ部5,6として補助フレーム
10の下部に形成される構造となる。このモールド樹脂
の注入路として必要な樹脂バリ5,6は、モールド下金
型を所望の形状に掘り込むことによって、隣り合う外装
モールド体1間の補助フレーム10下部に形成する。
【0025】ここで、他の実施例として、補助フレーム
10の形状を図5に示す形状とすることも可能である。
【0026】本構造によるバリ取りの方法を図6(a)
乃至(c)に従って説明する。
【0027】図6(a)は、バリ取り金型に外装モール
ド工程後の製品がセットされた状態で、補助フレーム1
0下部に樹脂バリ5,6が形成されている。
【0028】次に、図6(b)に示すようにバリ取り金
型の刃先7が下降し、補助フレーム10と樹脂バリ5,
6を同時に打ち抜き、最後に図6(c)に示すようにバ
リ取り金型の刃先7が上昇し、バリ取り工程が完了す
る。
【0029】図7に補助フレーム10と一体的に樹脂バ
リ5,6を除去した平面図を示す。本実施例のバリ取り
工程によれば、打ち抜き時の衝撃が、直接、樹脂バリ
5,6に負荷されず、樹脂バリ5,6は、補助フレーム
10に密着した状態で打ち抜かれるため、バリ取り時、
樹脂バリ5,6が砕けて飛散し、リードフレーム2,
2′に付着するという問題は発生しない。
【0030】また、バリ取り時、バリ取り金型の刃先7
が接触するのは、補助フレーム10であり、金属同士で
付着しにくく、自重の比較においても従来の樹脂だけの
場合に比べて大きいため、樹脂バリ5,6をバリ取り金
型下方に確実に落下することが出来る。
【0031】上記理由により、バリ取り工程でリードフ
レーム2,2′上に樹脂バリ5,6が落下、付着するこ
とがなくなるため、従来、後工程のリードフォーミング
工程で発生していた樹脂バリ5,6が付着したリードフ
レーム2,2′をリードフォーミング金型で押圧するこ
とによるリード端子4の変形という問題及び特性検査工
程におけるリード端子4への樹脂バリ5,6付着による
電気的接触不良の問題が同時に解消される。
【0032】また、外装モールド工程において、絶縁遮
光性樹脂の進入路となるゲート部6の下部形状を薄く絞
り込み図3に示すようにゲート部6の厚み(d1)を従
来に比べて、約半分の厚みとし、ゲート部6の断面の厚
み方向の寸法を小さくしたことにより、樹脂バリ5,6
打ち抜き時に光結合素子の外装モールド部1にかかる破
断応力を軽減出来る。
【0033】その結果、バリ打ち抜き時の外装モールド
部1の樹脂欠け及び樹脂クラックが防止され、信頼性
上、良好な光結合素子の提供が可能となる。
【0034】
【発明の効果】以上のように、本発明によれば、従来、
外装モールド工程において樹脂バリが発生した領域にリ
ードフレームと一体的に補助フレームを形成したことに
より、外装モールド後のバリ取り工程において、樹脂バ
リのリードフレームへの落下、付着を阻止できるため、
後工程のリードフォーミング工程でリード端子の変形が
なく、特性検査時の電気的接触不良が発生しない光結合
素子を提供出来る。
【0035】また、外装モールド工程において、絶縁遮
光性樹脂の進入路となるゲート部の断面の厚み方向の寸
法を小さくしたことにより、樹脂バリ打ち抜き時の光結
合素子の外装モールド部の樹脂欠け及び樹脂クラックを
防止でき、外観検査不良の少ない光結合素子を提供出来
る。
【図面の簡単な説明】
【図1】本発明の一実施例を示す光結合素子用リードフ
レームの形状を示す図であり、図(a)は発光側リード
フレーム、図(b)は受光側リードフレームである。
【図2】本発明の一実施例を示す光結合素子の外装モー
ルド後の平面図である。
【図3】同じく側面図である。
【図4】光結合素子の工程フローチャートである。
【図5】本発明の他の実施例を示す外装モールド後の平
面図である。
【図6】図(a)乃至図(c)は本発明のバリ取り方法
を示す工程図である。
【図7】本発明のバリ取り工程後の平面図である。
【図8】従来の光結合素子の外装モールド後の平面図で
ある。
【図9】同じく側面図である。
【図10】図(a)乃至図(c)は従来のバリ取り方法
を示す工程図である。
【図11】従来のバリ取り工程時の樹脂欠け及び樹脂ク
ラックを示す断面図である。
【符号の説明】
1 外装モールド体 2 発光側リードフレーム 2′ 受光側リードフレーム 3 タイバー部 4 リード端子 5 樹脂バリ 6 ゲート部(樹脂バリ) 10 補助フレーム 11 発光チップ 12 受光チップ
フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/50 H01L 31/12

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 発光側リードフレーム及び受光側リード
    フレームから構成され、該両リードフレームはそれぞれ
    発光チップ及び受光チップを搭載する複数のリード端子
    と、該リード端子を並置させて連結支持してなるタイバ
    ー部とを備え、前記両リードフレームの前記タイバー部
    からチップ搭載側のリード端子を樹脂モールドしてなる
    光結合素子用リードフレームにおいて、 前記タイバー部からチップ搭載側の樹脂モールドされな
    い領域に前記発光側リードフレーム及び受光側リードフ
    レームと一体的に形成され、互いに近接配置される樹脂
    バリ飛散防止用補助フレームを備えてなることを特徴と
    する光結合素子用リードフレーム。
  2. 【請求項2】 請求項1記載の上記光結合素子用リード
    フレームを用いた光結合素子の製造方法であって、 前記発光側リードフレーム及び受光側リードフレームの
    各リード端子にそれぞれ発光チップ及び受光チップをダ
    イボンド、ワイヤーボンドする工程と、 前記両チップを光学的に結合配置すると共に上記補助フ
    レームを互いに近接配置する工程と、 前記両リードフレームをモールド金型内に設置し、上記
    補助フレームの一表面側に設けたモールド樹脂のゲート
    部を介して樹脂モールドし、外装モールド体を形成する
    外装モールド工程と、 前記補助フレームと該補助フレームの一表面側に形成さ
    れた樹脂バリを前記補助フレームの樹脂バリが形成され
    ていない表面側から同時に打ち抜く工程とを備えてなる
    ことを特徴とする光結合素子の製造方法。
  3. 【請求項3】 前記ゲート部の前記外装モールド体と隣
    接する部分の厚み方向の寸法を徐々に絞り込んでなるこ
    とを特徴とする請求項2記載の光結合素子の製造方法。
JP31046994A 1994-12-14 1994-12-14 光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法 Expired - Fee Related JP3015265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31046994A JP3015265B2 (ja) 1994-12-14 1994-12-14 光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31046994A JP3015265B2 (ja) 1994-12-14 1994-12-14 光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法

Publications (2)

Publication Number Publication Date
JPH08167687A JPH08167687A (ja) 1996-06-25
JP3015265B2 true JP3015265B2 (ja) 2000-03-06

Family

ID=18005625

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31046994A Expired - Fee Related JP3015265B2 (ja) 1994-12-14 1994-12-14 光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法

Country Status (1)

Country Link
JP (1) JP3015265B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002061853A1 (en) * 2001-01-30 2002-08-08 Infineon Technologies Ag A lead frame for an opto-coupler
TWI320228B (en) 2006-05-04 2010-02-01 A structure of a lead-frame matrix of photoelectron devices
CN101458366B (zh) * 2007-12-13 2010-12-01 旭丽电子(广州)有限公司 光耦合器导线架料带
US8907362B2 (en) 2012-01-24 2014-12-09 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
WO2013112435A1 (en) 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
US8896010B2 (en) 2012-01-24 2014-11-25 Cooledge Lighting Inc. Wafer-level flip chip device packages and related methods
WO2015119858A1 (en) 2014-02-05 2015-08-13 Cooledge Lighting Inc. Light-emitting dies incorporating wavelength-conversion materials and related methods
USD945438S1 (en) 2019-08-27 2022-03-08 Twitter, Inc. Display screen with graphical user interface for conversations

Also Published As

Publication number Publication date
JPH08167687A (ja) 1996-06-25

Similar Documents

Publication Publication Date Title
KR100809818B1 (ko) 반도체 장치의 제조 방법
US6696753B2 (en) Enhancement of wire bondability in semiconductor device package
US20100323476A1 (en) Ultrasonic bonding equipment for manufacturing semiconductor device, semiconductor device and its manufacturing method
CN101611484A (zh) 无引脚半导体封装及其制造方法
WO1999000826A2 (en) Resin molded type semiconductor device and a method of manufacturing the same
JPH01106456A (ja) 半導体集積回路装置
JP3015265B2 (ja) 光結合素子用リードフレーム及びこれを用いた光結合素子の製造方法
JPH01175250A (ja) リードフレーム及びそれを用いた半導体装置
KR100486126B1 (ko) 리드프레임, 이를 사용하여 제조된 반도체장치 및반도체장치의 제조방법
JP2003158234A (ja) 半導体装置及びその製造方法
US20050087890A1 (en) Resin molded type semiconductor device and a method of manufacturing the same
US20050104174A1 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and semiconductor device and portable apparatus and electronic apparatus comprising the same
US20060267162A1 (en) Lead frame, semiconductor device, method for producing semiconductor device, and injection mold
JPH10116846A (ja) 樹脂封止型半導体装置の製造方法およびモールド金型
JPH088375A (ja) 半導体装置およびその製造に使用されるリードフレーム並びに金型
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
JP3723351B2 (ja) 半導体装置、およびその製造方法
JP2866816B2 (ja) リードフレーム
JP2737714B2 (ja) 半導体装置の製造方法
US8236620B2 (en) Method of manufacturing a semiconductor device
JP3566812B2 (ja) 半導体装置の製造方法
JP2002026192A (ja) リードフレーム
KR20010037252A (ko) 반도체패키지 제조용 금형
JPH09321205A (ja) 半導体装置の製造方法およびその方法で用いるリードフレームならびにリードフレームの製造方法
KR950008850B1 (ko) 반도체 장치 및 그의 제조방법

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071217

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081217

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091217

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101217

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111217

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees