JP3014125B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3014125B2 JP3014125B2 JP2188081A JP18808190A JP3014125B2 JP 3014125 B2 JP3014125 B2 JP 3014125B2 JP 2188081 A JP2188081 A JP 2188081A JP 18808190 A JP18808190 A JP 18808190A JP 3014125 B2 JP3014125 B2 JP 3014125B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor device
- type
- manufacturing
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、結晶組成がIn1-xGaxAs1-yPyで示される化
合物半導体装置およびその製造方法に関する。
合物半導体装置およびその製造方法に関する。
〔従来の技術〕 半導体装置におけるオーミック電極は通常ｐ型部とｎ
型部では材料が異なっており、その形成には各々、異な
る工程が必要である。このため、作製工程は複雑であ
り、製造原価の低減と歩留の向上に障害となっていた。
特に、両部の電極の高さ、あるいは厚さが正確に一致す
る必要がある装置では、その制御が困難である事から、
著しい歩留の低下原因となっていた。
型部では材料が異なっており、その形成には各々、異な
る工程が必要である。このため、作製工程は複雑であ
り、製造原価の低減と歩留の向上に障害となっていた。
特に、両部の電極の高さ、あるいは厚さが正確に一致す
る必要がある装置では、その制御が困難である事から、
著しい歩留の低下原因となっていた。
結晶母材がGa1-xAlxAs系である場合、電極材料として
AuGe系金属を用いると、ｐ型部およびｎ型部に対して良
好なオーミック電極となり、１つの工程で同時に電極を
形成できる事が、特公昭54−13348に示されている。し
かしながら、上記電極でオーミック特性を得るには、結
晶母材と金属層間で高度な制御により合金化反応を生じ
させる事が必要である。また、上記の合金化処理によ
り、結晶母材には欠陥や応力を導入する事となり、電極
形成部分の直近にはpn接合等の活性領域を設けられない
欠点があった。また、同材料は禁止帯幅1.4eV以下のIn
1-xGaxAs1-yPyにおいて、InPを多く含む系には良好なオ
ーミック性を示さない欠点があった。このため、上記結
晶系では、ｎ型部にはAuGe系,p型部にはTi−Au等のTiを
含む系等、別々の材料を用いている。
AuGe系金属を用いると、ｐ型部およびｎ型部に対して良
好なオーミック電極となり、１つの工程で同時に電極を
形成できる事が、特公昭54−13348に示されている。し
かしながら、上記電極でオーミック特性を得るには、結
晶母材と金属層間で高度な制御により合金化反応を生じ
させる事が必要である。また、上記の合金化処理によ
り、結晶母材には欠陥や応力を導入する事となり、電極
形成部分の直近にはpn接合等の活性領域を設けられない
欠点があった。また、同材料は禁止帯幅1.4eV以下のIn
1-xGaxAs1-yPyにおいて、InPを多く含む系には良好なオ
ーミック性を示さない欠点があった。このため、上記結
晶系では、ｎ型部にはAuGe系,p型部にはTi−Au等のTiを
含む系等、別々の材料を用いている。
従来の技術は、母材がIn1-xGaxAs1-yPy（１≧ｘ≧0,1
≧ｙ≧０）で、禁止帯幅1.4eV以下であるｐおよびｎ型
の結晶に共用できるオーミック電極材料は明らかにされ
ていなかった。本発明は、p,n両結晶にオーミック電極
として共用できる材料を提供する事により、電極形成工
程を簡単化し、かつ、両電板の厚さ、または高さを正確
に同一にできる方法と、その応用による半導体装置を提
供する事にある。
≧ｙ≧０）で、禁止帯幅1.4eV以下であるｐおよびｎ型
の結晶に共用できるオーミック電極材料は明らかにされ
ていなかった。本発明は、p,n両結晶にオーミック電極
として共用できる材料を提供する事により、電極形成工
程を簡単化し、かつ、両電板の厚さ、または高さを正確
に同一にできる方法と、その応用による半導体装置を提
供する事にある。
上記目的を達成するため、本発明では電極材料とし
て、少なくとTiまたはCrを含む金属層、すなわち、Ti,A
u,TiPt,TiPd,CrAu,CrPt,CrPdの層を用い、結晶表面に被
着する事により電極を形成する。上記材料は従来、ｐ型
部に対する材料として知られていたものであるが、ｎ型
部に対しても良好な特性を得られる事がわかった。この
結果、本材料を使用すれば、p,n両領域へのオーミック
電極が同一の工程で形成できる。
て、少なくとTiまたはCrを含む金属層、すなわち、Ti,A
u,TiPt,TiPd,CrAu,CrPt,CrPdの層を用い、結晶表面に被
着する事により電極を形成する。上記材料は従来、ｐ型
部に対する材料として知られていたものであるが、ｎ型
部に対しても良好な特性を得られる事がわかった。この
結果、本材料を使用すれば、p,n両領域へのオーミック
電極が同一の工程で形成できる。
p,n型の両領域に対し、オーミック特性が得られるの
で、電極の形成は同一の工程で行なえ、このため工程が
簡単となり、両部電極の厚さあるいは高さを同一にでき
る。
で、電極の形成は同一の工程で行なえ、このため工程が
簡単となり、両部電極の厚さあるいは高さを同一にでき
る。
実施例１ 本発明の一実施例を第１図を用いて説明する。
同図（ａ）に示した結晶を用いた。図中、１はInPの
基板（４×1018cm-3:n型）、２〜４は気相成長法で作製
した層であり、２はInP（１×1015cm-3,n型,2μｍ
厚）、３はIn0.53Ga0.47As（１×1015cm-3,n型,2μｍ
厚）、４はInP（１×1016cm-3,n型,2μｍ厚）である。
層４の表面４′より、Znを拡散し、ｐ型領域５（深さ2.
2μｍ、直径50μｍ）を作った。
基板（４×1018cm-3:n型）、２〜４は気相成長法で作製
した層であり、２はInP（１×1015cm-3,n型,2μｍ
厚）、３はIn0.53Ga0.47As（１×1015cm-3,n型,2μｍ
厚）、４はInP（１×1016cm-3,n型,2μｍ厚）である。
層４の表面４′より、Znを拡散し、ｐ型領域５（深さ2.
2μｍ、直径50μｍ）を作った。
次に、表面４′から、選択エッチングによって、同図
（ｂ）に示す穴６（深さ6.5μｍ）を形成した。ここ
で、７は直径30μｍの中央部メサ、８および８′は長さ
200μｍ、幅50μｍの長方形の周辺部メサであり、８と
８′の間隔は100μｍである。次に、中央部メサ７の側
面に絶縁膜９を被着後、電極用金属10および10′を被着
した。電極10および10′の組成は、結晶に近い側より、
Ti（0.1μｍ）,Pt（0.3μｍ）,Au（１μｍ）,Sn（0.5μ
ｍ）である。ここで、電極10はｐ型領域５の表面にのみ
形成、10′は結晶層４の表面４′と穴６の底面の基板１
の露出部を結ぶメサ8,8′の側面にかけて形成した。
（ｂ）に示す穴６（深さ6.5μｍ）を形成した。ここ
で、７は直径30μｍの中央部メサ、８および８′は長さ
200μｍ、幅50μｍの長方形の周辺部メサであり、８と
８′の間隔は100μｍである。次に、中央部メサ７の側
面に絶縁膜９を被着後、電極用金属10および10′を被着
した。電極10および10′の組成は、結晶に近い側より、
Ti（0.1μｍ）,Pt（0.3μｍ）,Au（１μｍ）,Sn（0.5μ
ｍ）である。ここで、電極10はｐ型領域５の表面にのみ
形成、10′は結晶層４の表面４′と穴６の底面の基板１
の露出部を結ぶメサ8,8′の側面にかけて形成した。
次に、同図（ｃ）に示すように、配線基板14に上記電
極をフェースダウン法によりボンディングした。配線基
板14は半絶縁性InP13の表面には、絶縁膜12および、Au
層11および11′を配置したもので、Au層11,11′は電極1
0および10′と形状が合致するもので、他に、各部から
他の回路、または配線用ボンディング部に連絡するリー
ド部を持つ（図では省略）。フェースダウンボンディン
グ時の条件は温度360℃である。
極をフェースダウン法によりボンディングした。配線基
板14は半絶縁性InP13の表面には、絶縁膜12および、Au
層11および11′を配置したもので、Au層11,11′は電極1
0および10′と形状が合致するもので、他に、各部から
他の回路、または配線用ボンディング部に連絡するリー
ド部を持つ（図では省略）。フェースダウンボンディン
グ時の条件は温度360℃である。
ボンディング後、配線基板14のリード部より、電圧を
印加し、特性を調べた。この結果、順方向の電圧−電流
特性より求めた電極の直列抵抗は２Ωであり、ｎ型部に
対する電極10′は良好な事がわかった。また、逆方向に
印加した際、本装置は1.3μｍの赤外光に対して1A/Wの
感度を持つ良好な受光装置として動作した。本実施例に
おける作製歩留は98％であった。同様の効果はTiPt部の
替りに、TiAu,TiPd,CrPt,CuAu,CrPdでも得られた。従来
の方法、すなわち、ｐ型領域５に対する電極10は上記と
同じであるが、ｎ型領域に対する電極10′にAuGe−Ni−
Au−Snを使用した場合、作製歩留は55％であった。不良
の主な原因は、両電極の厚さに差を生じた事による配線
基板へのボンディング不良であった。
印加し、特性を調べた。この結果、順方向の電圧−電流
特性より求めた電極の直列抵抗は２Ωであり、ｎ型部に
対する電極10′は良好な事がわかった。また、逆方向に
印加した際、本装置は1.3μｍの赤外光に対して1A/Wの
感度を持つ良好な受光装置として動作した。本実施例に
おける作製歩留は98％であった。同様の効果はTiPt部の
替りに、TiAu,TiPd,CrPt,CuAu,CrPdでも得られた。従来
の方法、すなわち、ｐ型領域５に対する電極10は上記と
同じであるが、ｎ型領域に対する電極10′にAuGe−Ni−
Au−Snを使用した場合、作製歩留は55％であった。不良
の主な原因は、両電極の厚さに差を生じた事による配線
基板へのボンディング不良であった。
実施例２ 第２図は、本発明の他の実施例による接合形FETの製
造工程を示す断面図である。同図（ａ）は半絶縁性InP
基板20上に、気相成長法を用いてｎ−InP能動層（厚さ
約0.5μｍ、不純物濃度１×1016cm-3）及びｎ−In0.53G
a0.47As0.14Ｐ0.86（厚さ約0.3μｍ、不純物濃度１×10
18cm-3）キャップ22を設けた。さらに、結晶表面にSiO2
膜23を厚さ約6000Å被着した。SiO2膜23には、選択的に
Znを拡散するための拡散マスク窓24（窓幅１μｍ）を、
ホトレジスト加工技術とドライエッチング技術を用いて
SiO2膜23に溝幅約0.7μｍのストライプ状開口部24を設
けた。
造工程を示す断面図である。同図（ａ）は半絶縁性InP
基板20上に、気相成長法を用いてｎ−InP能動層（厚さ
約0.5μｍ、不純物濃度１×1016cm-3）及びｎ−In0.53G
a0.47As0.14Ｐ0.86（厚さ約0.3μｍ、不純物濃度１×10
18cm-3）キャップ22を設けた。さらに、結晶表面にSiO2
膜23を厚さ約6000Å被着した。SiO2膜23には、選択的に
Znを拡散するための拡散マスク窓24（窓幅１μｍ）を、
ホトレジスト加工技術とドライエッチング技術を用いて
SiO2膜23に溝幅約0.7μｍのストライプ状開口部24を設
けた。
ついで、Znをストライプ部分24に選択拡散して所望の
深さのｐ形層25を形成し、ｐ形接合ゲートを構成した。
深さのｐ形層25を形成し、ｐ形接合ゲートを構成した。
次に、第２図（ｂ）に示すようにホトレジスト加工技
術を用いて、ソース，ドレインにあたる部分のSiO2膜に
開口部26,27を設けた。ついで、レジスト膜を除去した
後、蒸着金属がウェーハ表面に垂直に入射するように、
基板温度300℃で、Cr（約200Å）,Pt（約2000Å）,Au
（約3000Å）を順次真空蒸着した。
術を用いて、ソース，ドレインにあたる部分のSiO2膜に
開口部26,27を設けた。ついで、レジスト膜を除去した
後、蒸着金属がウェーハ表面に垂直に入射するように、
基板温度300℃で、Cr（約200Å）,Pt（約2000Å）,Au
（約3000Å）を順次真空蒸着した。
ついで、HF系のエッチング液を用いてSiO2膜23エッチ
ング・除去することにより、不要部分の金属（Cr−Pt−
Au）をリフトオフして除去し、電極（ソース，ドレイ
ン）のパタニングを行なった。
ング・除去することにより、不要部分の金属（Cr−Pt−
Au）をリフトオフして除去し、電極（ソース，ドレイ
ン）のパタニングを行なった。
ついで、ウェーハを400℃で約１分間熱処理をし、ソ
ース，ゲート，ドレインの各電極のシンタをした。
ース，ゲート，ドレインの各電極のシンタをした。
最後に、第２図（ｃ）に示すように、ソース電極31,
ゲート電極30,ドレイン電極32を含む素子部分の周囲
を、ホトレジスト加工技術を用いて、選択的に化学エッ
チングして、アイソレーション用メサ33を形成した。
ゲート電極30,ドレイン電極32を含む素子部分の周囲
を、ホトレジスト加工技術を用いて、選択的に化学エッ
チングして、アイソレーション用メサ33を形成した。
本実施例に示す接合形FETでは同一の積層金属材料を
用いてソース，ゲート，ドレイン電極を各々構成するこ
とができ、製造工程の簡素化を図ることができる。ま
た、ソース，ゲート，ドレイン電極が完全に同一平面内
にあるので、マイクロ波プリント基板回路などへのフェ
ースダウン実装が容易であり、すぐれた高周波特性を示
す。
用いてソース，ゲート，ドレイン電極を各々構成するこ
とができ、製造工程の簡素化を図ることができる。ま
た、ソース，ゲート，ドレイン電極が完全に同一平面内
にあるので、マイクロ波プリント基板回路などへのフェ
ースダウン実装が容易であり、すぐれた高周波特性を示
す。
さらに、本実施例では、微細な接合ゲート層25へのオ
ーミック電極を自己整合的に形成できるので、微細なゲ
ート用オーミック電極30を極めて容易に製作することが
できる。
ーミック電極を自己整合的に形成できるので、微細なゲ
ート用オーミック電極30を極めて容易に製作することが
できる。
本実施例では、電極の金属材料として、Cr−Pt−Auを
用いた例を説明したが、Cr−Au,Cr−Pd−Auなども使用
できる。
用いた例を説明したが、Cr−Au,Cr−Pd−Auなども使用
できる。
以上、実施例の説明からも明らかなように、本発明に
よれば、電極形成とボンディングに係る従来技術の難点
を克服することができ、製造歩留り良く、性能の良い半
導体装置を製造することが可能となる。
よれば、電極形成とボンディングに係る従来技術の難点
を克服することができ、製造歩留り良く、性能の良い半
導体装置を製造することが可能となる。
第１図，第２図は本発明の実施例の半導体装置の製造工
程を示す断面図である。 １……ｎ−InP基板、５……ｐ形Zn拡散層、20……半絶
縁性InP基板、30……ゲート電極、31……ソース電極、3
2……ドレイン電極。
程を示す断面図である。 １……ｎ−InP基板、５……ｐ形Zn拡散層、20……半絶
縁性InP基板、30……ゲート電極、31……ソース電極、3
2……ドレイン電極。
フロントページの続き (56)参考文献 特開 平２−44773（ＪＰ，Ａ) 特開 昭63−3460（ＪＰ，Ａ) 特開 昭62−213279（ＪＰ，Ａ) 特開 昭61−283120（ＪＰ，Ａ) 特開 昭61−187364（ＪＰ，Ａ) 特開 昭59−72723（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/43
Claims (4)
- 【請求項１】結晶に形成された少なくとも１つのメサ領
域を有し、上記結晶表面とメサ底面とは互いに反対導電
型であり、該結晶表面の少なくとも一部に形成された第
１電極およびメサ上面から上記メサ底面にかけて連続し
て形成された少なくとも１つの第２電極を有し、該第２
電極の上記メサ上面における高さは上記第１電極の高さ
と略等しく、上記第１電極および第２電極が配線基盤に
フェースダウンされてなる半導体装置であって、 上記結晶表面および上記メサ底面の各々の主組成はIn
1-xGaxAs1-yPy（１≧ｘ≧0,1≧ｙ≧０）であり、かつ、
禁止帯幅は1.4eV以下であり、かつ、上記第１電極およ
び第２電極はTiまたはCrを含む金属層を有することを特
徴とする半導体装置。 - 【請求項２】上記金属層は、少なくともTi−Au、Ti−P
t、Ti−Pd、Cr−Au,Cr−Pt、Cr−Pdのいずれかを成分と
する積層、または合金からなることを特徴とする請求項
１記載の半導体装置。 - 【請求項３】上記TiまたはCrを含む金属層が形成された
表面の少なくとも一部は、不純物濃度が1018cm-3以上で
あることを特徴とする請求項１記載の半導体装置。 - 【請求項４】請求項１記載の半導体装置の製造方法であ
って、上記TiまたはCrを含む金属層は、ｐ型およびｎ型
のIn1-xGaxAs1-yPy領域上に同時に形成されることを特
徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188081A JP3014125B2 (ja) | 1990-07-18 | 1990-07-18 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2188081A JP3014125B2 (ja) | 1990-07-18 | 1990-07-18 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0475385A JPH0475385A (ja) | 1992-03-10 |
| JP3014125B2 true JP3014125B2 (ja) | 2000-02-28 |
Family
ID=16217372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2188081A Expired - Lifetime JP3014125B2 (ja) | 1990-07-18 | 1990-07-18 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3014125B2 (ja) |
-
1990
- 1990-07-18 JP JP2188081A patent/JP3014125B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0475385A (ja) | 1992-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3210657B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| US5770489A (en) | Method of making a compound semiconductor field-effect transistor | |
| JP3014125B2 (ja) | 半導体装置およびその製造方法 | |
| US4980313A (en) | Method of producing a semiconductor laser | |
| US4784967A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JP2757915B2 (ja) | Ｉｉ−ｖｉ族半導体デバイス及びその製造方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JPS62190756A (ja) | 光電子集積化素子とその製造方法 | |
| JPH0638421B2 (ja) | バイポ―ラトランジスタの製法 | |
| JP3120611B2 (ja) | ヘテロ接合型電界効果トランジスタ及びその製法 | |
| JPS6051263B2 (ja) | 半導体装置の製造方法 | |
| JPH07273316A (ja) | 半導体装置 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPS6173381A (ja) | 半導体集積回路装置の製造方法 | |
| JPH03222436A (ja) | 化合物半導体装置の製造方法 | |
| JPS635572A (ja) | 接合型電解効果トランジスタの製造方法 | |
| JPS5947771A (ja) | 半導体製造方法 | |
| JPH0722203B2 (ja) | 接合型電界トランジスタ及びその製造方法 | |
| JPS59186385A (ja) | 半導体レ−ザ装置 | |
| JPH01115156A (ja) | 光電子集積回路の製造方法 | |
| JPH021979A (ja) | 光電子集積回路の製造方法 | |
| JPS63127589A (ja) | 半導体素子の製造方法 | |
| JPS58215088A (ja) | 半導体レ−ザの製造方法 | |
| JPS62130541A (ja) | 半導体装置の製造方法 | |
| JPS6077474A (ja) | ホ−ル素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |