JP3000979B2 - 多素子センサの校正装置 - Google Patents
多素子センサの校正装置Info
- Publication number
- JP3000979B2 JP3000979B2 JP9308871A JP30887197A JP3000979B2 JP 3000979 B2 JP3000979 B2 JP 3000979B2 JP 9308871 A JP9308871 A JP 9308871A JP 30887197 A JP30887197 A JP 30887197A JP 3000979 B2 JP3000979 B2 JP 3000979B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- calibration
- output
- calibration signal
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/401—Compensating positionally unequal response of the pick-up or reproducing head
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
- H04N25/672—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction between adjacent sensors or output registers for reading a single image
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/701—Line sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Heads (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、多素子センサの校
正装置に係り、特に人工衛星等に搭載されて地球観測を
行う多素子センサ又はファクシミリ等の光画像等を検知
するための高解像度の多素子センサの校正装置に関す
る。
正装置に係り、特に人工衛星等に搭載されて地球観測を
行う多素子センサ又はファクシミリ等の光画像等を検知
するための高解像度の多素子センサの校正装置に関す
る。
【０００２】
【従来の技術】従来、ファクシミリ又は人工衛星等に搭
載される多素子センサは、画像信号を検知する一方、定
期的に装置全体の電気回路の作業状況の確認を行うた
め、電気的な校正を行っている。従来の多素子センサで
は、ゼロレベル信号と電気的校正信号の２レベルを基準
として電気的な校正が行われる方法がとられている。
載される多素子センサは、画像信号を検知する一方、定
期的に装置全体の電気回路の作業状況の確認を行うた
め、電気的な校正を行っている。従来の多素子センサで
は、ゼロレベル信号と電気的校正信号の２レベルを基準
として電気的な校正が行われる方法がとられている。
【０００３】図７は、多素子センサに関する信号の時系
列変化を示すタイムチャートである。図７（ａ）に示さ
れたように、期間ｔ1の間は多素子センサから出力され
る画像信号が出力され、この期間ｔ1に後続する期間ｔ2
の間は、ゼロレベル信号又はオフセットが出力され、期
間ｔ2に後続する期間ｔ3の間は、電気的校正信号が出力
される。
列変化を示すタイムチャートである。図７（ａ）に示さ
れたように、期間ｔ1の間は多素子センサから出力され
る画像信号が出力され、この期間ｔ1に後続する期間ｔ2
の間は、ゼロレベル信号又はオフセットが出力され、期
間ｔ2に後続する期間ｔ3の間は、電気的校正信号が出力
される。
【０００４】従来は、上記期間ｔ2の間出力されるゼロ
レベル信号及び期間ｔ3の間出力される電気校正信号に
基づいて、期間ｔ1の間出力される画像信号を校正して
いた。図７（ｂ）は、ゼロレベル信号及び電気校正信号
を用いて校正を行った後の画像信号の時系列変化を示す
タイムチャートである。
レベル信号及び期間ｔ3の間出力される電気校正信号に
基づいて、期間ｔ1の間出力される画像信号を校正して
いた。図７（ｂ）は、ゼロレベル信号及び電気校正信号
を用いて校正を行った後の画像信号の時系列変化を示す
タイムチャートである。
【０００５】この校正方法の詳細に関しては、例えば、
特開平５−１８３１４３号公報や特開平９−３７０２２
号公報を参照されたい。
特開平５−１８３１４３号公報や特開平９−３７０２２
号公報を参照されたい。
【０００６】
【発明が解決しようとする課題】ところで、ダイナミッ
クレンジを広くとりたいため、ゼロレベル信号にマイナ
スのオフセットがかかるような場合がある。また、ある
レベル以上の光量を検出するために、ある感度以上にゼ
ロレベルを設定することがある。この場合、従来の技術
においては、ゼロレベル信号と電気的校正信号の２レベ
ルを基準として校正するため、オフセットとゲインの補
正が難しいという問題があった。
クレンジを広くとりたいため、ゼロレベル信号にマイナ
スのオフセットがかかるような場合がある。また、ある
レベル以上の光量を検出するために、ある感度以上にゼ
ロレベルを設定することがある。この場合、従来の技術
においては、ゼロレベル信号と電気的校正信号の２レベ
ルを基準として校正するため、オフセットとゲインの補
正が難しいという問題があった。
【０００７】また、従来の装置では、直線状に配列され
た多素子センサから出力される信号の内、偶数番目の多
素子センサから出力される画像信号と奇数番目の多素子
センサから出力される画像信号は、異なるレジスタ及び
増幅器を経由しており、各々のレジスタのオフセット量
及び増幅器のゲインが異なるため、偶数番目の多素子セ
ンサから出力される画像信号と奇数番目の多素子センサ
から出力される画像信号との特性が若干異なるという問
題があった。
た多素子センサから出力される信号の内、偶数番目の多
素子センサから出力される画像信号と奇数番目の多素子
センサから出力される画像信号は、異なるレジスタ及び
増幅器を経由しており、各々のレジスタのオフセット量
及び増幅器のゲインが異なるため、偶数番目の多素子セ
ンサから出力される画像信号と奇数番目の多素子センサ
から出力される画像信号との特性が若干異なるという問
題があった。
【０００８】本発明は上記事情に鑑みてなされたもので
あり、マイナスオフセットに関係なく、また、レジスタ
増幅器の固体差に関係なく、多素子センサの校正を随時
行うことができる多素子センサの校正装置を提供するこ
とを目的とする。
あり、マイナスオフセットに関係なく、また、レジスタ
増幅器の固体差に関係なく、多素子センサの校正を随時
行うことができる多素子センサの校正装置を提供するこ
とを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明は、受けた光を電気信号に変換する受光部
と、前記電気信号を校正する校正信号を出力する校正信
号出力手段と、前記電気信号及び前記校正信号を転送す
る転送手段と、オン状態の場合に前記受光部から出力さ
れる前記電気信号を前記転送手段へ出力し、オフ状態の
場合に前記電気信号を遮断するゲート手段と、前記ゲー
ト手段がオン状態の場合、前記校正信号を前記転送手段
へ出力せず、前記ゲート手段がオフ状態のときに前記校
正信号を前記転送手段へ出力する校正信号出力制御手段
とを具備することを特徴とする。また、本発明は、前記
校正信号出力制御手段と前記転送手段との間に、前記校
正信号のレベルを調整する調整手段が設けられているこ
とを特徴とする。また、本発明は、前記転送手段の後段
に、転送された前記電気信号及び前記校正信号を増幅す
る増幅手段が設けられていることを特徴とする。また、
本発明は、前記受光部は複数の光センサを有し、前記校
正信号出力手段、転送手段、ゲート手段、及び校正信号
出力制御手段は少なくとも２つ設けられ、前記ゲート手
段各々は前記複数の光センサ内の一部と対応づけられて
いることを特徴とする。また、本発明は、前記校正信号
出力制御手段と前記転送手段との間各々に、前記校正信
号のレベルを調整する調整手段が設けられていることを
特徴とする。また、本発明は、前記転送手段各々の後段
に、転送された前記電気信号及び前記校正信号を増幅す
る増幅手段が設けられていることを特徴とする。
に、本発明は、受けた光を電気信号に変換する受光部
と、前記電気信号を校正する校正信号を出力する校正信
号出力手段と、前記電気信号及び前記校正信号を転送す
る転送手段と、オン状態の場合に前記受光部から出力さ
れる前記電気信号を前記転送手段へ出力し、オフ状態の
場合に前記電気信号を遮断するゲート手段と、前記ゲー
ト手段がオン状態の場合、前記校正信号を前記転送手段
へ出力せず、前記ゲート手段がオフ状態のときに前記校
正信号を前記転送手段へ出力する校正信号出力制御手段
とを具備することを特徴とする。また、本発明は、前記
校正信号出力制御手段と前記転送手段との間に、前記校
正信号のレベルを調整する調整手段が設けられているこ
とを特徴とする。また、本発明は、前記転送手段の後段
に、転送された前記電気信号及び前記校正信号を増幅す
る増幅手段が設けられていることを特徴とする。また、
本発明は、前記受光部は複数の光センサを有し、前記校
正信号出力手段、転送手段、ゲート手段、及び校正信号
出力制御手段は少なくとも２つ設けられ、前記ゲート手
段各々は前記複数の光センサ内の一部と対応づけられて
いることを特徴とする。また、本発明は、前記校正信号
出力制御手段と前記転送手段との間各々に、前記校正信
号のレベルを調整する調整手段が設けられていることを
特徴とする。また、本発明は、前記転送手段各々の後段
に、転送された前記電気信号及び前記校正信号を増幅す
る増幅手段が設けられていることを特徴とする。
【００１０】
【発明の実施の形態】以下、図面を参照して本発明の一
実施形態による多素子センサの校正装置について詳細に
説明する。図１は、本発明の一実施形態による多素子セ
ンサの構成装置の回路構成を示すブロック図である。
実施形態による多素子センサの校正装置について詳細に
説明する。図１は、本発明の一実施形態による多素子セ
ンサの構成装置の回路構成を示すブロック図である。
【００１１】図１において、１は多素子センサであり、
この多素子センサは以下に示す構成となっている。１０
は受光部であり、受光した光を電気信号に変換する。こ
の受光部１は、図示されたように、符号ｉ〜ｎが付され
たｎ個の光センサを配列した構成となっている。
この多素子センサは以下に示す構成となっている。１０
は受光部であり、受光した光を電気信号に変換する。こ
の受光部１は、図示されたように、符号ｉ〜ｎが付され
たｎ個の光センサを配列した構成となっている。
【００１２】１２ａ，１２ｂはトランスファゲートであ
り、受光部１０に沿って添設され、トランスファゲート
１０ａとトランスファゲート１２ａとによって受光部１
０を挟むよう配されている。このトランスファゲート１
２ａ，１２ｂは受光部１０から出力される信号の内、特
定の受光部１０から出力される信号のみを後述のレジス
タ１４ａ，１４ｂに出力させるためのものである。トラ
ンスファゲート１２ａ，１２ｂは時系列的に異なる受光
部１０を特定する。
り、受光部１０に沿って添設され、トランスファゲート
１０ａとトランスファゲート１２ａとによって受光部１
０を挟むよう配されている。このトランスファゲート１
２ａ，１２ｂは受光部１０から出力される信号の内、特
定の受光部１０から出力される信号のみを後述のレジス
タ１４ａ，１４ｂに出力させるためのものである。トラ
ンスファゲート１２ａ，１２ｂは時系列的に異なる受光
部１０を特定する。
【００１３】１４ａ，１４ｂはレジスタであり、これら
レジスタ１４ａ，１４ｂとによってトランスファゲート
１２ａ，１２ｂと受光部１０とを挟むように添設されて
いる。これらレジスタ１４ａ，１４ｂは、トランスファ
ゲート１２ａ，１２ｂから出力される信号をレジスタ１
４ａ，１４ｂの出力端部１５ａ，１５ｂまで転送して出
力するためのものである。また、後述する入力ドレイン
１６ａ，１６ｂから出力される校正信号を出力端部１５
ａ，１５ｂまで転送して出力する。
レジスタ１４ａ，１４ｂとによってトランスファゲート
１２ａ，１２ｂと受光部１０とを挟むように添設されて
いる。これらレジスタ１４ａ，１４ｂは、トランスファ
ゲート１２ａ，１２ｂから出力される信号をレジスタ１
４ａ，１４ｂの出力端部１５ａ，１５ｂまで転送して出
力するためのものである。また、後述する入力ドレイン
１６ａ，１６ｂから出力される校正信号を出力端部１５
ａ，１５ｂまで転送して出力する。
【００１４】１６ａ，１６ｂは、レジスタ１４ａ，１４
ｂの出力端部１５ａ，１５ｂとは異なる端部に設けられ
た入力ドレインであり、その状態がオン状態の場合に電
気的校正信号をレジスタ１４ａ，１４ｂ各々に入力させ
るためのものである。１８ａはレジスタ１４ａと入力ド
レイン１６ａとの間に設けられた入力ゲートであり、１
８ｂはレジスタ１４ｂと入力ドレイン１６ｂとの間に設
けられた入力ゲートである。この入力ゲート１８ａ，１
８ｂは、入力ドレイン１６ａ，１６ｂからの電気的校正
信号の入力レベルを調節するためのものである。
ｂの出力端部１５ａ，１５ｂとは異なる端部に設けられ
た入力ドレインであり、その状態がオン状態の場合に電
気的校正信号をレジスタ１４ａ，１４ｂ各々に入力させ
るためのものである。１８ａはレジスタ１４ａと入力ド
レイン１６ａとの間に設けられた入力ゲートであり、１
８ｂはレジスタ１４ｂと入力ドレイン１６ｂとの間に設
けられた入力ゲートである。この入力ゲート１８ａ，１
８ｂは、入力ドレイン１６ａ，１６ｂからの電気的校正
信号の入力レベルを調節するためのものである。
【００１５】以上が多素子センサ１の内部構成である。
次に、多素子センサ１の構成回路について説明する。２
０はパルス発生回路であり、構成回路のタイミングを規
定するタイミングパルスを発生する。このパルス発生回
路２０は後述のＣＣＤ駆動回路２２、多重回路３２、及
びＡ／Ｄ変換回路３４に接続されている。
次に、多素子センサ１の構成回路について説明する。２
０はパルス発生回路であり、構成回路のタイミングを規
定するタイミングパルスを発生する。このパルス発生回
路２０は後述のＣＣＤ駆動回路２２、多重回路３２、及
びＡ／Ｄ変換回路３４に接続されている。
【００１６】ＣＣＤ駆動回路２２は、トランスファゲー
ト１２ａ，１２ｂ及び入力ゲート１８ａ，１８ｂに接続
されている、このＣＣＤ駆動回路２２は、トランスファ
ゲート１２ａ，１２ｂ及びレジスタ１４ａ，１４ｂを動
作させるためのＣＣＤ駆動パルスを発生する。
ト１２ａ，１２ｂ及び入力ゲート１８ａ，１８ｂに接続
されている、このＣＣＤ駆動回路２２は、トランスファ
ゲート１２ａ，１２ｂ及びレジスタ１４ａ，１４ｂを動
作させるためのＣＣＤ駆動パルスを発生する。
【００１７】また、ＣＣＤ駆動回路２２は、電気的校正
信号発生回路２４に接続されている。電気的校正信号発
生回路２４は、ＣＣＤ駆動回路２２から出力されるＣＣ
Ｄ駆動パルスに同期して電気的校正信号を発生する。こ
の電気的校正信号発生回路２４は前述の入力ドレイン１
６ａ，１６ｂに接続され、これら入力ドレイン１６ａ，
１６ｂを介して電気的校正信号をレジスタ１４ａ，１４
ｂに出力する。
信号発生回路２４に接続されている。電気的校正信号発
生回路２４は、ＣＣＤ駆動回路２２から出力されるＣＣ
Ｄ駆動パルスに同期して電気的校正信号を発生する。こ
の電気的校正信号発生回路２４は前述の入力ドレイン１
６ａ，１６ｂに接続され、これら入力ドレイン１６ａ，
１６ｂを介して電気的校正信号をレジスタ１４ａ，１４
ｂに出力する。
【００１８】また、前述のレジスタ１４ａ，１４ｂの出
力端部１５ａ，１５ｂには、増幅回路３０ａ，３０ｂが
接続されている。この増幅回路３０ａ，３０ｂは出力端
部１５ａ，１５ｂから出力される信号を増幅する。増幅
回路３０ａ，３０ｂの出力端は多重回路３２に接続され
ている。
力端部１５ａ，１５ｂには、増幅回路３０ａ，３０ｂが
接続されている。この増幅回路３０ａ，３０ｂは出力端
部１５ａ，１５ｂから出力される信号を増幅する。増幅
回路３０ａ，３０ｂの出力端は多重回路３２に接続され
ている。
【００１９】多重回路３２は、パルス発生回路２０から
出力されるタイミングパルスに同期して動作し、増幅回
路３０ａから出力される信号と、増幅回路３０ｂから出
力される信号とを合成する。増幅回路３０ａ，３０ｂか
ら出力される信号は、レジスタ１４ａ，１４ｂを転送さ
れてきた信号を増幅した信号であるので、これらの信号
には、画像信号、ゼロ信号、電気的校正信号が含まれ
る。
出力されるタイミングパルスに同期して動作し、増幅回
路３０ａから出力される信号と、増幅回路３０ｂから出
力される信号とを合成する。増幅回路３０ａ，３０ｂか
ら出力される信号は、レジスタ１４ａ，１４ｂを転送さ
れてきた信号を増幅した信号であるので、これらの信号
には、画像信号、ゼロ信号、電気的校正信号が含まれ
る。
【００２０】３４はＡ／Ｄ変換回路であり、パルス発生
回路２０から出力されるタイミングパルスに同期して動
作し、多重回路３２から出力される信号をディジタル信
号に変換する。３６はメモリ回路であり、Ａ／Ｄ変換器
から出力されるディジタル信号を記憶する。メモリ回路
３６に記憶されたディジタル信号は、その感度及びオフ
セット補正に用いられる。
回路２０から出力されるタイミングパルスに同期して動
作し、多重回路３２から出力される信号をディジタル信
号に変換する。３６はメモリ回路であり、Ａ／Ｄ変換器
から出力されるディジタル信号を記憶する。メモリ回路
３６に記憶されたディジタル信号は、その感度及びオフ
セット補正に用いられる。
【００２１】次に上記構成における本発明の一実施形態
による多素子センサの校正装置の動作について説明す
る。まず、パルス発生回路２０が多素子センサの校正装
置の動作タイミングを規定するタイミングパルスを発生
する。このタイミングパルスは、ＣＣＤ駆動回路２２、
多重回路３２、及びＡ／Ｄ変換回路３４に出力される。
による多素子センサの校正装置の動作について説明す
る。まず、パルス発生回路２０が多素子センサの校正装
置の動作タイミングを規定するタイミングパルスを発生
する。このタイミングパルスは、ＣＣＤ駆動回路２２、
多重回路３２、及びＡ／Ｄ変換回路３４に出力される。
【００２２】次に、受光部１に光が照射されると、照射
された光は光電変換される。光電変換された信号は、ト
ランスファゲート１２ａ又はトランスファゲート１２ｂ
がオン状態となった時にレジスタ１４ａ又はレジスタ１
４ｂに転送され、トランスファゲート１２ａ又はトラン
スファゲート１２ｂがオフ状態となった後、ＣＣＤ駆動
回路２２から出力される転送クロック信号に同期して、
次々に転送され、出力端部１５ａ又は出力端部１５ｂへ
転送され、増幅回路１０に出力される。
された光は光電変換される。光電変換された信号は、ト
ランスファゲート１２ａ又はトランスファゲート１２ｂ
がオン状態となった時にレジスタ１４ａ又はレジスタ１
４ｂに転送され、トランスファゲート１２ａ又はトラン
スファゲート１２ｂがオフ状態となった後、ＣＣＤ駆動
回路２２から出力される転送クロック信号に同期して、
次々に転送され、出力端部１５ａ又は出力端部１５ｂへ
転送され、増幅回路１０に出力される。
【００２３】図２は、トランスファゲート１２ａ，１２
ｂ、入力ドレイン１６ａ，１６ｂ、及び入力ゲート１８
ａ，１８ｂの状態の時系列変化を示すタイミングチャー
トである。図２中符号Ｗ１が付されている波形がトラン
スファゲート１２ａ，１２ｂの状態の時系列変化を示し
ており、符号Ｗ２が付されている波形が入力ドレイン１
６ａ，１６ｂの状態の時系列変化を示しており、符号Ｗ
３が付されている波形が入力ゲート１８ａ，１８ｂの状
態の時系列変化を示している。
ｂ、入力ドレイン１６ａ，１６ｂ、及び入力ゲート１８
ａ，１８ｂの状態の時系列変化を示すタイミングチャー
トである。図２中符号Ｗ１が付されている波形がトラン
スファゲート１２ａ，１２ｂの状態の時系列変化を示し
ており、符号Ｗ２が付されている波形が入力ドレイン１
６ａ，１６ｂの状態の時系列変化を示しており、符号Ｗ
３が付されている波形が入力ゲート１８ａ，１８ｂの状
態の時系列変化を示している。
【００２４】トランスファゲート１２ａ，１２ｂがオン
状態の時（図中、符号ｔ10が付された期間）は、入力ド
レイン１６ａ，１６ｂはオフ状態であり、トランスファ
ゲート１２ａ，１２ｂがオフ状態の後、クロック信号を
数段転送してから入力ドレイン１６ａ，１６ｂのオン状
態／オフ状態を制御してレジスタ１４ａ，１４ｂに電気
的な校正信号を入力するようにしている（図中、符号ｔ
20が付された期間）。入力ゲート１８ａ，１８ｂは電圧
レベルを変えることにより、電気的校正信号の入力レベ
ルを変えるようになっている。
状態の時（図中、符号ｔ10が付された期間）は、入力ド
レイン１６ａ，１６ｂはオフ状態であり、トランスファ
ゲート１２ａ，１２ｂがオフ状態の後、クロック信号を
数段転送してから入力ドレイン１６ａ，１６ｂのオン状
態／オフ状態を制御してレジスタ１４ａ，１４ｂに電気
的な校正信号を入力するようにしている（図中、符号ｔ
20が付された期間）。入力ゲート１８ａ，１８ｂは電圧
レベルを変えることにより、電気的校正信号の入力レベ
ルを変えるようになっている。
【００２５】つまり、本実施形態においては、画像信号
をレジスタ１４ａ又はレジスタ１４ｂに入力する時は、
入力ドレインから電気的校正信号がレジスタ１４ａ又は
レジスタ１４ｂに入らないようにするため、レジスタ１
４ａ及びレジスタ１４ｂをオフ状態にする。
をレジスタ１４ａ又はレジスタ１４ｂに入力する時は、
入力ドレインから電気的校正信号がレジスタ１４ａ又は
レジスタ１４ｂに入らないようにするため、レジスタ１
４ａ及びレジスタ１４ｂをオフ状態にする。
【００２６】一方、電気的校正信号をレジスタ１４ａ，
１４ｂに入力するときは入力ドレイン１６ａ，１６ｂに
対して、図２に示すようにオン状態／オフ状態の制御を
繰り返し、オン状態の場合に電気的校正信号を入力す
る。その時、画像信号がトランスファゲート１２ａ，１
２ｂを通ってレジスタ１４ａ，１４ｂに入らないように
するためトランスファゲート１２ａ，１２ｂをオフ状態
にしておく。
１４ｂに入力するときは入力ドレイン１６ａ，１６ｂに
対して、図２に示すようにオン状態／オフ状態の制御を
繰り返し、オン状態の場合に電気的校正信号を入力す
る。その時、画像信号がトランスファゲート１２ａ，１
２ｂを通ってレジスタ１４ａ，１４ｂに入らないように
するためトランスファゲート１２ａ，１２ｂをオフ状態
にしておく。
【００２７】尚、入力ゲート１８ａ，１８ｂの電圧をか
えると電気的校正信号の入力レベルも変えることができ
るため、ゼロレベル信号と電気的校正信号の２レベル以
上を基準にして画像信号の感度とオフセットを校正する
ことができる。
えると電気的校正信号の入力レベルも変えることができ
るため、ゼロレベル信号と電気的校正信号の２レベル以
上を基準にして画像信号の感度とオフセットを校正する
ことができる。
【００２８】上記転送動作が行われている最中、受光部
１０から出力される信号がレジスタ１４ａ又はレジスタ
１４ｂ内を数段転送された時に、入力ドレイン１６ａ又
は入力ドレイン１６ｂを、オフ状態からオン状態／オフ
状態が周期的に切り替わるよう制御することにより、入
力ドレイン１６ａ，１６ｂから電気的校正信号が入力さ
れ、転送クロック信号により次々に転送されて、増幅回
路３０ａ，３０ｂに送られる。電気的構成信号がレジス
タ１４ａ，１４ｂに入力される際、電気的校正信号の入
力レベルは入力ゲート１８ａ，１８ｂによって調節され
る。
１０から出力される信号がレジスタ１４ａ又はレジスタ
１４ｂ内を数段転送された時に、入力ドレイン１６ａ又
は入力ドレイン１６ｂを、オフ状態からオン状態／オフ
状態が周期的に切り替わるよう制御することにより、入
力ドレイン１６ａ，１６ｂから電気的校正信号が入力さ
れ、転送クロック信号により次々に転送されて、増幅回
路３０ａ，３０ｂに送られる。電気的構成信号がレジス
タ１４ａ，１４ｂに入力される際、電気的校正信号の入
力レベルは入力ゲート１８ａ，１８ｂによって調節され
る。
【００２９】レジスタ１４ａ，１４ｂによって転送され
た画像信号（ゼロ信号、電気的校正信号を含む）の微小
信号は、増幅回路３０ａ，３０ｂで増幅され、増幅回路
３０ａ，３０ｂから出力される増幅された画像信号は多
重回路３２によって合成される。多重回路３２で合成さ
れた信号は、Ａ／Ｄ変換回路３４へ出力され、ディジタ
ル信号に変換される。このデジタル信号はメモリ回路３
６に記憶され、記憶されたディジタル信号が感度及びオ
フセット補正行うために用いられる。
た画像信号（ゼロ信号、電気的校正信号を含む）の微小
信号は、増幅回路３０ａ，３０ｂで増幅され、増幅回路
３０ａ，３０ｂから出力される増幅された画像信号は多
重回路３２によって合成される。多重回路３２で合成さ
れた信号は、Ａ／Ｄ変換回路３４へ出力され、ディジタ
ル信号に変換される。このデジタル信号はメモリ回路３
６に記憶され、記憶されたディジタル信号が感度及びオ
フセット補正行うために用いられる。
【００３０】図３は温度が安定しているときに多重回路
３２から出力される画像信号、ゼロ信号、電気的校正信
号の出力状態を時系列で示す図である。期間ｔ1の間は
多素子センサから出力される画像信号が出力され、この
期間ｔ1に後続する期間ｔ2の間は、ゼロレベル信号又は
オフセットが出力され、期間ｔ2に後続する期間ｔ3の間
は、電気的校正信号が出力される。図において縦軸は出
力電圧を示し、横軸は時間を示す。図示されたように、
画像信号は撮像対象物により種々のレベルが出力される
が、電気的校正信号は、偶数番目と奇数番目でレジスタ
増幅回路の固体差はあるが一様である。
３２から出力される画像信号、ゼロ信号、電気的校正信
号の出力状態を時系列で示す図である。期間ｔ1の間は
多素子センサから出力される画像信号が出力され、この
期間ｔ1に後続する期間ｔ2の間は、ゼロレベル信号又は
オフセットが出力され、期間ｔ2に後続する期間ｔ3の間
は、電気的校正信号が出力される。図において縦軸は出
力電圧を示し、横軸は時間を示す。図示されたように、
画像信号は撮像対象物により種々のレベルが出力される
が、電気的校正信号は、偶数番目と奇数番目でレジスタ
増幅回路の固体差はあるが一様である。
【００３１】次に、温度変動等で画像信号が変動したと
きの多重回路３２から出力される信号について説明す
る。図４は、温度変動があった場合に多重回路３２から
出力される画像信号、ゼロ信号、電気的校正信号の出力
状態を時系列で示す図である。尚、図３と同様に、期間
ｔ1の間は多素子センサから出力される画像信号が出力
され、この期間ｔ1に後続する期間ｔ2の間は、ゼロレベ
ル信号又はオフセットが出力され、期間ｔ2に後続する
期間ｔ3の間は、電気的校正信号が出力される。また、
図において縦軸は出力電圧を示し、横軸は時間を示す。
きの多重回路３２から出力される信号について説明す
る。図４は、温度変動があった場合に多重回路３２から
出力される画像信号、ゼロ信号、電気的校正信号の出力
状態を時系列で示す図である。尚、図３と同様に、期間
ｔ1の間は多素子センサから出力される画像信号が出力
され、この期間ｔ1に後続する期間ｔ2の間は、ゼロレベ
ル信号又はオフセットが出力され、期間ｔ2に後続する
期間ｔ3の間は、電気的校正信号が出力される。また、
図において縦軸は出力電圧を示し、横軸は時間を示す。
【００３２】ＣＣＤ回路部等の温度変動等により、図４
に示すように画像信号が変動してもゼロレベルと電気的
校正出力の２レベル以上を基準値として画像信号出力の
ゼロ（またはオフセット）レベルとゲインの補正を行う
ことができる。また、異なるレジスタ１４ａ，１４ｂ及
び増幅回路３０ａ，３０ｂを用いることによる固体差に
起因するオフセットとゲインのズレ及びマイナスのオフ
セット分についても、図５に示すように１ライン分の画
像信号を簡易的に補正することが可能である。図５は、
温度変動等があった場合の校正後の画像信号を示す図で
ある。
に示すように画像信号が変動してもゼロレベルと電気的
校正出力の２レベル以上を基準値として画像信号出力の
ゼロ（またはオフセット）レベルとゲインの補正を行う
ことができる。また、異なるレジスタ１４ａ，１４ｂ及
び増幅回路３０ａ，３０ｂを用いることによる固体差に
起因するオフセットとゲインのズレ及びマイナスのオフ
セット分についても、図５に示すように１ライン分の画
像信号を簡易的に補正することが可能である。図５は、
温度変動等があった場合の校正後の画像信号を示す図で
ある。
【００３３】図６は、電気的校正信号の入力レベルとそ
の出力レベルとの関係を示す図である。図中符号Ａ１が
付された直線は、温度等が安定しているときの電気的校
正信号の入力レベルとその出力レベルとの関係を示す直
線であり、符号Ａ２が付された直線は、温度変動等があ
った場合の電気的校正信号の入力レベルとその出力レベ
ルとの関係を示す直線である。つまり、温度変動等があ
って画像信号が変動した場合には、電位的校正信号のレ
ベルも変化するため、校正を行えることとなる。
の出力レベルとの関係を示す図である。図中符号Ａ１が
付された直線は、温度等が安定しているときの電気的校
正信号の入力レベルとその出力レベルとの関係を示す直
線であり、符号Ａ２が付された直線は、温度変動等があ
った場合の電気的校正信号の入力レベルとその出力レベ
ルとの関係を示す直線である。つまり、温度変動等があ
って画像信号が変動した場合には、電位的校正信号のレ
ベルも変化するため、校正を行えることとなる。
【００３４】以上説明したように、本実施形態によれ
ば、１周期分のレジスタからの出力としては図３に示す
ように撮像対象物により種々のレベルが出力される画像
信号の後にゼロレベル（またはオフセット）の信号が出
力され、その直後に数段階（図３では２段階）の一様な
レベルの電気的校正信号が１組として出力される。従っ
て、これらの信号が異なる特性のレジスタ１４ａ，１４
ｂ及び増幅回路３０ａ，３０ｂを通過したとしても、校
正を容易に行える。
ば、１周期分のレジスタからの出力としては図３に示す
ように撮像対象物により種々のレベルが出力される画像
信号の後にゼロレベル（またはオフセット）の信号が出
力され、その直後に数段階（図３では２段階）の一様な
レベルの電気的校正信号が１組として出力される。従っ
て、これらの信号が異なる特性のレジスタ１４ａ，１４
ｂ及び増幅回路３０ａ，３０ｂを通過したとしても、校
正を容易に行える。
【００３５】本実施形態では、以下の効果が得られる。
第１の効果は、温度変動等で画像信号出力してもあるい
は２個のレジスタ増幅回路等の固体差により、ゼロレベ
ル（またはオフセット）とゲインが偶数画素と奇数画素
で異なっても随時画像信号を補正することができるよう
になる。その理由は、トランスファゲートがＯＮしてい
る時に画像信号をレジスタへ入力させてトランスファゲ
ートがＯＦＦしている時に、入力ドレインから入力ゲー
トを経由してレジスタへ電気的校正信号を入力させるた
め画像信号と電気的校正信号及びゼロ（オフセット）レ
ベルを同時に出力することができるからである。第２の
効果は、ゼロレベル（またはオフセット）がマイナスに
オフセットがかかっても画像信号を補正することができ
る。その理由は、３点以上で補正すればマイナスのオフ
セット分を検出することができるからである。
第１の効果は、温度変動等で画像信号出力してもあるい
は２個のレジスタ増幅回路等の固体差により、ゼロレベ
ル（またはオフセット）とゲインが偶数画素と奇数画素
で異なっても随時画像信号を補正することができるよう
になる。その理由は、トランスファゲートがＯＮしてい
る時に画像信号をレジスタへ入力させてトランスファゲ
ートがＯＦＦしている時に、入力ドレインから入力ゲー
トを経由してレジスタへ電気的校正信号を入力させるた
め画像信号と電気的校正信号及びゼロ（オフセット）レ
ベルを同時に出力することができるからである。第２の
効果は、ゼロレベル（またはオフセット）がマイナスに
オフセットがかかっても画像信号を補正することができ
る。その理由は、３点以上で補正すればマイナスのオフ
セット分を検出することができるからである。
【００３６】
【発明の効果】以上説明したように、本発明によれば、
ゲート手段がオン状態の場合に電気信号を転送手段へ入
力させ、ゲート手段がオフ状態の場合に校正信号出力制
御手段が校正信号を転送手段へ出力するようにしてお
り、電気信号と校正信号とを同時に出力するようにして
いるため、温度変動等が生じた場合であっても随時受光
部から出力される電気信号を補正することができるとい
う効果がある。
ゲート手段がオン状態の場合に電気信号を転送手段へ入
力させ、ゲート手段がオフ状態の場合に校正信号出力制
御手段が校正信号を転送手段へ出力するようにしてお
り、電気信号と校正信号とを同時に出力するようにして
いるため、温度変動等が生じた場合であっても随時受光
部から出力される電気信号を補正することができるとい
う効果がある。
【図１】 本発明の一実施形態による多素子センサの構
成装置の回路構成を示すブロック図である。
成装置の回路構成を示すブロック図である。
【図２】 トランスファゲート１２ａ，１２ｂ、入力ド
レイン１６ａ，１６ｂ、及び入力ゲート１８ａ，１８ｂ
の状態の時系列変化を示すタイミングチャートである。
レイン１６ａ，１６ｂ、及び入力ゲート１８ａ，１８ｂ
の状態の時系列変化を示すタイミングチャートである。
【図３】 温度が安定しているときに多重回路３２から
出力される画像信号、ゼロ信号、電気的校正信号の出力
状態を時系列で示す図である。
出力される画像信号、ゼロ信号、電気的校正信号の出力
状態を時系列で示す図である。
【図４】 温度変動があった場合に多重回路３２から出
力される画像信号、ゼロ信号、電気的校正信号の出力状
態を時系列で示す図である。
力される画像信号、ゼロ信号、電気的校正信号の出力状
態を時系列で示す図である。
【図５】 温度変動等があった場合の校正後の画像信号
を示す図である。
を示す図である。
【図６】 電気的校正信号の入力レベルとその出力レベ
ルとの関係を示す図である。
ルとの関係を示す図である。
【図７】 多素子センサに関する信号の時系列変化を示
すタイムチャートである。
すタイムチャートである。
１０ 受光部 １２ａ，１２ｂ トランスファゲート（ゲート手段） １４ａ，１４ｂ レジスタ（転送手段） １６ａ，１６ｂ 入力ドレイン（校正信号出力制御手
段） １８ａ，１８ｂ 入力ゲート（調整手段） ２４ 電気的校正信号発生回路（校正信号
出力手段） ３０ａ，３０ｂ 増幅回路（増幅手段）
段） １８ａ，１８ｂ 入力ゲート（調整手段） ２４ 電気的校正信号発生回路（校正信号
出力手段） ３０ａ，３０ｂ 増幅回路（増幅手段）
Claims (6)
- 【請求項１】 受けた光を電気信号に変換する受光部
と、 前記電気信号を校正する校正信号を出力する校正信号出
力手段と、 前記電気信号及び前記校正信号を転送する転送手段と、 オン状態の場合に前記受光部から出力される前記電気信
号を前記転送手段へ出力し、オフ状態の場合に前記電気
信号を遮断するゲート手段と、 前記ゲート手段がオン状態の場合、前記校正信号を前記
転送手段へ出力せず、前記ゲート手段がオフ状態のとき
に前記校正信号を前記転送手段へ出力する校正信号出力
制御手段とを具備することを特徴とする多素子センサの
校正装置。 - 【請求項２】 前記校正信号出力制御手段と前記転送手
段との間に、前記校正信号のレベルを調整する調整手段
が設けられていることを特徴とする請求項１記載の多素
子センサの校正装置。 - 【請求項３】 前記転送手段の後段に、転送された前記
電気信号及び前記校正信号を増幅する増幅手段が設けら
れていることを特徴とする請求項１記載の多素子センサ
の校正装置。 - 【請求項４】 前記受光部は複数の光センサを有し、前
記校正信号出力手段、転送手段、ゲート手段、及び校正
信号出力制御手段は少なくとも２つ設けられ、前記ゲー
ト手段各々は前記複数の光センサ内の一部と対応づけら
れていることを特徴とする請求項１記載の多素子センサ
の校正装置。 - 【請求項５】 前記校正信号出力制御手段と前記転送手
段との間各々に、前記校正信号のレベルを調整する調整
手段が設けられていることを特徴とする請求項４記載の
多素子センサの校正装置。 - 【請求項６】 前記転送手段各々の後段に、転送された
前記電気信号及び前記校正信号を増幅する増幅手段が設
けられていることを特徴とする請求項４記載の多素子セ
ンサの校正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9308871A JP3000979B2 (ja) | 1997-11-11 | 1997-11-11 | 多素子センサの校正装置 |
| US09/189,350 US6259087B1 (en) | 1997-11-11 | 1998-11-10 | Calibration apparatus for multi-element sensor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9308871A JP3000979B2 (ja) | 1997-11-11 | 1997-11-11 | 多素子センサの校正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11146130A JPH11146130A (ja) | 1999-05-28 |
| JP3000979B2 true JP3000979B2 (ja) | 2000-01-17 |
Family
ID=17986273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9308871A Expired - Lifetime JP3000979B2 (ja) | 1997-11-11 | 1997-11-11 | 多素子センサの校正装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6259087B1 (ja) |
| JP (1) | JP3000979B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3766192B2 (ja) * | 1997-11-13 | 2006-04-12 | 株式会社東芝 | 光電変換装置、光電変換方法、画像情報処理装置、画像情報処理方法、および画像形成装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2725508B2 (ja) | 1991-12-30 | 1998-03-11 | 日本電気株式会社 | 多素子光センサ装置 |
| JP2770795B2 (ja) | 1995-07-19 | 1998-07-02 | 日本電気株式会社 | 多素子センサの校正方法及びその装置 |
-
1997
- 1997-11-11 JP JP9308871A patent/JP3000979B2/ja not_active Expired - Lifetime
-
1998
- 1998-11-10 US US09/189,350 patent/US6259087B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11146130A (ja) | 1999-05-28 |
| US6259087B1 (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100294868B1 (ko) | 전하전송장치 | |
| JP4011818B2 (ja) | 半導体固体撮像装置 | |
| CN103155540B (zh) | 固态成像装置 | |
| JP4677310B2 (ja) | イメージセンサの検出回路 | |
| JP4803261B2 (ja) | 固体撮像素子、およびカメラシステム | |
| JP4532676B2 (ja) | ピクセル信号ゲイン増幅回路 | |
| JP2001235794A (ja) | 電気センサ装置、及び変換器素子のアレイから電気信号を生成する方法 | |
| JPH07105918B2 (ja) | イメージセンサ用オフセット補正装置 | |
| JP4320100B2 (ja) | Ｃｍｏｓイメージセンサ及びその駆動方法 | |
| JP2007300521A (ja) | 固体撮像装置 | |
| US7869100B2 (en) | Image sensor, module and electronic device | |
| JP2004356724A (ja) | イメージセンサー | |
| JP3000979B2 (ja) | 多素子センサの校正装置 | |
| JP4468657B2 (ja) | 撮像素子 | |
| JP2770795B2 (ja) | 多素子センサの校正方法及びその装置 | |
| JP2725508B2 (ja) | 多素子光センサ装置 | |
| JP2014147006A (ja) | 固体撮像装置および固体撮像装置の駆動方法 | |
| JPH0738814A (ja) | 固体撮像装置 | |
| JP4227274B2 (ja) | 固体撮像装置 | |
| JP2870477B2 (ja) | 多素子センサの高分解能校正装置 | |
| JPH08289204A (ja) | 固体撮像装置 | |
| JP4453404B2 (ja) | 固体撮像装置 | |
| JP4101192B2 (ja) | 画像読取装置及び画像処理装置 | |
| JP6632588B2 (ja) | 撮像装置、撮像システム、撮像装置の駆動方法 | |
| JPH10322513A (ja) | イメージセンサーのセルフチェック方法と画像読み取り装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991012 |