JP2989757B2 - 磁気カードリーダの磁気カード挿入排出検出回路 - Google Patents
磁気カードリーダの磁気カード挿入排出検出回路Info
- Publication number
- JP2989757B2 JP2989757B2 JP7166914A JP16691495A JP2989757B2 JP 2989757 B2 JP2989757 B2 JP 2989757B2 JP 7166914 A JP7166914 A JP 7166914A JP 16691495 A JP16691495 A JP 16691495A JP 2989757 B2 JP2989757 B2 JP 2989757B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic card
- magnetic
- voltage
- frequency
- ejection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000005291 magnetic effect Effects 0.000 title claims description 106
- 238000003780 insertion Methods 0.000 title claims description 34
- 230000037431 insertion Effects 0.000 title claims description 34
- 238000001514 detection method Methods 0.000 title claims description 31
- 230000005415 magnetization Effects 0.000 claims description 9
- 239000000126 substance Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 238000013459 approach Methods 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Magnetic Heads (AREA)
- Hall/Mr Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、磁気カードリーダの磁
気カード挿入排出検出回路に係り、特にＭＲ（Magnetic
Registance：磁気抵抗）素子を用いた磁気カード挿入
排出検出回路に関する。
気カード挿入排出検出回路に係り、特にＭＲ（Magnetic
Registance：磁気抵抗）素子を用いた磁気カード挿入
排出検出回路に関する。
【０００２】
【従来の技術】一般に、磁気カードに書き込まれたデー
タを読み取る装置として、磁気カードリーダが知られて
いる。磁気カードリーダには、当該磁気カードの挿入排
出を検出するための磁気カード挿入排出検出回路が備え
られている。従来の磁気カード挿入排出検出回路には、
検出センサとして巻線型ヘッドを用いたものと、ＭＲ素
子を用いたヘッド（ＭＲヘッド）を用いたものがある。
タを読み取る装置として、磁気カードリーダが知られて
いる。磁気カードリーダには、当該磁気カードの挿入排
出を検出するための磁気カード挿入排出検出回路が備え
られている。従来の磁気カード挿入排出検出回路には、
検出センサとして巻線型ヘッドを用いたものと、ＭＲ素
子を用いたヘッド（ＭＲヘッド）を用いたものがある。
【０００３】巻線型ヘッドは高価であり、最近ではＭＲ
ヘッドを用いたものが多く使用されている（特開平６−
１８７６１７号公報参照）。この従来例は、磁気カード
挿入スリット付近にＭＲ素子を内設し、ＭＲ素子の端子
電圧を増幅した後、コンパレータによりディジタル信号
に変換して検出信号を出力するようにした構成がとられ
ている。
ヘッドを用いたものが多く使用されている（特開平６−
１８７６１７号公報参照）。この従来例は、磁気カード
挿入スリット付近にＭＲ素子を内設し、ＭＲ素子の端子
電圧を増幅した後、コンパレータによりディジタル信号
に変換して検出信号を出力するようにした構成がとられ
ている。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例は、誤検出の点で問題となる。すなわち、上記従来
例によれば、磁気カード挿入スリット付近に磁気カード
以外の磁性を帯びた物質または物体例えば、磁石、強磁
性体等を接近させた場合にも、ＭＲ素子が反応していま
い、その抵抗変化による検出信号をそのまま増幅するも
のであるため、磁気カード以外の磁性体でも誤って出力
してしまう恐れがあるからである。
来例は、誤検出の点で問題となる。すなわち、上記従来
例によれば、磁気カード挿入スリット付近に磁気カード
以外の磁性を帯びた物質または物体例えば、磁石、強磁
性体等を接近させた場合にも、ＭＲ素子が反応していま
い、その抵抗変化による検出信号をそのまま増幅するも
のであるため、磁気カード以外の磁性体でも誤って出力
してしまう恐れがあるからである。
【０００５】したがって、本発明の目的は、誤検出を防
止し、磁気カードの挿入排出を確実かつ正確に検出する
ことが可能な磁気カード挿入排出検出回路を提供するこ
とにある。
止し、磁気カードの挿入排出を確実かつ正確に検出する
ことが可能な磁気カード挿入排出検出回路を提供するこ
とにある。
【０００６】
【課題を解決するための手段】上記課題を解決するため
に、請求項１に記載の発明は、磁気カードリーダの磁気
カード挿入排出口の近傍に設置された磁気抵抗素子と、
前記磁気抵抗素子に電流を供給する電源と、前記磁気カ
ードの挿入または排出時に生ずる前記ＭＲヘッドの端子
電圧が、当該磁気カードの着磁データの周波数と同等の
周波数を有する場合にのみ、当該端子電圧を通過させる
信号処理回路と、を備えて構成される。
に、請求項１に記載の発明は、磁気カードリーダの磁気
カード挿入排出口の近傍に設置された磁気抵抗素子と、
前記磁気抵抗素子に電流を供給する電源と、前記磁気カ
ードの挿入または排出時に生ずる前記ＭＲヘッドの端子
電圧が、当該磁気カードの着磁データの周波数と同等の
周波数を有する場合にのみ、当該端子電圧を通過させる
信号処理回路と、を備えて構成される。
【０００７】請求項２に記載の発明は、磁気カードリー
ダの磁気カード挿入排出口の近傍に設置された磁気抵抗
素子と、前記磁気抵抗素子に電流を供給する電源と、前
記磁気抵抗素子の端子電圧の前記磁気カードの着磁デー
タの周波数と同等の周波数を含む高周波数成分を通過さ
せる高域通過フィルタと、前記高域通過フィルタの出力
電圧と基準電圧とを比較するヒステリシスコンパレータ
と、を備えて構成される。
ダの磁気カード挿入排出口の近傍に設置された磁気抵抗
素子と、前記磁気抵抗素子に電流を供給する電源と、前
記磁気抵抗素子の端子電圧の前記磁気カードの着磁デー
タの周波数と同等の周波数を含む高周波数成分を通過さ
せる高域通過フィルタと、前記高域通過フィルタの出力
電圧と基準電圧とを比較するヒステリシスコンパレータ
と、を備えて構成される。
【０００８】請求項３に記載の発明は、磁気カードリー
ダの磁気カード挿入排出口の近傍に設置された磁気抵抗
素子と、前記磁気抵抗素子に電流を供給する電源と、前
記磁気抵抗素子の端子電圧の前記磁気カードの着磁デー
タの周波数と同等の周波数を通過させる帯域通過フィル
タと、前記帯域通過フィルタの出力電圧と基準電圧とを
比較するヒステリシスコンパレータと、を備えて構成さ
れる。
ダの磁気カード挿入排出口の近傍に設置された磁気抵抗
素子と、前記磁気抵抗素子に電流を供給する電源と、前
記磁気抵抗素子の端子電圧の前記磁気カードの着磁デー
タの周波数と同等の周波数を通過させる帯域通過フィル
タと、前記帯域通過フィルタの出力電圧と基準電圧とを
比較するヒステリシスコンパレータと、を備えて構成さ
れる。
【０００９】請求項４に記載の発明は、請求項１乃至３
のいずれかに記載の磁気カードリーダの磁気カード挿入
排出検出回路において、前記電源は定電流源または定電
圧源として構成される。
のいずれかに記載の磁気カードリーダの磁気カード挿入
排出検出回路において、前記電源は定電流源または定電
圧源として構成される。
【００１０】
【作用】請求項１に記載の発明によれば、磁気カードリ
ーダの磁気カード挿入排出口の近傍に設置された磁気抵
抗素子に電源から電流が供給され、ＭＲヘッドの端子電
圧が生じる。磁気カードを挿入または排出すると、ＭＲ
ヘッドの端子電圧が変化する。信号処理回路は、この端
子電圧の変化が磁気カードの着磁データの周波数と同等
の周波数を有する場合にのみ出力を生じ、磁気カードの
挿入排出を検出することができる。したがって、磁気カ
ード挿入排出口付近に磁気カード以外の磁性を帯びた物
質または物体、例えば、磁石、強磁性体等が接近した場
合、ＭＲヘッドの端子電圧の変化は磁気カードの場合よ
りも低い周波数となり、信号処理回路からの出力はな
く、誤検出することはない。
ーダの磁気カード挿入排出口の近傍に設置された磁気抵
抗素子に電源から電流が供給され、ＭＲヘッドの端子電
圧が生じる。磁気カードを挿入または排出すると、ＭＲ
ヘッドの端子電圧が変化する。信号処理回路は、この端
子電圧の変化が磁気カードの着磁データの周波数と同等
の周波数を有する場合にのみ出力を生じ、磁気カードの
挿入排出を検出することができる。したがって、磁気カ
ード挿入排出口付近に磁気カード以外の磁性を帯びた物
質または物体、例えば、磁石、強磁性体等が接近した場
合、ＭＲヘッドの端子電圧の変化は磁気カードの場合よ
りも低い周波数となり、信号処理回路からの出力はな
く、誤検出することはない。
【００１１】請求項２によれば、磁気カードを挿入また
は排出すると、ＭＲヘッドの端子電圧が変化する。高域
通過フィルタは、磁気抵抗素子の端子電圧の変化が比較
的高い周波数である場合その端子電圧を通過させる。こ
の端子電圧はヒステリシスコンパレータにおいて基準電
圧と比較される。ヒステリシスコンパレータは端子電圧
が基準電圧を越える場合に出力を生じ、端子電圧の変化
をディジタル信号に変換する。このディジタル信号が磁
気カードの挿入排出検出信号となる。したがって、磁気
カード挿入排出口付近に磁気カード以外の磁性を帯びた
物質、例えば、磁石、強磁性体等が接近、離間したとし
ても、ＭＲヘッドの端子電圧の変化は単発的で周波数の
低いものとなり、この低い周波数のノイズは高域通過フ
ィルタで遮断されてヒステリシスコンパレータに入力さ
れることはなく、誤検出を防止できる。
は排出すると、ＭＲヘッドの端子電圧が変化する。高域
通過フィルタは、磁気抵抗素子の端子電圧の変化が比較
的高い周波数である場合その端子電圧を通過させる。こ
の端子電圧はヒステリシスコンパレータにおいて基準電
圧と比較される。ヒステリシスコンパレータは端子電圧
が基準電圧を越える場合に出力を生じ、端子電圧の変化
をディジタル信号に変換する。このディジタル信号が磁
気カードの挿入排出検出信号となる。したがって、磁気
カード挿入排出口付近に磁気カード以外の磁性を帯びた
物質、例えば、磁石、強磁性体等が接近、離間したとし
ても、ＭＲヘッドの端子電圧の変化は単発的で周波数の
低いものとなり、この低い周波数のノイズは高域通過フ
ィルタで遮断されてヒステリシスコンパレータに入力さ
れることはなく、誤検出を防止できる。
【００１２】請求項３によれば、磁気カードを挿入また
は排出すると、ＭＲヘッドの端子電圧が変化する。帯域
通過フィルタは、磁気抵抗素子の端子電圧の変化が所定
の周波数である場合その端子電圧を通過させる。この端
子電圧はヒステリシスコンパレータにおいて基準電圧と
比較される。ヒステリシスコンパレータは端子電圧が基
準電圧を越える場合に、出力を生じ、端子電圧の変化を
ディジタル信号に変換する。このディジタル信号が磁気
カードの挿入排出検出信号となる。したがって、磁気カ
ード挿入排出口付近に磁気カード以外の磁性を帯びた物
質、例えば、磁石、強磁性体等が接近、離間したとして
も、ＭＲヘッドの端子電圧の変化は単発的で周波数の低
いものとなり、この低周波数ノイズは帯域通過フィルタ
で遮断される。また、ＭＲヘッドの端子電圧にモータの
回転に伴う高周波数ノイズ等が混入した場合にも帯域通
過フィルタで遮断されるので、この高周波数ノイズがヒ
ステリシスコンパレータに入力されることはなく、誤検
出を防止できる。
は排出すると、ＭＲヘッドの端子電圧が変化する。帯域
通過フィルタは、磁気抵抗素子の端子電圧の変化が所定
の周波数である場合その端子電圧を通過させる。この端
子電圧はヒステリシスコンパレータにおいて基準電圧と
比較される。ヒステリシスコンパレータは端子電圧が基
準電圧を越える場合に、出力を生じ、端子電圧の変化を
ディジタル信号に変換する。このディジタル信号が磁気
カードの挿入排出検出信号となる。したがって、磁気カ
ード挿入排出口付近に磁気カード以外の磁性を帯びた物
質、例えば、磁石、強磁性体等が接近、離間したとして
も、ＭＲヘッドの端子電圧の変化は単発的で周波数の低
いものとなり、この低周波数ノイズは帯域通過フィルタ
で遮断される。また、ＭＲヘッドの端子電圧にモータの
回転に伴う高周波数ノイズ等が混入した場合にも帯域通
過フィルタで遮断されるので、この高周波数ノイズがヒ
ステリシスコンパレータに入力されることはなく、誤検
出を防止できる。
【００１３】請求項４によれば、請求項１乃至３のいず
れかに記載の磁気カードリーダの磁気カード挿入排出検
出回路において、電源として定電流源または定電圧源を
用いることにより、検出精度の温度依存性等を排除する
ことができ、動作の安定性、性能の維持が可能となる。
れかに記載の磁気カードリーダの磁気カード挿入排出検
出回路において、電源として定電流源または定電圧源を
用いることにより、検出精度の温度依存性等を排除する
ことができ、動作の安定性、性能の維持が可能となる。
【００１４】
【実施例】次に、本発明の好適な実施例を図面に基づい
て説明する。
て説明する。
【００１５】(I) 第１実施例 図１に、本発明に係る磁気カード挿入排出検出回路の第
１の実施例を示す。図１に示すように、磁気カードリー
ダＵには磁気カードＣの磁気カード挿入排出口Ｅが設け
られ、この磁気カード挿入排出口Ｅの近傍における磁気
カードリーダＵの内部にＭＲ素子１が設置されている。
１の実施例を示す。図１に示すように、磁気カードリー
ダＵには磁気カードＣの磁気カード挿入排出口Ｅが設け
られ、この磁気カード挿入排出口Ｅの近傍における磁気
カードリーダＵの内部にＭＲ素子１が設置されている。
【００１６】磁気カード挿入排出検出回路は、ＭＲ素子
１およびＭＲ素子１に付随する回路と、信号処理回路で
あるハイパスフィルタ１００と、ヒステリシスコンパレ
ータ２００を有して構成される。
１およびＭＲ素子１に付随する回路と、信号処理回路で
あるハイパスフィルタ１００と、ヒステリシスコンパレ
ータ２００を有して構成される。
【００１７】ＭＲ素子１には動作の安定性を維持するた
めに定電流源４が接続され、直流電源Ｖccと接地ＧＮＤ
との間で一定の電流が供給される。なお、定電流源４は
定電圧源としてもよい。ＭＲ素子１の高電位側端子には
ハイパスフィルタ１００が接続されている。
めに定電流源４が接続され、直流電源Ｖccと接地ＧＮＤ
との間で一定の電流が供給される。なお、定電流源４は
定電圧源としてもよい。ＭＲ素子１の高電位側端子には
ハイパスフィルタ１００が接続されている。
【００１８】ハイパスフィルタ１００はオペアンプ２を
用いた微分回路で構成され、オペアンプ２の反転入力端
子（−）にコンデンサ５（Ｃ［Ｆ］）および入力抵抗６
（Ｒ１［Ω］）が直列に接続され、非反転端子（＋）に
は基準電圧ＶREFが与えられる。７（Ｒ２［Ω］）はフ
ィードバック抵抗を示している。オペアンプ２の出力端
にはヒステリシスコンパレータ２００が接続されてい
る。
用いた微分回路で構成され、オペアンプ２の反転入力端
子（−）にコンデンサ５（Ｃ［Ｆ］）および入力抵抗６
（Ｒ１［Ω］）が直列に接続され、非反転端子（＋）に
は基準電圧ＶREFが与えられる。７（Ｒ２［Ω］）はフ
ィードバック抵抗を示している。オペアンプ２の出力端
にはヒステリシスコンパレータ２００が接続されてい
る。
【００１９】図２に、ハイパスフィルタ１００の信号伝
達特性を示す。図２からわかるように、ハイパスフィル
タ１００はカットオフ周波数＝１／２πＣＲ1 ［Ｈｚ］
の遮断特性を有する。このカットオフ周波数は、予想さ
れる磁気カードＣの着磁パターンと磁気カードＣの挿入
排出動作速度を勘案して適宜設定する。
達特性を示す。図２からわかるように、ハイパスフィル
タ１００はカットオフ周波数＝１／２πＣＲ1 ［Ｈｚ］
の遮断特性を有する。このカットオフ周波数は、予想さ
れる磁気カードＣの着磁パターンと磁気カードＣの挿入
排出動作速度を勘案して適宜設定する。
【００２０】ヒステリシスコンパレータ２００はオペア
ンプ３を有し、オペアンプ３の反転入力端子（−）にオ
ペアンプ２の出力電圧Ｖb が入力され、非反転端子
（＋）には基準電圧ＶREF が入力抵抗８を介して与えら
れる。オペアンプ３の出力端から検出出力電圧Ｖ1が出
力される。
ンプ３を有し、オペアンプ３の反転入力端子（−）にオ
ペアンプ２の出力電圧Ｖb が入力され、非反転端子
（＋）には基準電圧ＶREF が入力抵抗８を介して与えら
れる。オペアンプ３の出力端から検出出力電圧Ｖ1が出
力される。
【００２１】次に、図３および図４を参照して図１の回
路動作を説明する。まず、図３（ａ）に示すように着磁
された磁気カードＣが挿入または排出されると、ＭＲ素
子１の端子電圧Ｖa は磁気カードＣの着磁パターンに対
応して図３（ｂ）のように変化する。この端子電圧Ｖa
はハイパスフィルタ１００のオペアンプ２に入力され、
図３（ｃ）のような微分波形の出力電圧Ｖb に変換、増
幅されて出力される。この出力電圧Ｖb は、ヒステリシ
スコンパレータ２００において基準電圧ＶREF と比較さ
れ、出力電圧Ｖb のうち次式で表される不感帯を越える
負の電圧が出力され、図３（ｄ）に示すディジタル信号
に変換されて検出出力電圧Ｖ1 として出力される。ここ
に、不感帯電圧は ＶREF ±ＶREF ×Ｒ3 ／（Ｒ3 ＋Ｒ4 ） である。換言すると、ヒステリシスコンパレータ２００
に入力される出力電圧Ｖb が上記不感帯電圧の領域内に
ある場合にはヒステリシスコンパレータ２００から出力
されることがない。
路動作を説明する。まず、図３（ａ）に示すように着磁
された磁気カードＣが挿入または排出されると、ＭＲ素
子１の端子電圧Ｖa は磁気カードＣの着磁パターンに対
応して図３（ｂ）のように変化する。この端子電圧Ｖa
はハイパスフィルタ１００のオペアンプ２に入力され、
図３（ｃ）のような微分波形の出力電圧Ｖb に変換、増
幅されて出力される。この出力電圧Ｖb は、ヒステリシ
スコンパレータ２００において基準電圧ＶREF と比較さ
れ、出力電圧Ｖb のうち次式で表される不感帯を越える
負の電圧が出力され、図３（ｄ）に示すディジタル信号
に変換されて検出出力電圧Ｖ1 として出力される。ここ
に、不感帯電圧は ＶREF ±ＶREF ×Ｒ3 ／（Ｒ3 ＋Ｒ4 ） である。換言すると、ヒステリシスコンパレータ２００
に入力される出力電圧Ｖb が上記不感帯電圧の領域内に
ある場合にはヒステリシスコンパレータ２００から出力
されることがない。
【００２２】一方、図４（ａ）に示すように、磁気カー
ドＣ以外の磁性体（例えば、磁石、強磁性体等）１１が
磁気カード挿入排出口Ｅに接近、離間した場合、図４
（ｂ）に示すように、ＭＲ素子１の端子電圧Ｖa は磁性
体１１の磁力の強さに対応して図４（ｂ）のように変化
する。この端子電圧Ｖa はハイパスフィルタ１００のオ
ペアンプ２に入力され、図４（ｃ）のような微分波形の
出力電圧Ｖb に変換、増幅されて出力される。この出力
電圧Ｖb は、ヒステリシスコンパレータ２００において
基準電圧ＶREF と比較されるが、磁性体１１の接近、離
間によって生じた出力電圧Ｖb は磁気カードＣの場合と
比較して小振幅の出力となり、不感帯電圧を越える大き
さの電圧とはならない。したがって、この場合の出力電
圧Ｖb は、図４（ｄ）に示すように電源電圧ＶCCの直流
電圧の検出出力電圧Ｖ1 として出力される。
ドＣ以外の磁性体（例えば、磁石、強磁性体等）１１が
磁気カード挿入排出口Ｅに接近、離間した場合、図４
（ｂ）に示すように、ＭＲ素子１の端子電圧Ｖa は磁性
体１１の磁力の強さに対応して図４（ｂ）のように変化
する。この端子電圧Ｖa はハイパスフィルタ１００のオ
ペアンプ２に入力され、図４（ｃ）のような微分波形の
出力電圧Ｖb に変換、増幅されて出力される。この出力
電圧Ｖb は、ヒステリシスコンパレータ２００において
基準電圧ＶREF と比較されるが、磁性体１１の接近、離
間によって生じた出力電圧Ｖb は磁気カードＣの場合と
比較して小振幅の出力となり、不感帯電圧を越える大き
さの電圧とはならない。したがって、この場合の出力電
圧Ｖb は、図４（ｄ）に示すように電源電圧ＶCCの直流
電圧の検出出力電圧Ｖ1 として出力される。
【００２３】このように、磁気カードＣが挿入排出され
た時にのみ図３（ｄ）のような時系列的に連続するディ
ジタル信号の検出出力電圧Ｖ1 が出力され、磁気カード
Ｃ以外の磁性体１１が接近離間した場合には変化のない
直流電圧の検出出力電圧Ｖ1が出力されるので、疑似的
な検出信号の発生を防止できる。
た時にのみ図３（ｄ）のような時系列的に連続するディ
ジタル信号の検出出力電圧Ｖ1 が出力され、磁気カード
Ｃ以外の磁性体１１が接近離間した場合には変化のない
直流電圧の検出出力電圧Ｖ1が出力されるので、疑似的
な検出信号の発生を防止できる。
【００２４】(II)第２実施例 図５および図６に本発明の第２実施例を示す。この第２
実施例は、他の信号処理回路を用いて構成した例を開示
する。本実施例において、第１実施例（図１）と異なる
のは、バンドパスフィルタ１０１の構成である。その他
の部分は第１実施例と同様なのでその詳細な説明は省略
する。
実施例は、他の信号処理回路を用いて構成した例を開示
する。本実施例において、第１実施例（図１）と異なる
のは、バンドパスフィルタ１０１の構成である。その他
の部分は第１実施例と同様なのでその詳細な説明は省略
する。
【００２５】図５に示すように、バンドパスフィルタ１
０１のオペアンプ２には１０（Ｃ2［Ω］）が接続さ
れ、図６に示す信号伝達特性を有している。バンドパス
フィルタ１０１の通過帯域は、低域側は第１実施例と同
様に予想される磁気カードＣの着磁パターンと磁気カー
ドＣの挿入排出動作速度を勘案して適宜設定し、高域側
については当該磁気カードリーダの設置される環境、す
なわち例えばモータ等の近傍等での存在が予想されるノ
イズの周波数を考慮して設定する。このように、バンド
パスフィルタ１０１を用いることにより、誤動作の発生
確率を効果的に抑制することができる。
０１のオペアンプ２には１０（Ｃ2［Ω］）が接続さ
れ、図６に示す信号伝達特性を有している。バンドパス
フィルタ１０１の通過帯域は、低域側は第１実施例と同
様に予想される磁気カードＣの着磁パターンと磁気カー
ドＣの挿入排出動作速度を勘案して適宜設定し、高域側
については当該磁気カードリーダの設置される環境、す
なわち例えばモータ等の近傍等での存在が予想されるノ
イズの周波数を考慮して設定する。このように、バンド
パスフィルタ１０１を用いることにより、誤動作の発生
確率を効果的に抑制することができる。
【００２６】
【発明の効果】以上の通り、請求項１乃至４に記載の発
明によれば、磁気抵抗素子の端子電圧が磁気カードの着
磁データの周波数と同等の周波数を有するものである場
合にのみ出力を生じるように構成したので、磁気カード
以外の磁性体の接近離間によっては検出出力を生じるこ
とがなく、磁気カードの挿入排出を正確かつ確実に検出
することができる。
明によれば、磁気抵抗素子の端子電圧が磁気カードの着
磁データの周波数と同等の周波数を有するものである場
合にのみ出力を生じるように構成したので、磁気カード
以外の磁性体の接近離間によっては検出出力を生じるこ
とがなく、磁気カードの挿入排出を正確かつ確実に検出
することができる。
【図１】本発明の第１実施例を示す回路ブロック図であ
る。
る。
【図２】第１実施例におけるハイパスフィルタ１００の
信号伝達特性を示す特性図である。
信号伝達特性を示す特性図である。
【図３】第１実施例における磁気カードの場合の回路動
作を示す信号波形図である。
作を示す信号波形図である。
【図４】第１実施例における磁気カード以外の場合の回
路動作を示す信号波形図である。
路動作を示す信号波形図である。
【図５】本発明の第２実施例を示す回路ブロック図であ
る。
る。
【図６】第２実施例におけるバンドパスフィルタ１０１
の信号伝達特性を示す特性図である。
の信号伝達特性を示す特性図である。
１ ＭＲ素子 ２ オペアンプ ３ オペアンプ ４ 定電流源 ５ コンデンサ（Ｃ１） ６ 入力抵抗（Ｒ１） ７ フィードバック抵抗（Ｒ２） ８ 入力抵抗（Ｒ３） ９ フィードバック抵抗（Ｒ４） １０ フィードバックコンデンサ（Ｃ２） １１ 磁性体 １００ ハイパスフィルタ １０１ バンドパスフィルタ ２００ ヒステリシスコンパレータ Ｕ 磁気カードリーダ Ｃ 磁気カード Ｅ 磁気カード挿入排出口 Ｖa ＭＲ素子の端子電圧 Ｖb 出力電圧 Ｖ1 検出出力電圧 ＶREF基準電圧
フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G06K 17/00 G11B 5/39 G06K 7/08 G06K 13/06
Claims (4)
- 【請求項１】 磁気カードリーダの磁気カード挿入排出
口の近傍に設置された磁気抵抗素子と、前記磁気抵抗素
子に電流を供給する電源と、前記磁気カードの挿入また
は排出時に生ずる前記磁気抵抗素子の端子電圧が、当該
磁気カードの着磁データの周波数と同等の周波数を有す
る場合にのみ、当該端子電圧を通過させる信号処理回路
と、を備えたことを特徴とする磁気カードリーダの磁気
カード挿入排出検出回路。 - 【請求項２】 磁気カードリーダの磁気カード挿入排出
口の近傍に設置された磁気抵抗素子と、前記磁気抵抗素
子に電流を供給する電源と、前記磁気抵抗素子の端子電
圧の前記磁気カードの着磁データの周波数と同等の周波
数を含む高周波数成分を通過させる高域通過フィルタ
と、前記高域通過フィルタの出力電圧と基準電圧とを比
較するヒステリシスコンパレータと、を備えたことを特
徴とする磁気カードリーダの磁気カード挿入排出検出回
路。 - 【請求項３】 磁気カードリーダの磁気カード挿入排出
口の近傍に設置された磁気抵抗素子と、前記磁気抵抗素
子に電流を供給する電源と、前記磁気抵抗素子の端子電
圧の前記磁気カードの着磁データの周波数と同等の周波
数を通過させる帯域通過フィルタと、前記帯域通過フィ
ルタの出力電圧と基準電圧とを比較するヒステリシスコ
ンパレータと、を備えたことを特徴とする磁気カードリ
ーダの磁気カード挿入排出検出回路。 - 【請求項４】 請求項１乃至３のいずれかに記載の磁気
カードリーダの磁気カード挿入排出検出回路において、
前記電源は定電流源または定電圧源であることを特徴と
する磁気カードリーダの磁気カード挿入排出検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166914A JP2989757B2 (ja) | 1995-06-08 | 1995-06-08 | 磁気カードリーダの磁気カード挿入排出検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7166914A JP2989757B2 (ja) | 1995-06-08 | 1995-06-08 | 磁気カードリーダの磁気カード挿入排出検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08335253A JPH08335253A (ja) | 1996-12-17 |
| JP2989757B2 true JP2989757B2 (ja) | 1999-12-13 |
Family
ID=15839989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7166914A Expired - Fee Related JP2989757B2 (ja) | 1995-06-08 | 1995-06-08 | 磁気カードリーダの磁気カード挿入排出検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2989757B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2767218B1 (fr) * | 1997-08-06 | 1999-11-12 | Conception Organisation Logist | Code magnetique comportant une base de lecture et systeme de lecture d'un tel code |
| FR2767217B1 (fr) * | 1997-08-06 | 1999-11-12 | Conception Organisation Logist | Systeme de lecture et d'authentification d'un code magnetique |
| JP3884348B2 (ja) | 2002-08-02 | 2007-02-21 | 日立オムロンターミナルソリューションズ株式会社 | カードリーダ |
| US7886976B2 (en) | 2007-09-20 | 2011-02-15 | Verifone, Inc. | Electromagnetic field induced MSR swipes detection |
| US9208361B1 (en) | 2014-12-18 | 2015-12-08 | Verifone Inc. | Magnetic stripe card reader |
| JP2017182616A (ja) * | 2016-03-31 | 2017-10-05 | 日本電産サンキョー株式会社 | カードリーダ |
| JP7207201B2 (ja) * | 2019-06-28 | 2023-01-18 | 株式会社デンソー | 磁気センサ |
| JP2024013986A (ja) * | 2022-07-21 | 2024-02-01 | 愛知製鋼株式会社 | 磁気検出器 |
-
1995
- 1995-06-08 JP JP7166914A patent/JP2989757B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08335253A (ja) | 1996-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0215270B1 (en) | Method and apparatus for reading recorded data by a magnetoresistive head | |
| EP0478298A2 (en) | Low-noise preamplifier for magneto-resistive heads | |
| US6259573B1 (en) | Preamplifier circuit with magnetoresistive sensor ESD protection | |
| JP2989757B2 (ja) | 磁気カードリーダの磁気カード挿入排出検出回路 | |
| JP3336668B2 (ja) | センサ信号処理装置 | |
| JPH1027308A (ja) | 前置増幅器及び磁気ヘッド装置 | |
| JP4697498B2 (ja) | 磁気センサ装置 | |
| US5952824A (en) | Magnetic detecting apparatus with giant magnetoresistive sensing element and level shifting waveform processing circuit | |
| US6051997A (en) | Circuit for tracking rapid changes in mid-point voltage of a data signal | |
| US20020186490A1 (en) | Write head fault detection with small threshold | |
| JPH06338137A (ja) | 耐欠陥性エンベロープ・フォロワ及びデータ記憶装置からの信号を処理する装置 | |
| US6349007B1 (en) | Magneto-resistive head open and short fault detection independent of head bias for voltage bias preamplifier | |
| US6219194B1 (en) | MR head read amplifier with improved write to read recovery time | |
| EP0884602A1 (en) | Low noise preamplifier for a magnetoresistive data transducer | |
| US6392407B1 (en) | Rotation angle detecting device | |
| US4345168A (en) | Electrical peak detector | |
| US7053605B2 (en) | Rotation information detecting apparatus with noise suppression circuit | |
| JPH06317637A (ja) | 磁性検出装置 | |
| JP3394918B2 (ja) | 磁気検出装置 | |
| JP3432757B2 (ja) | 磁気検出装置 | |
| JPH06187617A (ja) | 磁気カードリーダ用センサ | |
| US6798601B2 (en) | Impact detecting circuit, impact detecting apparatus, and recording and reproducing apparatus including same | |
| US20030193731A1 (en) | Balanced MR head bias technique for magneto-resistive preamplifier operating in a single supply environment | |
| JPH08255302A (ja) | 磁気ヘッド用リードアンプ回路および磁気ヘッド制御回路 | |
| JP2694370B2 (ja) | 磁気記録媒体の読取り回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990928 |
|
| LAPS | Cancellation because of no payment of annual fees |