JP2974058B2 - クランプ回路 - Google Patents
クランプ回路Info
- Publication number
- JP2974058B2 JP2974058B2 JP8167616A JP16761696A JP2974058B2 JP 2974058 B2 JP2974058 B2 JP 2974058B2 JP 8167616 A JP8167616 A JP 8167616A JP 16761696 A JP16761696 A JP 16761696A JP 2974058 B2 JP2974058 B2 JP 2974058B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- collector
- input terminal
- resistor
- voltage source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Manipulation Of Pulses (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、ディジタルＩＣ、
特にＥＣＬ (emitter-coupled logic)型論理回路に使用
される、出力振幅調整機能付クランプ回路に関する。
特にＥＣＬ (emitter-coupled logic)型論理回路に使用
される、出力振幅調整機能付クランプ回路に関する。
【０００２】
【従来の技術】従来、この種のクランプ回路は、図４に
示すように、第１、第２、及び第３の入力端子１、２、
及び４と、第１及び第２の電圧源３及び５と、定電流源
Ｉ0 と、第１、第２、第３、第４、第５、及び第６のト
ランジスタ（バイポーラトランジスタ）Ｑ１´〜Ｑ６´
と、第１及び第２の抵抗Ｒ１´及びＲ２´と、第１及び
第２の出力端子６及び７とを有する。
示すように、第１、第２、及び第３の入力端子１、２、
及び４と、第１及び第２の電圧源３及び５と、定電流源
Ｉ0 と、第１、第２、第３、第４、第５、及び第６のト
ランジスタ（バイポーラトランジスタ）Ｑ１´〜Ｑ６´
と、第１及び第２の抵抗Ｒ１´及びＲ２´と、第１及び
第２の出力端子６及び７とを有する。
【０００３】第１のトランジスタＱ１´は、第１の入力
端子１に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、コレクタとを有する。
端子１に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、コレクタとを有する。
【０００４】第２のトランジスタＱ２´は、第２の入力
端子２に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、コレクタとを有する。
端子２に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、コレクタとを有する。
【０００５】第３のトランジスタＱ３´は、第２の電圧
源５に接続されたベースと、第１のトランジスタＱ１´
のコレクタに接続されたエミッタと、第１の抵抗Ｒ１´
を介して第１の電圧源３に接続されたコレクタとを有す
る。
源５に接続されたベースと、第１のトランジスタＱ１´
のコレクタに接続されたエミッタと、第１の抵抗Ｒ１´
を介して第１の電圧源３に接続されたコレクタとを有す
る。
【０００６】第４のトランジスタＱ４´は、第３の入力
端子４に接続されたベースと、第１のトランジスタＱ１
´のコレクタに接続されたエミッタと、第１の電圧源３
に接続されたコレクタとを有する。
端子４に接続されたベースと、第１のトランジスタＱ１
´のコレクタに接続されたエミッタと、第１の電圧源３
に接続されたコレクタとを有する。
【０００７】第５のトランジスタＱ５´は、第３の入力
端子４に接続されたベースと、第２のトランジスタＱ２
´のコレクタに接続されたエミッタと、第１の電圧源３
に接続されたコレクタとを有する。
端子４に接続されたベースと、第２のトランジスタＱ２
´のコレクタに接続されたエミッタと、第１の電圧源３
に接続されたコレクタとを有する。
【０００８】第６のトランジスタＱ６´は、第２の電圧
源５に接続されたベースと、第２のトランジスタＱ２´
のコレクタに接続されたエミッタと、第２の抵抗Ｒ２´
を介して第１の電圧源３に接続されたコレクタとを有す
る。
源５に接続されたベースと、第２のトランジスタＱ２´
のコレクタに接続されたエミッタと、第２の抵抗Ｒ２´
を介して第１の電圧源３に接続されたコレクタとを有す
る。
【０００９】第１及び第２の出力端子６及び７は第３及
び第６のトランジスタＱ３´及びＱ６´のコレクタにそ
れぞれ接続されている。
び第６のトランジスタＱ３´及びＱ６´のコレクタにそ
れぞれ接続されている。
【００１０】次に図４のクランプ回路の動作について説
明する。
明する。
【００１１】トランジスタＱ１´及びＱ２´は定電流源
Ｉ0 と共働して差動回路（コンパレータ）を構成してい
る。この差動回路の差動出力（トランジスタＱ１´及び
Ｑ２´のコレクタ）にはトランジスタＱ３´及びＱ４´
からなる差動ペアとトランジスタＱ５´及びＱ６´から
なるもう一つの差動ペアがそれぞれ接続されている。ト
ランジスタＱ３´及びＱ６´のベースは、定電圧Ｖref1
を発生する電圧源５に共通に接続されている。トランジ
スタＱ４´及びＱ５´は入力端子４に共通に接続されて
いる。この入力端子４は、通常、可変電圧Ｖref2を発生
する可変電圧源（図示せず）が接続され、その可変電圧
Ｖref2により出力振幅を可変している。
Ｉ0 と共働して差動回路（コンパレータ）を構成してい
る。この差動回路の差動出力（トランジスタＱ１´及び
Ｑ２´のコレクタ）にはトランジスタＱ３´及びＱ４´
からなる差動ペアとトランジスタＱ５´及びＱ６´から
なるもう一つの差動ペアがそれぞれ接続されている。ト
ランジスタＱ３´及びＱ６´のベースは、定電圧Ｖref1
を発生する電圧源５に共通に接続されている。トランジ
スタＱ４´及びＱ５´は入力端子４に共通に接続されて
いる。この入力端子４は、通常、可変電圧Ｖref2を発生
する可変電圧源（図示せず）が接続され、その可変電圧
Ｖref2により出力振幅を可変している。
【００１２】Ｖref1＞Ｖref2でかつＶref1−Ｖref2≧４
ＶT ＝４×２６ｍＶ（ＶT は通常２６ｍＶである）のと
き、トランジスタＱ３´及びＱ４´の差動ペアとトラン
ジスタＱ５´及びＱ６´の差動ペアは完全にスイッチし
ており、トランジスタＱ３´、Ｑ４´、Ｑ５´、及びＱ
６´のコレクタ電流をそれぞれｉc3，ｉc4，ｉc5，ｉc6
とするとｉc4＝ｉc5＝０となる。
ＶT ＝４×２６ｍＶ（ＶT は通常２６ｍＶである）のと
き、トランジスタＱ３´及びＱ４´の差動ペアとトラン
ジスタＱ５´及びＱ６´の差動ペアは完全にスイッチし
ており、トランジスタＱ３´、Ｑ４´、Ｑ５´、及びＱ
６´のコレクタ電流をそれぞれｉc3，ｉc4，ｉc5，ｉc6
とするとｉc4＝ｉc5＝０となる。
【００１３】トランジスタＱ１´及びＱ２´のコレクタ
電流ｉc1及びｉc2は常にｉc3，ｉc6と等しくなる。
電流ｉc1及びｉc2は常にｉc3，ｉc6と等しくなる。
【００１４】ｉc1＝ｉc3 ｉc2＝ｉc6 従って、出力端子６及び７からはトランジスタＱ１´及
びＱ２´で構成する差動回路（コンパレータ）の出力信
号が出力される。
びＱ２´で構成する差動回路（コンパレータ）の出力信
号が出力される。
【００１５】この時の出力信号のハイレベル（ＶOH）は
電圧源３の発生する電圧Ｖccに等しく、出力ロウレベル
（ＶOL）は、 Ｖcc−ｒ1 ×ｉ0 ｒ1 ：抵抗Ｒ１´の抵抗値 ｉ0 ：定電流源Ｉ0 の電流値 に等しい。
電圧源３の発生する電圧Ｖccに等しく、出力ロウレベル
（ＶOL）は、 Ｖcc−ｒ1 ×ｉ0 ｒ1 ：抵抗Ｒ１´の抵抗値 ｉ0 ：定電流源Ｉ0 の電流値 に等しい。
【００１６】スレッショルドレベル（即ち入力端子１の
電圧ＶIN1 と入力端子２の電圧ＶIN2 の電圧が等しい時
の出力端子６及び７の電圧）は、 ｉc1＝ｉc2＝（１／２）ｉ0 であるので、 Ｖcc−ｒ1 ×（１／２）ｉ0 となる。（なお、ｒ2 を抵抗Ｒ２´の抵抗値とすると、
通常、ｒ1 ＝ｒ2 で設計される。） 次にＶref1＜Ｖref2でＶref2−Ｖref1≧４ＶT の時は、
電流ｉc1，ｉc2は全てｉc4，ｉc5に流れ出力負荷抵抗Ｒ
１´及びＲ２´に流れないので出力端子６及び７は入力
電圧ＶIN1 及びＶIN2 にかかわらず常に電圧はＶccで出
力に信号は表れない。
電圧ＶIN1 と入力端子２の電圧ＶIN2 の電圧が等しい時
の出力端子６及び７の電圧）は、 ｉc1＝ｉc2＝（１／２）ｉ0 であるので、 Ｖcc−ｒ1 ×（１／２）ｉ0 となる。（なお、ｒ2 を抵抗Ｒ２´の抵抗値とすると、
通常、ｒ1 ＝ｒ2 で設計される。） 次にＶref1＜Ｖref2でＶref2−Ｖref1≧４ＶT の時は、
電流ｉc1，ｉc2は全てｉc4，ｉc5に流れ出力負荷抵抗Ｒ
１´及びＲ２´に流れないので出力端子６及び７は入力
電圧ＶIN1 及びＶIN2 にかかわらず常に電圧はＶccで出
力に信号は表れない。
【００１７】次に｜Ｖref1−Ｖref2｜≦４ＶT のとき
は、Ｖref1−Ｖref2＝Ｖidとすると、ｉc3とｉc4の関係
は ｉc3／ｉc4＝ｅｘｐ（Ｖid／ＶT ）を満たし、 ｉc1＝ｉc3＋ｉc4 ｉc3＝ｉc1ｅｘｐ（Ｖid／ＶT ）／｛１＋ｅｘｐ（Ｖid
／ＶT ）｝ となる。
は、Ｖref1−Ｖref2＝Ｖidとすると、ｉc3とｉc4の関係
は ｉc3／ｉc4＝ｅｘｐ（Ｖid／ＶT ）を満たし、 ｉc1＝ｉc3＋ｉc4 ｉc3＝ｉc1ｅｘｐ（Ｖid／ＶT ）／｛１＋ｅｘｐ（Ｖid
／ＶT ）｝ となる。
【００１８】同様にｉc6は、 ｉc6＝ｉc2ｅｘｐ（Ｖid／ＶT ）／｛１＋ｅｘｐ（Ｖid
／ＶT ）｝ となり、出力端子６及び７から出力される電圧Ｖout6及
びＶout7は、 Ｖout6＝Ｖcc−ｒ1 ×［ｉc1ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ Ｖout7＝Ｖcc−ｒ2 ×［ｉc1ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ となる。なお、通常ｒ1 ＝ｒ2 である。
／ＶT ）｝ となり、出力端子６及び７から出力される電圧Ｖout6及
びＶout7は、 Ｖout6＝Ｖcc−ｒ1 ×［ｉc1ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ Ｖout7＝Ｖcc−ｒ2 ×［ｉc1ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ となる。なお、通常ｒ1 ＝ｒ2 である。
【００１９】ＶOHはｉc1かｉc2が０の時なので、出力端
子６の出力のハイレベルをＶOH6 とすると、ＶOH6 は ＶOH6 ＝Ｖcc−ｒ1 ×［Ｏ×ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］＝Ｖcc となる。
子６の出力のハイレベルをＶOH6 とすると、ＶOH6 は ＶOH6 ＝Ｖcc−ｒ1 ×［Ｏ×ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］＝Ｖcc となる。
【００２０】出力端子７の出力のハイレベルをＶOH7 と
すると、ＶOH7 は同様に ＶOH7 ＝Ｖcc となる。
すると、ＶOH7 は同様に ＶOH7 ＝Ｖcc となる。
【００２１】出力ロウレベル（ＶOL）は、ｉc1かｉc2が
ｉ0 の時なので、出力端子６及び７の出力ロウレベルＶ
OL6 及びＶOL7 は、 ＶOL6 ＝Ｖcc−ｒ1 ×［ｉ0 ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ ＶOL7 ＝Ｖcc−ｒ2 ×［ｉ0 ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ となる。なお、通常ｒ1 ＝ｒ2 である。
ｉ0 の時なので、出力端子６及び７の出力ロウレベルＶ
OL6 及びＶOL7 は、 ＶOL6 ＝Ｖcc−ｒ1 ×［ｉ0 ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ ＶOL7 ＝Ｖcc−ｒ2 ×［ｉ0 ｅｘｐ（Ｖid／ＶT ）／
｛１＋ｅｘｐ（Ｖid／ＶT ）｝］ となる。なお、通常ｒ1 ＝ｒ2 である。
【００２２】従って、ＶOLはＶidにより変化し、Ｖidが
大きいとＶOLは上がり、小さいとＶOLは下がる。
大きいとＶOLは上がり、小さいとＶOLは下がる。
【００２３】出力振幅ＶPP＝ＶOH−ＶOLなので ＶPP＝ｒ1 ［ｉ0 ｅｘｐ（Ｖid／ＶT ）／｛１＋ｅｘｐ
（Ｖid／ＶT ）｝］ となる。
（Ｖid／ＶT ）｝］ となる。
【００２４】ＶTHはＶIN1 ＝ＶIN2 のときのＶout6及び
Ｖout7であるので、 ｉc1＝ｉc2＝（１／２）ｉ0 となる。その時のスレッショルドレベルＶTH6 及びＶ
TH7 は、 ＶTH5 ＝ＶTH6 ＝Ｖcc−（１／２）×ｒ1 ［ｉ0 ｅｘｐ
（Ｖid／ＶT ）／｛１＋ｅｘｐ（Ｖid／ＶT ）｝］＝
（ＶOH＋ＶOL）／２ となる。
Ｖout7であるので、 ｉc1＝ｉc2＝（１／２）ｉ0 となる。その時のスレッショルドレベルＶTH6 及びＶ
TH7 は、 ＶTH5 ＝ＶTH6 ＝Ｖcc−（１／２）×ｒ1 ［ｉ0 ｅｘｐ
（Ｖid／ＶT ）／｛１＋ｅｘｐ（Ｖid／ＶT ）｝］＝
（ＶOH＋ＶOL）／２ となる。
【００２５】Ｖidを変化させてもＶTHは振幅の中心にあ
る。またＶidによりＶTHの値は変化してしまう。
る。またＶidによりＶTHの値は変化してしまう。
【００２６】図５を参照すると、従来のもう一つのクラ
ンプ回路は、第１、第２、及び第３の入力端子１、２、
及び４と、電圧源３と、定電流源Ｉ0 と、第１、第２、
第３、及び第４のトランジスタ（バイポーラトランジス
タ）Ｑ１”〜Ｑ４”と、第１、第２、及び第３の抵抗Ｒ
１”〜Ｒ３”と、第１及び第２の出力端子６及び７とを
有する。
ンプ回路は、第１、第２、及び第３の入力端子１、２、
及び４と、電圧源３と、定電流源Ｉ0 と、第１、第２、
第３、及び第４のトランジスタ（バイポーラトランジス
タ）Ｑ１”〜Ｑ４”と、第１、第２、及び第３の抵抗Ｒ
１”〜Ｒ３”と、第１及び第２の出力端子６及び７とを
有する。
【００２７】第１のトランジスタＱ１”は、第１の入力
端子１に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、第１及び第３の抵抗Ｒ
１”及びＲ３”を介して電圧源３に接続されたコレクタ
とを有する。
端子１に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、第１及び第３の抵抗Ｒ
１”及びＲ３”を介して電圧源３に接続されたコレクタ
とを有する。
【００２８】第２のトランジスタＱ２”は、第２の入力
端子２に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、第２及び第３の抵抗Ｒ
２”及びＲ３”を介して電圧源３に接続されたコレクタ
とを有する。
端子２に接続されたベースと、定電流源Ｉ0 を介してグ
ランドに接続されたエミッタと、第２及び第３の抵抗Ｒ
２”及びＲ３”を介して電圧源３に接続されたコレクタ
とを有する。
【００２９】第３のトランジスタＱ３”は、第３の入力
端子４に接続されたベースと、第１のトランジスタＱ
１”のコレクタに接続されたエミッタと、電圧源３に接
続されたコレクタとを有する。
端子４に接続されたベースと、第１のトランジスタＱ
１”のコレクタに接続されたエミッタと、電圧源３に接
続されたコレクタとを有する。
【００３０】第４のトランジスタＱ４”は、第３の入力
端子４に接続されたベースと、第２のトランジスタＱ
２”のコレクタに接続されたエミッタと、電圧源３に接
続されたコレクタとを有する。
端子４に接続されたベースと、第２のトランジスタＱ
２”のコレクタに接続されたエミッタと、電圧源３に接
続されたコレクタとを有する。
【００３１】第１及び第２の出力端子６及び７は、第１
及び第２のトランジスタＱ１”及びＱ２”のコレクタに
接続されている。
及び第２のトランジスタＱ１”及びＱ２”のコレクタに
接続されている。
【００３２】次に図５のクランプ回路の動作について説
明する。
明する。
【００３３】トランジスタＱ１”及びＱ２”は定電流源
Ｉ0 と共働して差動回路（コンパレータ）を構成してい
る。
Ｉ0 と共働して差動回路（コンパレータ）を構成してい
る。
【００３４】抵抗Ｒ１”及びＲ２”が負荷抵抗になって
おり、抵抗Ｒ３”は出力信号のハイレベル（ＶOH）を設
定している。
おり、抵抗Ｒ３”は出力信号のハイレベル（ＶOH）を設
定している。
【００３５】入力端子４の電圧（Ｖref ）とトランジス
タＱ３”及びＱ４”のベースエミッタ間電圧ＶBE3 及び
ＶBE4 とにより出力信号のロウレベル（ＶOL）を決めて
いる。
タＱ３”及びＱ４”のベースエミッタ間電圧ＶBE3 及び
ＶBE4 とにより出力信号のロウレベル（ＶOL）を決めて
いる。
【００３６】ここで、抵抗Ｒ１”、Ｒ２”、及びＲ３”
の抵抗値をｒ1 、ｒ2 、及びｒ3 とし、ｒ1 ＝ｒ2 とす
る。また、定電流源Ｉ0 の電流値をｉ0 とし、電圧源３
の電圧をＶccとする。
の抵抗値をｒ1 、ｒ2 、及びｒ3 とし、ｒ1 ＝ｒ2 とす
る。また、定電流源Ｉ0 の電流値をｉ0 とし、電圧源３
の電圧をＶccとする。
【００３７】Ｖref が小さい（ｉ0 ×（ｒ1 ＋ｒ3 ）≧
Ｖref −ＶBE）時、即ち、トランジスタＱ１”及びＱ
２”のコレクタ電流ｉc1及びｉc2が全く流れないとき、
出力のＶOH及びＶOLはトランジスタＱ１”及びＱ２”が
コンパレータ動作するので、 ＶOH＝Ｖcc−ｉ0 ・ｒ3 ＶOL＝Ｖcc−ｉ0 ・（ｒ3 ＋ｒ1 ） となる。
Ｖref −ＶBE）時、即ち、トランジスタＱ１”及びＱ
２”のコレクタ電流ｉc1及びｉc2が全く流れないとき、
出力のＶOH及びＶOLはトランジスタＱ１”及びＱ２”が
コンパレータ動作するので、 ＶOH＝Ｖcc−ｉ0 ・ｒ3 ＶOL＝Ｖcc−ｉ0 ・（ｒ3 ＋ｒ1 ） となる。
【００３８】この時のＶth（スレッショルドレベル）は
ＶIN1 （入力端子１の電圧）とＶIN2 （入力端子２の電
圧）が等しい時の出力電圧であるので、 ｉc1＝ｉc2＝（１／２）ｉ0 Ｖth＝（ＶOL＋ＶDH）／２ 即ち振幅の中心がＶthとなる。
ＶIN1 （入力端子１の電圧）とＶIN2 （入力端子２の電
圧）が等しい時の出力電圧であるので、 ｉc1＝ｉc2＝（１／２）ｉ0 Ｖth＝（ＶOL＋ＶDH）／２ 即ち振幅の中心がＶthとなる。
【００３９】次にＶref が高い（ｉ0 ×（ｒ1 ＋ｒ3 ）
≦Ｖref −ＶBE）場合、ＶIN1 がハイレベルでＶIN2 が
ロウレベルの時、ｉc1＝ｉ0 、ｉc2＝０（コンパレータ
動作なので）出力端子６からはロウレベルが出力される
が、ｉ0 ×（ｒ1 ＋ｒ3 ）≦Ｖref −ＶBEなのでロウレ
ベルはトランジスタＱ３”によりクランプされる。この
時、トランジスタＱ３”のコレクタ電流ｉc3は ｉc3＝［ｉ0 （ｒ1 ＋ｒ3 ）−｛Ｖcc−（Ｖref −
ＶBE）｝］／（ｒ1 ＋ｒ3 ）＝ｉ0 −｛（Ｖcc−Ｖref
＋ＶBE）／（ｒ1 ＋ｒ3 ）｝ よって抵抗Ｒ１及びＲ３に流れる電流は、 ｉ0 −ｉc3＝ｉ0 −｛ｉ0 −（Ｖcc−Ｖref ＋ＶBE）／
（ｒ1 ＋ｒ3 ）｝＝（Ｖcc−Ｖref ＋ＶBE）／（ｒ1 ＋
ｒ3 ） となり、ＶOHは ＶOH＝Ｖcc−ｒ3 （ｉ0 −ｉc3）＝Ｖcc−ｒ3 ｛（Ｖcc
−Ｖref ＋ＶBE）／（ｒ1 ＋ｒ3 ）｝ 従ってＶref を上げればＶOLは上がり、ＶOHも上がる。
≦Ｖref −ＶBE）場合、ＶIN1 がハイレベルでＶIN2 が
ロウレベルの時、ｉc1＝ｉ0 、ｉc2＝０（コンパレータ
動作なので）出力端子６からはロウレベルが出力される
が、ｉ0 ×（ｒ1 ＋ｒ3 ）≦Ｖref −ＶBEなのでロウレ
ベルはトランジスタＱ３”によりクランプされる。この
時、トランジスタＱ３”のコレクタ電流ｉc3は ｉc3＝［ｉ0 （ｒ1 ＋ｒ3 ）−｛Ｖcc−（Ｖref −
ＶBE）｝］／（ｒ1 ＋ｒ3 ）＝ｉ0 −｛（Ｖcc−Ｖref
＋ＶBE）／（ｒ1 ＋ｒ3 ）｝ よって抵抗Ｒ１及びＲ３に流れる電流は、 ｉ0 −ｉc3＝ｉ0 −｛ｉ0 −（Ｖcc−Ｖref ＋ＶBE）／
（ｒ1 ＋ｒ3 ）｝＝（Ｖcc−Ｖref ＋ＶBE）／（ｒ1 ＋
ｒ3 ） となり、ＶOHは ＶOH＝Ｖcc−ｒ3 （ｉ0 −ｉc3）＝Ｖcc−ｒ3 ｛（Ｖcc
−Ｖref ＋ＶBE）／（ｒ1 ＋ｒ3 ）｝ 従ってＶref を上げればＶOLは上がり、ＶOHも上がる。
【００４０】ＶthはＶcc−ｉ0 ｒ3 −（１／２）ｉ0 ｒ
2 ≧Ｖref −ＶBEのとき入力端子１及び２の電圧が等し
い時、ｉc3＝ｉc4＝０なので Ｖth＝Ｖcc−ｉ0 ｒ3 −（１／２）ｉ0 ｒ1 ≦（ＶOH＋
ＶOL）／２ Ｖthの電圧は変化しないが、振幅の中心にはない。
2 ≧Ｖref −ＶBEのとき入力端子１及び２の電圧が等し
い時、ｉc3＝ｉc4＝０なので Ｖth＝Ｖcc−ｉ0 ｒ3 −（１／２）ｉ0 ｒ1 ≦（ＶOH＋
ＶOL）／２ Ｖthの電圧は変化しないが、振幅の中心にはない。
【００４１】
【発明が解決しようとする課題】図４の従来例の問題点
は、出力振幅を可変させるに伴い、Ｖthがシフトする事
である。
は、出力振幅を可変させるに伴い、Ｖthがシフトする事
である。
【００４２】その理由は、出力が次段の論理しきい値を
切れなくなると誤動作するからである。誤動作を防ぐ為
にもＶthは動かない事が必要である。
切れなくなると誤動作するからである。誤動作を防ぐ為
にもＶthは動かない事が必要である。
【００４３】図５の従来例の問題点は、Ｖthは振幅の可
変で変化しないが、出力ＶOH，ＶOLの中心にＶthがない
ことである。
変で変化しないが、出力ＶOH，ＶOLの中心にＶthがない
ことである。
【００４４】その理由は、ノイズマージンが少く誤動作
をおこしやすいからである。
をおこしやすいからである。
【００４５】
【課題を解決するための手段】本発明によれば、第１、
第２、及び第３の入力端子と、電圧源と、定電流源と、
第１、第２、第３、及び第４のトランジスタと、第１及
び第２の抵抗と、第１及び第２の出力端子とを有し、前
記第１のトランジスタは、前記第１の入力端子に接続さ
れたベースと、前記第１の抵抗を介して前記電圧源に接
続されたコレクタと、前記定電流源を介してグランドに
接続されたエミッタとを有し、前記第２のトランジスタ
は、前記第２の入力端子に接続されたベースと、前記第
２の抵抗を介して前記電圧源に接続されたコレクタと、
前記定電流源を介してグランドに接続されたエミッタと
を有し、前記第３のトランジスタは、前記第３の入力端
子に接続されたベースと、前記第２の抵抗を介して前記
電圧源に接続されたコレクタと、前記第１のトランジス
タのコレクタに接続されたエミッタとを有し、前記第４
のトランジスタは、前記第３の入力端子に接続されたベ
ースと、前記第１の抵抗を介して前記電圧源に接続され
たコレクタと、前記第２のトランジスタのコレクタに接
続されたエミッタとを有し、前記第１及び前記第２の出
力端子は前記第１及び前記第２のトランジスタのコレク
タにそれぞれ接続されていることを特徴とするクランプ
回路が得られる。
第２、及び第３の入力端子と、電圧源と、定電流源と、
第１、第２、第３、及び第４のトランジスタと、第１及
び第２の抵抗と、第１及び第２の出力端子とを有し、前
記第１のトランジスタは、前記第１の入力端子に接続さ
れたベースと、前記第１の抵抗を介して前記電圧源に接
続されたコレクタと、前記定電流源を介してグランドに
接続されたエミッタとを有し、前記第２のトランジスタ
は、前記第２の入力端子に接続されたベースと、前記第
２の抵抗を介して前記電圧源に接続されたコレクタと、
前記定電流源を介してグランドに接続されたエミッタと
を有し、前記第３のトランジスタは、前記第３の入力端
子に接続されたベースと、前記第２の抵抗を介して前記
電圧源に接続されたコレクタと、前記第１のトランジス
タのコレクタに接続されたエミッタとを有し、前記第４
のトランジスタは、前記第３の入力端子に接続されたベ
ースと、前記第１の抵抗を介して前記電圧源に接続され
たコレクタと、前記第２のトランジスタのコレクタに接
続されたエミッタとを有し、前記第１及び前記第２の出
力端子は前記第１及び前記第２のトランジスタのコレク
タにそれぞれ接続されていることを特徴とするクランプ
回路が得られる。
【００４６】更に本発明によれば、第１、第２、及び第
３の入力端子と、電圧源と、定電流源と、第１、第２、
第３、及び第４のトランジスタと、第１、第２、第３、
及び第４の抵抗と、第１及び第２の出力端子とを有し、
前記第１のトランジスタは、前記第１の入力端子に接続
されたベースと、前記第１の抵抗を介して前記電圧源に
接続されたコレクタと、前記第３の抵抗及び前記定電流
源を介してグランドに接続されたエミッタとを有し、前
記第２のトランジスタは、前記第２の入力端子に接続さ
れたベースと、前記第２の抵抗を介して前記電圧源に接
続されたコレクタと、前記第４の抵抗及び前記定電流源
を介してグランドに接続されたエミッタとを有し、前記
第３のトランジスタは、前記第３の入力端子に接続され
たベースと、前記第２の抵抗を介して前記電圧源に接続
されたコレクタと、前記第１のトランジスタのコレクタ
に接続されたエミッタとを有し、前記第４のトランジス
タは、前記第３の入力端子に接続されたベースと、前記
第１の抵抗を介して前記電圧源に接続されたコレクタ
と、前記第２のトランジスタのコレクタに接続されたエ
ミッタとを有し、前記第１及び前記第２の出力端子は前
記第１及び前記第２のトランジスタのコレクタにそれぞ
れ接続されていることを特徴とするクランプ回路が得ら
れる。
３の入力端子と、電圧源と、定電流源と、第１、第２、
第３、及び第４のトランジスタと、第１、第２、第３、
及び第４の抵抗と、第１及び第２の出力端子とを有し、
前記第１のトランジスタは、前記第１の入力端子に接続
されたベースと、前記第１の抵抗を介して前記電圧源に
接続されたコレクタと、前記第３の抵抗及び前記定電流
源を介してグランドに接続されたエミッタとを有し、前
記第２のトランジスタは、前記第２の入力端子に接続さ
れたベースと、前記第２の抵抗を介して前記電圧源に接
続されたコレクタと、前記第４の抵抗及び前記定電流源
を介してグランドに接続されたエミッタとを有し、前記
第３のトランジスタは、前記第３の入力端子に接続され
たベースと、前記第２の抵抗を介して前記電圧源に接続
されたコレクタと、前記第１のトランジスタのコレクタ
に接続されたエミッタとを有し、前記第４のトランジス
タは、前記第３の入力端子に接続されたベースと、前記
第１の抵抗を介して前記電圧源に接続されたコレクタ
と、前記第２のトランジスタのコレクタに接続されたエ
ミッタとを有し、前記第１及び前記第２の出力端子は前
記第１及び前記第２のトランジスタのコレクタにそれぞ
れ接続されていることを特徴とするクランプ回路が得ら
れる。
【００４７】
【発明の実施の形態】次に本発明の実施例について図面
を参照して説明する。
を参照して説明する。
【００４８】従来のクランプ回路は出力の可変によりス
レッショルドレベルＶthがシフトする為、次段の論理レ
ベルと合わせずらく、誤動作の可能性があった。後述す
るように、本発明の様に出力可変に際しスレッショルド
レベルＶthがシフトしなければ論理レベルの合せ込みは
非常に簡単なものになる。
レッショルドレベルＶthがシフトする為、次段の論理レ
ベルと合わせずらく、誤動作の可能性があった。後述す
るように、本発明の様に出力可変に際しスレッショルド
レベルＶthがシフトしなければ論理レベルの合せ込みは
非常に簡単なものになる。
【００４９】本発明では、抵抗負荷型の出力電圧をクラ
ンプする手法としては、第３及び第４のトランジスタの
ベース−エミッタダイオード特性を利用し電圧クランプ
を行うとともに、電流をダイオードを介して逃がし第１
及び第２の抵抗に流れる電流もクランプさせる。
ンプする手法としては、第３及び第４のトランジスタの
ベース−エミッタダイオード特性を利用し電圧クランプ
を行うとともに、電流をダイオードを介して逃がし第１
及び第２の抵抗に流れる電流もクランプさせる。
【００５０】この時ダイオードを介して逃がした電流は
電圧源Ｖccに送るのでなく、差動出力の逆相側へ、帰環
電流をかける。
電圧源Ｖccに送るのでなく、差動出力の逆相側へ、帰環
電流をかける。
【００５１】クランプ電圧は第３の入力端子の電圧Ｖ
ref により可変する。
ref により可変する。
【００５２】第１及び第２のトランジスタとしては互に
同じサイズのトランジスタを用い、第３及び第４のトラ
ンジスタとしては互に同じサイズのトランジスタを用い
る。また第１及び第２の抵抗も互に同じ抵抗値のものを
用いる。
同じサイズのトランジスタを用い、第３及び第４のトラ
ンジスタとしては互に同じサイズのトランジスタを用い
る。また第１及び第２の抵抗も互に同じ抵抗値のものを
用いる。
【００５３】図１を参照すると、本発明の第１の実施例
によるクランプ回路は、第１、第２、及び第３の入力端
子１、２、及び４と、電圧源３と、定電流源Ｉ0 と、第
１、第２、第３、及び第４のトランジスタＱ１〜Ｑ４
と、第１及び第２の抵抗Ｒ１及びＲ２と、第１及び第２
の出力端子６及び７とを有する。
によるクランプ回路は、第１、第２、及び第３の入力端
子１、２、及び４と、電圧源３と、定電流源Ｉ0 と、第
１、第２、第３、及び第４のトランジスタＱ１〜Ｑ４
と、第１及び第２の抵抗Ｒ１及びＲ２と、第１及び第２
の出力端子６及び７とを有する。
【００５４】第１のトランジスタＱ１は、第１の入力端
子１に接続されたベースと、第１の抵抗Ｒ１を介して電
圧源３に接続されたコレクタと、定電流源Ｉ0 を介して
グランドに接続されたエミッタとを有する。
子１に接続されたベースと、第１の抵抗Ｒ１を介して電
圧源３に接続されたコレクタと、定電流源Ｉ0 を介して
グランドに接続されたエミッタとを有する。
【００５５】第２のトランジスタＱ２は、第２の入力端
子２に接続されたベースと、第２の抵抗Ｒ２を介して電
圧源３に接続されたコレクタと、定電流源Ｉ0 を介して
グランドに接続されたエミッタとを有する。
子２に接続されたベースと、第２の抵抗Ｒ２を介して電
圧源３に接続されたコレクタと、定電流源Ｉ0 を介して
グランドに接続されたエミッタとを有する。
【００５６】第３のトランジスタＱ３は、第３の入力端
子４に接続されたベースと、第２の抵抗Ｒ２を介して電
圧源３に接続されたコレクタと、第１のトランジスタＱ
１のコレクタに接続されたエミッタとを有する。
子４に接続されたベースと、第２の抵抗Ｒ２を介して電
圧源３に接続されたコレクタと、第１のトランジスタＱ
１のコレクタに接続されたエミッタとを有する。
【００５７】第４のトランジスタＱ４は、第３の入力端
子４に接続されたベースと、第１の抵抗Ｒ１を介して電
圧源３に接続されたコレクタと、第２のトランジスタＱ
２のコレクタに接続されたエミッタとを有する。
子４に接続されたベースと、第１の抵抗Ｒ１を介して電
圧源３に接続されたコレクタと、第２のトランジスタＱ
２のコレクタに接続されたエミッタとを有する。
【００５８】第１及び第２の出力端子６及び７は第１及
び第２のトランジスタＱ１及びＱ２のコレクタにそれぞ
れ接続されている。
び第２のトランジスタＱ１及びＱ２のコレクタにそれぞ
れ接続されている。
【００５９】次に図２を参照して図１のクランプ回路の
動作を説明する。トランジスタＱ１及びＱ２と定電流源
Ｉ0 とは差動回路（コンパレータ）を構成している。
動作を説明する。トランジスタＱ１及びＱ２と定電流源
Ｉ0 とは差動回路（コンパレータ）を構成している。
【００６０】抵抗Ｒ１及びＲ２は差動回路の負荷抵抗と
して作用する。トランジスタＱ３及びＱ４は入力端子４
の電圧（Ｖref ）とトランジスタＱ３及びＱ４のベース
エミッタ間ダイオードＶBE3 ＝ＶBE4 ＝０．８Ｖにより
出力信号のロウレベル（ＶOL）を可変する。
して作用する。トランジスタＱ３及びＱ４は入力端子４
の電圧（Ｖref ）とトランジスタＱ３及びＱ４のベース
エミッタ間ダイオードＶBE3 ＝ＶBE4 ＝０．８Ｖにより
出力信号のロウレベル（ＶOL）を可変する。
【００６１】ここで、電圧源３の発生する電圧値をＶcc
とし、定電流源Ｉ0 の電流値をｉ0とする。また、第１
及び第２の抵抗Ｒ１及びＲ２の抵抗値をｒ1 及びｒ2 す
る。
とし、定電流源Ｉ0 の電流値をｉ0とする。また、第１
及び第２の抵抗Ｒ１及びＲ２の抵抗値をｒ1 及びｒ2 す
る。
【００６２】ここでＶref が小さい（ｉ0 ×ｒ1 ≧Ｖ
ref −ＶBE）時、トランジスタＱ３及びＱ４のコレクタ
電流ｉc3及びｉc4は常に０（ゼロ）である。即ち、 ｉc3＝ｉc4＝０ である。トランジスタＱ１及びＱ２のコレクタ電流ｉc1
及びｉc2は全て抵抗Ｒ１及びＲ２に流れる。出力信号の
ハイレベルＶOH及び出力信号のロウレベルＶOLはトラン
ジスタＱ１及びＱ２がコンパレータ動作をするので、 ＶOH＝Ｖcc ＶOL＝Ｖcc−ｉ0 ・ｒ1 この時のスレッショルドレベルＶthは、上述したように
入力端子１の電圧ＶIN1 と入力端子２の電圧ＶIN2 とが
等しい時の出力端子６及び７の電圧であるので、 ｉc1＝ｉc2＝（１／２）ｉ0 Ｖth＝（ＶOL＋ＶOH）／２＝Ｖcc−（１／２）ｉ0 ｒ1 であり、振幅の中心がＶthとなる（図２実線参照）。
ref −ＶBE）時、トランジスタＱ３及びＱ４のコレクタ
電流ｉc3及びｉc4は常に０（ゼロ）である。即ち、 ｉc3＝ｉc4＝０ である。トランジスタＱ１及びＱ２のコレクタ電流ｉc1
及びｉc2は全て抵抗Ｒ１及びＲ２に流れる。出力信号の
ハイレベルＶOH及び出力信号のロウレベルＶOLはトラン
ジスタＱ１及びＱ２がコンパレータ動作をするので、 ＶOH＝Ｖcc ＶOL＝Ｖcc−ｉ0 ・ｒ1 この時のスレッショルドレベルＶthは、上述したように
入力端子１の電圧ＶIN1 と入力端子２の電圧ＶIN2 とが
等しい時の出力端子６及び７の電圧であるので、 ｉc1＝ｉc2＝（１／２）ｉ0 Ｖth＝（ＶOL＋ＶOH）／２＝Ｖcc−（１／２）ｉ0 ｒ1 であり、振幅の中心がＶthとなる（図２実線参照）。
【００６３】次にＶref が高い（ｉ0 ×ｒ1 ≦Ｖref −
ＶBE）場合、ＶIN1 がハイレベルでＶIN2 がロウレベル
の時、コンパレータ動作なので、 ｉc1＝ｉ0 ｉc2＝０ となる。出力端子６からはロウレベルが出力されるが、
ｉ0 ×ｒ1 ≦Ｖref −ＶBEなのでロウレベルはトランジ
スタＱ３によりクランプされる。この時のｉc3は、 ｉc3＝［ｉ0 ×ｒ1 −｛Ｖcc−（Ｖref −ＶBE）｝］／
ｒ1 である。
ＶBE）場合、ＶIN1 がハイレベルでＶIN2 がロウレベル
の時、コンパレータ動作なので、 ｉc1＝ｉ0 ｉc2＝０ となる。出力端子６からはロウレベルが出力されるが、
ｉ0 ×ｒ1 ≦Ｖref −ＶBEなのでロウレベルはトランジ
スタＱ３によりクランプされる。この時のｉc3は、 ｉc3＝［ｉ0 ×ｒ1 −｛Ｖcc−（Ｖref −ＶBE）｝］／
ｒ1 である。
【００６４】ＶOHは、ｉc2＝０なので、 ＶOH＝Ｖcc−ｉc3×ｒ2 ＝Ｖcc−（ｉ0 ×ｒ1 −Ｖcc＋Ｖref ＋ＶBE）×（ｒ2 ／ｒ1 ） ＝Ｖcc−ｉ0 ｒ1 ＋Ｖcc−Ｖref ＋ＶBE ＝２Ｖcc−Ｖref ＋ＶBE−ｉ0 ｒ1 となる。また、 ＶOL＝Ｖref −ＶBE である。
【００６５】ＶthはＶIN1 ＝ＶIN2 の時の出力電圧で、
この時、ｉc1＝ｉc2でかつｉc3＝ｉc4なので抵抗Ｒ１と
Ｒ２に流れる電流は同じでその和はｉ0 に等しいので、 Ｖth＝Ｖcc−（１／２）ｉ0 ｒ1 ＝（ＶOH＋ＶOL）／２ である。よってＶthはＶref の値にかかわらず一定でか
つ、振幅の中心にある（Ｖth＝（ＶOH＋ＶOL）／２）。
なお、図２において、実線はＶref が２．２Ｖの場合で
あり、破線はＶref が２．８Ｖの場合である。ＶOUT6及
びＶout7は出力端子６及び７の電圧を示している。
この時、ｉc1＝ｉc2でかつｉc3＝ｉc4なので抵抗Ｒ１と
Ｒ２に流れる電流は同じでその和はｉ0 に等しいので、 Ｖth＝Ｖcc−（１／２）ｉ0 ｒ1 ＝（ＶOH＋ＶOL）／２ である。よってＶthはＶref の値にかかわらず一定でか
つ、振幅の中心にある（Ｖth＝（ＶOH＋ＶOL）／２）。
なお、図２において、実線はＶref が２．２Ｖの場合で
あり、破線はＶref が２．８Ｖの場合である。ＶOUT6及
びＶout7は出力端子６及び７の電圧を示している。
【００６６】図３を参照すると、本発明の第２の実施例
によるクランプ回路は、第１のトランジスタＱ１のエミ
ッタと定電流源Ｉ0 との間に第３の抵抗Ｒ３が接続され
ている点と、第２のトランジスタＱ２のエミッタと定電
流源Ｉ0 との間に第４の抵抗Ｒ４が接続されている点を
除けば、図１のクランプ回路と同様である。即ち、トラ
ンジスタＱ１及びＱ２のエミッタにそれぞれ電流帰環抵
抗Ｒ３及びＲ４を挿入したアナログアンプに本発明を適
用したものである。クランプ電圧を可変しても出力のＤ
Ｃバイアス点は動かないので、次段に接続されるアンプ
やミキサなどの入力ダイナミックレンジの設計・自由度
があがる。
によるクランプ回路は、第１のトランジスタＱ１のエミ
ッタと定電流源Ｉ0 との間に第３の抵抗Ｒ３が接続され
ている点と、第２のトランジスタＱ２のエミッタと定電
流源Ｉ0 との間に第４の抵抗Ｒ４が接続されている点を
除けば、図１のクランプ回路と同様である。即ち、トラ
ンジスタＱ１及びＱ２のエミッタにそれぞれ電流帰環抵
抗Ｒ３及びＲ４を挿入したアナログアンプに本発明を適
用したものである。クランプ電圧を可変しても出力のＤ
Ｃバイアス点は動かないので、次段に接続されるアンプ
やミキサなどの入力ダイナミックレンジの設計・自由度
があがる。
【００６７】
【発明の効果】以上説明したように本発明による効果
は、出力振幅を可変させてもスレッショルドレベルＶth
がシフトしないことである。
は、出力振幅を可変させてもスレッショルドレベルＶth
がシフトしないことである。
【００６８】その理由は、第３及び第４のトランジスタ
Ｑ３でクランプした電流を電圧源Ｖccに送らず、差動の
逆相出力の抵抗に流したからである。
Ｑ３でクランプした電流を電圧源Ｖccに送らず、差動の
逆相出力の抵抗に流したからである。
【図１】本発明の第１の実施例によるクランプ回路の回
路図である。
路図である。
【図２】図１のクランプ回路の動作を説明するためのＤ
Ｃ伝達特性図である。
Ｃ伝達特性図である。
【図３】本発明の第２の実施例によるクランプ回路の回
路図である。
路図である。
【図４】従来のクランプ回路の回路図である。
【図５】もう一つの従来のクランプ回路の回路図であ
る。
る。
１ 入力端子 ２ 入力端子 ３ 電圧源 ４ 入力端子 ６ 出力端子 ７ 出力端子 Ｑ１ トランジスタ Ｑ２ トランジスタ Ｑ３ トランジスタ Ｑ４ トランジスタ Ｒ１ 抵抗 Ｒ２ 抵抗 Ｉ0 定電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H03G 11/00 H03K 5/00
Claims (3)
- 【請求項１】 第１、第２、及び第３の入力端子と、電
圧源と、定電流源と、第１、第２、第３、及び第４のト
ランジスタと、第１及び第２の抵抗と、第１及び第２の
出力端子とを有し、前記第３の入力端子は、可変電圧を
発生する可変電圧源に接続され、前記第１のトランジス
タは、前記第１の入力端子に接続されたベースと、前記
第１の抵抗を介して前記電圧源に接続されたコレクタ
と、前記定電流源を介してグランドに接続されたエミッ
タとを有し、前記第２のトランジスタは、前記第２の入
力端子に接続されたベースと、前記第２の抵抗を介して
前記電圧源に接続されたコレクタと、前記定電流源を介
してグランドに接続されたエミッタとを有し、前記第３
のトランジスタは、前記第３の入力端子に接続されたベ
ースと、前記第２の抵抗を介して前記電圧源に接続され
たコレクタと、前記第１のトランジスタのコレクタに接
続されたエミッタとを有し、前記第４のトランジスタ
は、前記第３の入力端子に接続されたベースと、前記第
１の抵抗を介して前記電圧源に接続されたコレクタと、
前記第２のトランジスタのコレクタに接続されたエミッ
タとを有し、前記第１及び前記第２の出力端子は前記第
１及び前記第２のトランジスタのコレクタにそれぞれ接
続されていることを特徴とするクランプ回路。 - 【請求項２】 前記第１のトランジスタのエミッタと前
記定電流源との間に接続された第３の抵抗と、前記第２
のトランジスタのエミッタと前記定電流源との間に接続
された第４の抵抗とを、更に、有することを特徴とする
請求項１に記載のクランプ回路。 - 【請求項３】 第１、第２、及び第３の入力端子と、電
圧源と、定電流源と、第１、第２、第３、及び第４のト
ランジスタと、第１、第２、第３、及び第４の抵抗と、
第１及び第２の出力端子とを有し、前記第３の入力端子
は、可変電圧を発生する可変電圧源に接続され、前記第
１のトランジスタは、前記第１の入力端子に接続された
ベースと、前記第１の抵抗を介して前記電圧源に接続さ
れたコレクタと、前記第３の抵抗及び前記定電流源を介
してグランドに接続されたエミッタとを有し、前記第２
のトランジスタは、前記第２の入力端子に接続されたベ
ースと、前記第２の抵抗を介して前記電圧源に接続され
たコレクタと、前記第４の抵抗及び前記定電流源を介し
てグランドに接続されたエミッタとを有し、前記第３の
トランジスタは、前記第３の入力端子に接続されたベー
スと、前記第２の抵抗を介して前記電圧源に接続された
コレクタと、前記第１のトランジスタのコレクタに接続
されたエミッタとを有し、前記第４のトランジスタは、
前記第３の入力端子に接続されたベースと、前記第１の
抵抗を介して前記電圧源に接続されたコレクタと、前記
第２のトランジスタのコレクタに接続されたエミッタと
を有し、前記第１及び前記第２の出力端子は前記第１及
び前記第２のトランジスタのコレクタにそれぞれ接続さ
れていることを特徴とするクランプ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167616A JP2974058B2 (ja) | 1996-06-27 | 1996-06-27 | クランプ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8167616A JP2974058B2 (ja) | 1996-06-27 | 1996-06-27 | クランプ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1013175A JPH1013175A (ja) | 1998-01-16 |
| JP2974058B2 true JP2974058B2 (ja) | 1999-11-08 |
Family
ID=15853094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8167616A Expired - Fee Related JP2974058B2 (ja) | 1996-06-27 | 1996-06-27 | クランプ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2974058B2 (ja) |
-
1996
- 1996-06-27 JP JP8167616A patent/JP2974058B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1013175A (ja) | 1998-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0328850B2 (ja) | ||
| US3986045A (en) | High speed logic level converter | |
| JPH0356017B2 (ja) | ||
| JP3938793B2 (ja) | 擬似対数利得制御を用いる可変利得増幅器 | |
| JPS635923B2 (ja) | ||
| JPH06216745A (ja) | 電源依存入力バッファ | |
| JPH0473806B2 (ja) | ||
| US4045690A (en) | High speed differential to ttl converter | |
| US4654602A (en) | Current mirror circuit | |
| JP2974058B2 (ja) | クランプ回路 | |
| JPH0336336B2 (ja) | ||
| US4709169A (en) | Logic level control for current switch emitter follower logic | |
| US4717839A (en) | Transistor comparator circuit having split collector feedback hysteresis | |
| JPS61127226A (ja) | エミツタ結合ロジツク回路 | |
| US5066876A (en) | Circuit for converting ecl level signals to mos level signals | |
| JPH0680990B2 (ja) | 電圧変換回路 | |
| US5831454A (en) | Emitter coupled logic (ECL) gate | |
| US4943743A (en) | TTL to ECL input buffer | |
| JPH05891B2 (ja) | ||
| JPH02101812A (ja) | 加速切換入力回路 | |
| US5065051A (en) | Ecl-ttl level converting circuit | |
| JPH0220164B2 (ja) | ||
| US5446400A (en) | GTL compatible BICMOS input stage | |
| US5920206A (en) | Differential ECL | |
| JP3577106B2 (ja) | 差動エミッタ結合論理回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990804 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080903 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090903 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100903 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110903 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120903 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |