JP2965448B2 - デジタル復調回路の符号識別回路 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はデジタル復調回路の符号
識別回路に関し、例えば、ＧＭＳＫ（Gaussian filtere
d Minimum Shift Keying）変調信号を復調する符号識別
回路として３レベル検出方式に従うものを適用している
ものに好適なものである。

【０００２】

【従来の技術】現在の移動通信ではアナログ音声通信が
中心であるが、これからの移動通信では、多彩なサービ
スを高品質かつ経済的に実現できるデジタル音声通信が
中心になっていき、そのため、デジタル音声通信に関す
る研究、検討が盛んになされている。

【０００３】移動通信では、(1) 隣接チャネルへの干渉
妨害を大幅に抑圧できること、(2)効率の高い電力増幅
器を使用し、多チャネルにアクセス可能な送受信機に適
用できること、(3) レイリーフェージングに代表される
受信波振幅及び位相変動のもとで用いられること、等の
要求される条件があり、デジタル音声通信においても、
当然にこれらの要求条件を満足することが求められる。
アナログ音声通信と占有帯域やチャネル間隔等の面が同
等のデジタル変復調方式は、数種類に限定され、ＧＭＳ
Ｋ変復調方式も該当する。

【０００４】移動通信受信機におけるＧＭＳＫ復調回路
も、端末全体の小形化、低消費電力化の要求から小形
化、低消費電力化が求められ、かかる要求に応じられる
という点から３レベル検出方式に従ったＧＭＳＫ復調回
路が既に提案されている。３レベル検出方式に従ったＧ
ＭＳＫ復調やデジタル復調については、例えば、下記文
献Ａ及び文献Ｂに記載されている。

【０００５】文献Ａ『Kah-Seng Chung“Gneralized Tam
ed Frequency Modulation and itsApplication for Mob
ile Radio Communications ”IEEE VT-33 No.3 Aug.198
4 pp.103-113 』 文献Ｂ『大野公士、小山博、安達文幸、「１／２ビット
オフセット判定ＧＭＳＫ周波数検波の誤り率特性」、電
子通信学会 昭和６３年春季全国大会 Ｎｏ．Ｂ−７６
８』 まず、３レベル検出方式による符号識別の概要につい
て、図２及び図３を用いて説明する。ここで、図２は、
ＧＭＳＫ変調信号（Ｂｂ・Ｔ＝０．２５程度）をディス
クリミネータを用いて周波数検波した場合の検波出力波
形の理想波形（アイパタン）を示すものであり、図３
は、これら検波出力波形を得る前提となるベースバンド
フィルタ（ガウシアンフィルタ）の応答特性を示してい
る。

【０００６】送信側において、符号“１”は振幅１に、
符号“０”は振幅−１に対応付けられた後、図３に示す
応答特性を有するベースバンドフィルタを通過する。こ
のフィルタは、符号中心から±３／２Ｔ（Ｔは１タイム
スロット期間）の範囲においてガウス分布形状の応答特
性を有するので、相前後するタイムスロットの符号対応
の振幅も当該タイムスロットの符号対応の振幅に影響す
る。その結果、受信側で周波数検波した場合の検波出力
波形のアイパタンは、図２に示すようになる。このアイ
パタンにおけるパスは、符号２ビットの組み合わせ“０
０”、“０１”、“１０”、“１１”によって定まるも
のであり、符号変化点での検波信号レベルもその前後の
タイムスロットの符号２ビットの組み合わせ“００”、
“０１”、“１０”、“１１”によって変化する。

【０００７】ここで、アイパタンの符号中心時点ｔ1 を
符号判定のためのサンプリング時点とすると、アイパタ
ンが開いている部分の中間レベルである図中の「＋」レ
ベルをスレッシュホールドレベルとして５値判定を行な
い、この５値を処理して符号を判定識別することにな
る。一方、符号の変化点ｔ0 やｔ2 を符号判定のための
サンプリング時点とすると、アイパタンが開いている部
分の中間レベルである図中の「×」レベルをスレッシュ
ホールドレベルと用いて３値判定を行なえば良い。当然
に、５値判定より３値判定の方が構成等を簡単にするこ
とができる。このようなことを考慮し、３レベル検出方
式が提案されている。

【０００８】今、符号変化点ｔ2 において、検波信号レ
ベルが大きい方のスレッシュホールドレベルより大きい
場合においては、その直前のタイムスロットｔ0 〜ｔ2
における符号を“１”と決定でき、検波信号レベルが小
さい方のスレッシュホールドレベルより小さい場合にお
いては、その直前のタイムスロットｔ0 〜ｔ2 における
符号を“０”と決定できる。しかし、検波信号レベルが
２個のスレッシュホールドレベルの間にある場合には、
次の符号変化点の状況によって決定できる場合もある
が、一外には決定できないことが多い。そこで、符号を
確定できる符号変化点まで待って、そこに至るまでのパ
スの流れを反映させて過去の未確定符号を決定すること
になる。このようなパスの流れで決定できるようにシフ
トレジスタが利用される。例えば、符号“１”及び
“０”が交互に生じる場合には、検波信号レベルが２個
のスレッシュホールドレベルの間にあることが連続す
る。このような場合においても、図示しない将来の符号
変化点の検波信号レベルによっては、今回のタイムスロ
ットｔ0 〜ｔ2 の符号を決定できることがある。

【０００９】このような考え方に従って、図示は省略す
るが、従来の符号識別回路では２個のシフトレジスタを
用い、確定符号に応じたシフトレジスタ間の転送制御に
よって、過去のタイムスロットの一応決定された不確定
の符号を、それより後のタイムスロットの確定符号によ
って確定していくようにしていた。

【００１０】

【発明が解決しようとする課題】従来の符号識別回路に
おける２個のシフトレジスタの段数は同一段であれば任
意であるが、シフトレジスタの段数が多い程、不確定な
符号が救済されて確定する確率は高くなる。すなわち、
各シフトレジスタの最終段から符号が取り出されるまで
に、シフトレジスタ間の確定符号に応じた転送が実行さ
れ、符号の確度を高めていく機会が多くなるからであ
る。従って、符号の確度だけに着目した場合には、シフ
トレジスタの段数が多い程不確定な符号を誤って判定す
る確率が低くなり、信頼性の高い復調を行なうことがで
きる。

【００１１】しかし、シフトレジスタの段数が多いと、
符号を確定して出力するまでに要する時間が長くなり、
通信の全体の遅延時間を増大させてしまう。従って、通
信遅延時間に着目した場合には、シフトレジスタの段数
は少ない方が好ましい。

【００１２】そのため、システムの使用環境や無線回線
品質等に応じて、符号誤り率を優先させるか通信遅延時
間を優先させるかを決定し、それに応じた段数のシフト
レジスタを有するＧＭＳＫ復調回路の符号識別回路を設
計して適用していた。すなわち、従来では、ＧＭＳＫ復
調回路の符号識別回路を複数種類用意し、システムの使
用環境や無線回線品質等に応じて適用する符号識別回路
を選択していた。

【００１３】以上のような課題は、ＧＭＳＫ復調回路の
符号識別回路について生じるだけでなく、検波信号につ
いて同様な理想アイパタンを有する他のデジタル変調信
号に対する符号識別回路においても生じていた。

【００１４】本発明は、以上の点を考慮してなされたも
のであり、システムの使用環境や無線回線品質等に応じ
た、符号誤り率を優先させるか通信遅延時間を優先させ
るかに柔軟に対応することができるデジタル復調回路の
符号識別回路を提供しようとしたものである。

【００１５】

【課題を解決するための手段】かかる課題を解決するた
め、本発明においては、デジタル復調回路の符号識別回
路を、以下の各手段で構成した。

【００１６】すなわち、(1) 理想的アイパタンで符号変
化点における検波信号レベルを２個のスレッシュホール
ドレベルによって容易に３個の領域に分割できるデジタ
ル変調信号を検波した検波信号が入力され、符号変化点
における検波信号レベルに基づいて、その符号変化点の
直前のタイムスロットにおけるアイパタンにおけるパス
を推定可能な制御データを発生する制御データ発生部
と、(2) 初段に“１”を取り込む第１のシフトレジスタ
と、(3) 初段に“０”を取り込む第２のシフトレジスタ
と、(4) 第１及び第２のシフトレジスタの格納内容を他
方に並列に転送させることを行なうシフトレジスタ間符
号情報転送部と、(5) 制御データ発生部が発生した制御
データに基づいて、対象タイムスロットの符号の論理レ
ベルが“１”に確定できる第１の場合、対象タイムスロ
ットの符号の論理レベルが“０”に確定できる第２の場
合、対象タイムスロットの符号の論理レベルが“１”及
び“０”に確定できない第３の場合に場合分けしてシフ
トレジスタ間符号情報転送部を制御し、第１の場合に、
第１のシフトレジスタの格納内容を第２のシフトレジス
タに転送複写させ、第２の場合に、第２のシフトレジス
タの格納内容を第１のシフトレジスタに転送複写させ、
第３の場合に、第１及び第２のシフトレジスタの格納内
容を入れ替えさせる符号情報転送制御部と、(6) 第１及
び第２のシフトレジスタの複数の出力段からシリアルに
出力された符号列の中から、外部切替信号に基づいて、
所定の出力段からの符号列を選択する第１の選択手段
と、(7) 制御データ発生部が発生した制御データに基づ
いて、この第１の選択手段を介した第１及び第２のシフ
トレジスタからシリアルに出力された２個の符号の内、
論理レベルの確度が高いものを選択して出力する第２の
選択手段とで構成した。

【００１７】ここで、デジタル変調信号がＧＭＳＫ変調
信号であることは、好ましい一態様である。

【００１８】

【作用】本発明によるデジタル復調回路の符号識別回路
は、理想的アイパタンで符号変化点における検波信号レ
ベルを２個のスレッシュホールドレベルによって容易に
３個の領域に分割できるものを前提としている。

【００１９】このような３個の領域の内、最も大きいレ
ベルの領域にある検波信号レベルからは、その直前のタ
イムスロットの符号を“１”に決定でき、最も小さいレ
ベルの領域にある検波信号レベルからは、その直前のタ
イムスロットの符号を“０”に決定できるが、中間領域
にある検波信号レベルからは、その直前のタイムスロッ
トの符号を“１”又は“０”に決定できない。符号変化
点での検波信号レベルは、その直前及び直後のタイムス
ロットの符号の論理レベルが反映されているものであ
り、今回の符号変化点で論理レベルを決定できない場合
には、次の符号変化点での検波信号レベルも問題とな
る。

【００２０】制御データ発生部は、このようなことを考
慮し、符号変化点における検波信号レベルに基づいて、
その符号変化点の直前のタイムスロットにおけるアイパ
タンにおけるパスを推定可能な制御データを発生する。

【００２１】シフトレジスタ間符号情報転送部は、初段
に“１”を取り込む第１のシフトレジスタと、初段に
“０”を取り込む第２のシフトレジスタとの間で、格納
内容を他方に並列に転送させることを行なうものであ
り、符号情報転送制御部によって制御される。

【００２２】符号情報転送制御部は、制御データ発生部
が発生した制御データに基づいて、対象タイムスロット
の符号の論理レベルが“１”に確定できる第１の場合、
対象タイムスロットの符号の論理レベルが“０”に確定
できる第２の場合、対象タイムスロットの符号の論理レ
ベルが“１”及び“０”に確定できない第３の場合に場
合分けし、第１の場合に、第１のシフトレジスタの格納
内容を第２のシフトレジスタに転送複写させ、第２の場
合に、第２のシフトレジスタの格納内容を第１のシフト
レジスタに転送複写させ、第３の場合に、第１及び第２
のシフトレジスタの格納内容を入れ替えさせる。

【００２３】このようにして論理レベルを確定できるタ
イムスロットについては、両シフトレジスタの内容を同
一にし、論理レベルを確定できないタイムスロットにつ
いては、両シフトレジスタで異なる論理レベルを保有さ
せる。なお、シフトレジスタから論理レベルを確定でき
ないタイムスロットの符号が出力される前に、論理レベ
ルを確定できるタイムスロットが生じた場合には、上記
の転送制御によって、未確定の符号の論理レベルも確定
される。

【００２４】ところで、両シフトレジスタから符号列を
取出す出力段を１個に固定すると、その出力段が小さい
段数であれば未確定符号が出力されることが多くなって
符号誤り率が高くなり、一方、その出力段が大きい段数
であれば通信遅延時間が長くなる。

【００２５】そこで、本発明においては、両シフトレジ
スタから符号列を複数の出力段をから取出すことができ
るようにすると共に第１の選択回路を設け、外部からの
切替信号に応じて、どの出力段からの符号列を採用する
かを設定可能とした。すなわち、利用者が、符号誤り率
又は通信遅延時間を優先させるかによって、両シフトレ
ジスタから符号列を取出す出力段を任意に設定できるよ
うにしている。

【００２６】このようにして第１の選択手段によって選
択された第１及び第２のシフトレジスタからシリアルに
出力された２個の符号は、第２の選択手段に与えられ、
制御データ発生部が発生した制御データに基づいて、論
理レベルの確度が高いものを選択されて出力させる。

【００２７】上述した理想アイパタンを生じさせるデジ
タル変調信号の一例としては、デジタル移動通信におい
て採用されているＧＭＳＫ変調信号があり、従って、Ｇ
ＭＳＫ変調信号の復調回路に本発明を適用することは好
ましい一態様である。

【００２８】

【実施例】以下、本発明によるデジタル復調回路の符号
識別回路を、ＧＭＳＫ復調回路の符号識別回路に適用し
た一実施例を図面を参照しながら詳述する。

【００２９】この実施例の符号識別回路は、図４に詳細
構成を示す制御データ発生部１０と、図１に詳細構成を
示す符号確定出力部２０とから構成されている。

【００３０】図４において、制御データ発生部１０は、
アナログ／デジタル変換器（ＡＤ変換器）１１、ｘ−Ａ
演算部１２、ｘ＋Ａ演算部１３、Ｕ値演算部１４、Ｚ値
演算部１５及びＶ値演算部１６から構成されている。

【００３１】アナログ／デジタル変換器１１には、ＧＭ
ＳＫ被変調波信号を周波数検波して得た検波信号（アナ
ログ信号）が入力され、アナログ／デジタル変換器１１
は、図示しないクロック信号に基づいて、符号の変化点
（ｔ0 やｔ2 ）で検波信号をサンプリングし、そのサン
プリング値ｘをｘ−Ａ演算部１２及びｘ＋Ａ演算部１３
に出力する。

【００３２】ｘ−Ａ演算部１２及びｘ＋Ａ演算部１３は
それぞれ、デジタル演算処理によって、値ｘ−Ａ及びｘ
＋Ａを求める。値ｘ−Ａは、Ｕ値演算部１４及びＺ値演
算部１５に与えられ、値ｘ＋Ａは、Ｚ値演算部１５及び
Ｖ値演算部１６に与えられる。ここで、値Ａは、図２に
示すアイパタンの絶対最大振幅レベルによって定まる
（従って、ベースバンドフィルタの応答特性によっても
定まる）固定スレッシュホールド値である。

【００３３】例えば、サンプリング値ｘが６ビット（０
〜６３）の場合には、値Ａとして１６を適用することも
できる。また、図２に示す理想アイパタンにおける中間
レベルは、「０１１１１１」と「１０００００」との間
であり、以下の説明において、値が０又は正は「１００
０００」以上を意味し、値が負は「０１１１１１」以下
を意味する。

【００３４】Ｕ値演算部１４、Ｖ値演算部１６及びＺ値
演算部１５はそれぞれ、相前後する３個のサンプリング
時点をｎ−１、ｎ、ｎ＋１とすると、値Ｕ、Ｖ、Ｚをそ
れぞれ(1) 、(2) 、(3) 式によって求める（上記文献Ａ
参照）。

【００３５】 Ｕn+1 ＝ｘn+1 −Ａ＋Ｚn-1 …(1) Ｖn+1 ＝ｘn+1 ＋Ａ＋Ｚn-1 …(2) Ｚn ＝ｘn+1 −Ａ （Ｕn ≧０のとき） ＝ｘn+1 ＋Ａ （Ｖn ＜０のとき） ＝−Ｚn-1 （Ｕn ＜０かつＶ≧０のとき） …(3) Ｕ値演算部１４は、値Ｕn が０又は正のとき論理“０”
をとり、値Ｕn が負のとき論理“１”をとる制御データ
ｕn をサンプリング時点ｎについてのデータとして出力
する。Ｖ値演算部１６は、値Ｖn が負のとき論理“１”
をとり、値Ｖnが０又は正のとき論理“０”をとる制御
データｖn をサンプリング時点ｎについてのデータとし
て出力する。Ｚ値演算部１５は、値Ｚn が０又は正のと
き論理“０”をとり、値Ｚn が負のとき論理“１”をと
る制御データｚn をサンプリング時点ｎについてのデー
タとして出力する。

【００３６】ここで、Ｚn は、今回のサンプリング時点
ｎ＋１の直前のタイムスロットにおいて論理レベル
“１”をとっているパスの確からしさと、今回のサンプ
リング時点ｎ＋１の直前のタイムスロットにおいて論理
レベル“０”をとっているパスの確からしさとの差分で
ある。従って、値Ｚが０又は正のことは（ｚが“０”の
ことは）、直前タイムスロットの符号が“１”である可
能性が高いことを意味し、値Ｚが負のことは（ｚが
“１”のことは）、直前タイムスロットの符号が“０”
である可能性が高いことを意味する。

【００３７】また、値Ｕが０又は正のことは（ｕが
“０”のことは）は、前回の符号変化点までのパス確定
の確からしさの不安定さを考慮しても、今回の符号変化
点での検波信号レベルが上側スレッシュホールド値Ａよ
り大きいことを意味し、すなわち、直前タイムスロット
の符号を“１”に確定しても良いことを意味する。

【００３８】さらに、値Ｖが負のことは（ｖが“１”の
ことは）は、前回の符号変化点までのパス確定の確から
しさの不安定さを考慮しても、今回の符号変化点での検
波信号レベルが下側スレッシュホールド値−Ａより小さ
いことを意味し、すなわち、直前タイムスロットの符号
を“０”に確定しても良いことを意味する。

【００３９】このようにして得られた制御データｕ、ｖ
及びｚは、図１に詳細構成を示す符号確定出力部２０に
与えられる。

【００４０】符号確定出力部２０は、２個の８段構成の
シフトレジスタ２１、２２、１６個の２入力１出力スイ
ッチ２３１〜２３８、２４１〜２４８、スイッチ制御部
２５、セレクタ２６、セレクタ２７及び切替信号発生部
２８から構成されている。

【００４１】両シフトレジスタ２１及び２２は、一例と
しては図示のように８段構成のものであり、シリアルイ
ン、パラレルイン、シリアルアウト、パラレルアウトが
可能なものである。

【００４２】なお、この実施例においては、シフトレジ
スタ２１及び２２の総長（段数）が８段のものを示した
が、総長がこれ以外のシフトレジスタを適用しても良い
ことは勿論である。

【００４３】一方のシフトレジスタ２１は、そのシリア
ルイン端子Ｄ１が常時“１”レベルに固定されているも
のであり、他方のシフトレジスタ２２は、そのシリアル
イン端子Ｄ１が常時“０”レベルに固定されているもの
である。

【００４４】８個の２入力１出力スイッチ２３１〜２３
８の一方の入力端子Ａには、シフトレジスタ２１の対応
する段のパラレルアウト端子Ｑ１〜Ｑ８からの出力が入
力され、一方の入力端子Ｂには、シフトレジスタ２２の
対応する段のパラレルアウト端子Ｑ１〜Ｑ８からの出力
が入力され、これらスイッチ２３１〜２３８の出力端子
Ｙからの信号は、シフトレジスタ２１の対応する段のパ
ラレルイン端子Ｐ１〜Ｐ８に与えられるようになされて
いる。すなわち、スイッチ２３１〜２３８は、シフトレ
ジスタ２２の格納内容を、シフトレジスタ２１の対応す
る段に転送可能にしている。

【００４５】８個の２入力１出力スイッチ２４１〜２４
８については、その接続の詳細な説明は省略するが、ス
イッチ２４１〜２４８は、シフトレジスタ２１の格納内
容を、シフトレジスタ２２の対応する段に転送可能にし
ているものである。

【００４６】これらスイッチ２３１〜２３８及び２４１
〜２４８は、スイッチ制御部２５によって切替制御され
る。スイッチ制御部２５は、制御データ発生部１０が出
力した制御データｕ及びｖによって切替えを制御する
が、この制御については後述の動作説明で明らかにす
る。なお、スイッチ２３１〜２３８は連動して同一端子
Ａ又はＢに切替動作するものであり、スイッチ２４１〜
２４８も連動して同一端子Ａ又はＢに切替動作するもの
である。

【００４７】シフトレジスタ２１のアウト端子Ｑ３及び
Ｑ８はシリアルアウト端子としても機能するようになさ
れており、これらアウト端子Ｑ３及びＱ８からの出力符
号は、セレクタ２６の一方の一対の入力端子１Ａ及び２
Ａに入力される。また、シフトレジスタ２２のアウト端
子Ｑ３及びＱ８はシリアルアウト端子としても機能する
ようになされており、これらアウト端子Ｑ３及びＱ８か
らの出力符号は、セレクタ２６の他方の一対の入力端子
１Ｂ及び２Ｂに入力される。

【００４８】以上のように、この実施例においては、シ
フトレジスタ２１及び２２から符号列を取出す出力段が
３段目及び８段目の２個のものであるが、符号列を取出
す出力段の位置も任意であり、また、取出す出力段の数
も３個以上あっても良いことは勿論である。

【００４９】なお、図１では、説明を簡単にするため
に、シフトレジスタ２１及び２２の段数が８段であって
出力段が３段目及び８段目の符号確定出力部２０を示し
ている。実際に作成した符号確定出力部２０の一例は、
シフトレジスタ２１及び２２が１２段構成のものであ
り、出力段が２段目、４段目、８段目及び１２段目のも
のである。

【００５０】図１に戻って、セレクタ２６には切替用外
部端子が接続されている。セレクタ２６は、切替用外部
端子の印加電圧がシフトレジスタ２１及び２２の３段目
Ｑ３からの選択を指示しているときに入力端子１Ａ及び
１Ｂに入力された符号を選択して出力端子１Ｑ及び２Ｑ
からセレクタ２７の入力端子Ａ及びＢに出力し、切替用
外部端子の印加電圧がシフトレジスタ２１及び２２の８
段目Ｑ８からの選択を指示しているときに入力端子２Ａ
及び２Ｂに入力された符号を選択して出力端子１Ｑ及び
２Ｑからセレクタ２７の入力端子Ａ及びＢに出力する。

【００５１】因みに、シフトレジスタ２１及び２２の３
段目出力又は８段目出力を、切替用外部端子の印加電圧
に基づいて選択するセレクタ２６を設けた点が、従来回
路と大きく異なる点である。

【００５２】セレクタ２７は、切替信号発生部２８から
の切替信号ＳＬに応じて切替動作し、シフトレジスタ２
１又は２２から出力された符号を選択する。セレクタ２
７からの出力信号が、判定確定された符号となる。

【００５３】切替信号発生部２８は、制御データ発生部
１０から与えられた制御データｕ、ｖ、ｚに基づいて切
替信号ＳＬを形成する。その真理値表は図５に示す通り
である。切替信号発生部２８からの切替信号ＳＬの意味
内容については、後述の動作説明で明らかにする。

【００５４】図６は、セレクタ２６及びセレクタ２７の
詳細構成例を示すものであり、アンド回路、オア回路及
びインバータ回路を備えた一般的な構成のものである。

【００５５】セレクタ２６は、入力端子１Ａからの符号
列の通過・通過阻止を、切替用外部端子の印加論理レベ
ルに応じて行なうアンド回路２６１と、入力端子２Ａか
らの符号列の通過・通過阻止を、切替用外部端子の印加
論理レベルをインバータ回路２６２が反転した論理レベ
ルに応じて行なうアンド回路２６３と、これらアンド回
路２６１及び２６３のオア出力を得るオア回路２６４を
備えている。

【００５６】切替用外部端子の印加論理レベルが“１”
であれば、入力端子１Ａからの符号列はアンド回路２６
１をそのまま通過してオア回路２６４に入力され、一
方、入力端子２Ａからの符号列はアンド回路２６３によ
って通過を阻止され、オール“０”の符号列がオア回路
２６４に入力され、その結果、オア回路２６４からは入
力端子１Ａからの符号列がそのまま出力される。切替用
外部端子の印加論理レベルが“０”であれば、上記と対
称的な動作によって、オア回路２６４からは入力端子２
Ａからの符号列がそのまま出力される。

【００５７】セレクタ２６における入力端子１Ｂ及び２
Ｂからの符号列の選択構成は上記と同様であるので、そ
の構成説明及び動作説明は省略する。

【００５８】セレクタ２７の選択構成も、セレクタ２６
における入力端子１Ａ及び２Ａからの符号列の選択構成
と同様であるので、その構成説明及び動作説明は省略す
る。なお、セレクタ２７の場合には、上述したように切
替信号は切替信号発生部２８から与えられる点が、セレ
クタ２６とは異なっている。

【００５９】次に、符号確定出力部２０の動作を、シフ
トレジスタ２１及び２２において符号が確定していく過
程での動作、２個のシフトレジスタ２１及び２２から出
力された符号のいずれを選択させるか決定する動作の順
に説明する。

【００６０】シフトレジスタ２１は、上述のようにシリ
アルイン端子Ｄ１を介して初段に“１”を読み込むよう
になされており、シフトレジスタ２２は、上述のように
シリアルイン端子Ｄ１を介して初段に“０”を読み込む
ようになされている。

【００６１】スイッチ制御部２５は、制御データ発生部
１０からの制御データｕ及びｖの論理レベルの組み合わ
せに応じてスイッチ２３１〜２３８、２４１〜２４８の
制御の仕方を変更する。

【００６２】（Ｉ）スイッチ制御部２５は、制御データ
発生部１０が出力したそのタイミングでの値Ｕが０又は
正（０以上）ならば（制御データｕが“０”ならば）、
スイッチ２４１〜２４８を入力端子Ａ側に切り替えて、
シフトレジスタ２１の内容をシフトレジスタ２２に転送
複写させると共に、スイッチ２３１〜２３８を入力端子
Ａ側に切り替えて、シフトレジスタ２１の内容を継続保
持させる。

【００６３】これにより、少なくとも今回のタイムスロ
ットに係る両シフトレジスタ２１及び２２の初段には、
論理レベル“１”が格納される。上述のように、この場
合は、符号の論理レベルを“１”に確定して良い場合で
ある。

【００６４】なお、値Ｕが０又は正で、値Ｖが負のこと
（制御データｕ及びｖ共に“０”のこと：今回の符号を
“１”にも“０”にも確定して良いこと）は本来ありえ
ないことであるが、制御データ発生部１０での出力ミス
等で生じた場合には、上記と同様に取扱うことにする。

【００６５】（II）スイッチ制御部２５は、制御データ
発生部１０が出力したそのタイミングでの値Ｕが負（０
未満）ならば（制御データｖが“１”ならば：但し、制
御データｕが“０”である場合は除く）、スイッチ２３
１〜２３８を入力端子Ｂ側に切り替えて、シフトレジス
タ２２の内容をシフトレジスタ２１に転送複写させると
共に、スイッチ２４１〜２４８を入力端子Ｂ側に切り替
えて、シフトレジスタ２２の内容を継続保持させる。

【００６６】これにより、少なくとも今回のタイムスロ
ットに係る両シフトレジスタ２１及び２２の初段には、
論理レベル“０”が格納される。上述のように、この場
合は、符号の論理レベルを“０”に確定して良い場合で
ある。

【００６７】（III ）スイッチ制御部２５は、制御デー
タ発生部１０が出力したそのタイミングでの値Ｕが負、
値Ｖが正ならば（制御データｕが“１”、制御データｖ
が“０”ならば）、スイッチ２４１〜２４８を入力端子
Ａ側に切り替えて、シフトレジスタ２１の内容をシフト
レジスタ２２に転送させると共に、スイッチ２３１〜２
３８を入力端子Ｂ側に切り替えて、シフトレジスタ２２
の内容をシフトレジスタ２１に転送させ、両シフトレジ
スタ２１及び２２の内容を移し変える。

【００６８】図２について説明したように、２個のスレ
ッシュホールドレベルによる３値判断では、“１”又は
“０”に符号を確定できる検波信号レベルの領域があ
る。

【００６９】上記場合（Ｉ）は、現在対象のタイムスロ
ットの符号を“１”に確定できる場合であり、両シフト
レジスタ２１及び２２の現在対象のタイムスロットに係
る初段を共に“１”に確定すると共に、過去の符号の論
理レベルもシフトレジスタ２１側の論理レベルに確定さ
せるために、すなわち、シフトレジスタ２１及び２２の
格納内容を同じにするために、シフトレジスタ２１から
シフトレジスタ２２への転送複写を実行させる。

【００７０】上記場合（II）は、現在対象のタイムスロ
ットの符号を“０”に確定できる場合であり、両シフト
レジスタ２１及び２２の現在対象のタイムスロットに係
る初段を共に“０”に確定すると共に、過去の符号の論
理レベルもシフトレジスタ２２側の論理レベルに確定さ
せるために、すなわち、シフトレジスタ２１及び２２の
格納内容を同じにするために、シフトレジスタ２２から
シフトレジスタ２１への転送複写を実行させる。

【００７１】上記場合（III ）は、現在対象のタイムス
ロットの符号を、過去のタイムスロットの情報を反映さ
せても“０”又は“１”に確定できない場合である。こ
のような場合としては、図７に示すように、直前及び今
回のタイムスロットの送信符号列が“０”及び“１”が
交互に繰り返すような場合が多く、“０１０１…”で繰
り返しているか“１０１０…”で繰り返しているか区別
できない。そこで、シフトレジスタ２１及び２２間の格
納内容の移し換えを通じてシフトレジスタ２１に“０１
０１…”を用意させ、シフトレジスタ２２に“１０１０
…”を用意させている。

【００７２】例えば、このように未確定符号がシフトレ
ジスタ２１及び２２に格納されている状態で、現在対象
のタイムスロットの符号が“１”に完全に確定できた場
合（上記場合（Ｉ））には、それ以前の未確定符号列は
“０１０１…”と確定させる。そのため、シフトレジス
タ２１からシフトレジスタ２２への転送複写を実行させ
ている。例えば、符号“１”が２個連続すると、前側の
タイムスロット終了時の符号変化点での検波信号レベル
もある程度大きくなり、その時点でその符号を確定でき
ていたはずであり、今回初めて“１”に確定できるよう
になったことは、その直前符号が“０”であることが非
常に多い。このような考え方に従って、現在対象のタイ
ムスロットの符号が“１”に完全に確定できた場合（上
記場合（Ｉ））には、それ以前の未確定符号列を“０１
０１…”に確定させるため、シフトレジスタ２１からシ
フトレジスタ２２への転送複写を実行させるようにして
いる。

【００７３】同様な考え方により、未確定符号がシフト
レジスタ２１及び２２に格納されている状態で、現在対
象のタイムスロットの符号が“０”に完全に確定できた
場合（上記場合（Ｉ））には、それ以前の未確定符号列
は“１０１０…”と確定させるため、シフトレジスタ２
２からシフトレジスタ２１への転送複写を実行させるよ
うにしている。

【００７４】以上のようなスイッチ制御部２５による制
御によってシフトレジスタ２１及び２２内の符号列が確
定されていくが、未確定のまま出力されることもある。
例えば、シフトレジスタ２１及び２２の３段目のアウト
端子Ｑ３から取り出した符号列は３タイムスロット以内
に確定符号が生じない場合には未確定のまま符号が出力
される。これに対して、シフトレジスタ２１及び２２の
８段目のアウト端子Ｑ８から取り出した符号列は８タイ
ムスロット以内に確定符号が生じない場合にはじめて未
確定のまま符号が出力され、上記の場合に比べて未確定
符号が出力される確率は小さくなる。

【００７５】セレクタ２６がいずれの段からの符号列を
選択しているにせよ、セレクタ２７には未確定符号が入
力されることがある。切替信号発生部２８は、セレクタ
２６からの符号が確定している場合にはそれを選択する
ように、セレクタ２６からの符号が未確定の場合には確
度が高いものを選択するように切替信号ＳＬを作成す
る。

【００７６】切替信号発生部２８は、詳細構成は省略す
るが、セレクタ２７に符号が入力されたタイミングに係
る制御データｕ、ｖ、ｚからいずれのシフトレジスタ２
１又は２２から出力された符号をセレクタ２７に選択さ
せるかを決定する。

【００７７】ここで、切替信号発生部２８は、シフトレ
ジスタ２１及び２２からの３段目からの出力符号が入力
されても、また、８段目からの出力符号が入力されて
も、入力される符号に係るタイムスロットの制御データ
ｕ、ｖ、ｚに基づいて、いずれのシフトレジスタ２１又
は２２からの符号をセレクタ２７に選択させるかを決定
するようになされている。

【００７８】図５は、切替信号発生部２８における切替
信号ＳＬを発生するための真理値表を示している。

【００７９】制御データｕ及びｖが共に“０”のとき
は、対象タイムスロットの符号が“１”に確定されてい
てシフトレジスタ２１及び２２から共に符号“１”が出
力されているので、制御データｚを考慮することなく、
いずれのシフトレジスタ２１又は２２からの符号を選択
しても良いが、この実施例では、切替信号発生部２８は
切替信号ＳＬを“０”にしてシフトレジスタ２１から出
力された符号“１”を選択させる。

【００８０】制御データｕが“０”、制御データｖが
“１”のことは、符号を“１”にも“０”にも確定して
良いという矛盾する場合であるが、制御データ発生部１
０における出力ミス等で生じることもある。この場合に
は、スイッチ制御部２５が上記の場合と同様に取扱って
いることに応じ、切替信号発生部２８も上記の場合と同
様に、切替信号ＳＬを“０”にしてシフトレジスタ２１
から出力された符号“１”を選択させる。

【００８１】制御データｕ及びｖが共に“１”のとき
は、対象タイムスロットの符号が“０”に確定されてい
てシフトレジスタ２１及び２２から共に符号“０”が出
力されているので、制御データｚを考慮することなく、
いずれのシフトレジスタ２１又は２２からの符号を選択
しても良いが、この実施例では、切替信号発生部２８は
切替信号ＳＬを“１”にしてシフトレジスタ２２から出
力された符号“０”を選択させる。

【００８２】制御データｕが“１”、制御データｖが
“０”のときは、(1) その後のタイムスロットの符号確
定で符号が確定され、両シフトレジスタ２１及び２２か
ら同じ符号“０”又は“１”が出力されている場合と、
(2) このタイムスロットに係る符号が未確定のまま、シ
フトレジスタ２１から論理レベル“１”の符号が出力さ
れ、シフトレジスタ２２から論理レベル“０”の符号が
出力されている場合とに分けることができる。前者の場
合は、いずれのシフトレジスタ２１又は２２からの符号
を選択しても良い。従って、後者の場合が問題となる。
このときには、切替信号発生部２８は、制御データｚを
考慮し、制御データｚが“０”でその符号変化点までの
パスの確からしさからこのタイムスロットの符号が
“１”である可能性が高いときに、切替信号ＳＬを
“０”にしてシフトレジスタ２１から出力された符号
“１”を選択させ、制御データｚが“１”でその符号変
化点までのパスの確からしさからこのタイムスロットの
符号が“０”である可能性が高いときに、切替信号ＳＬ
を“１”にしてシフトレジスタ２２から出力された符号
“０”を選択させる。

【００８３】以上のような構成を有し、以上のような動
作を行なう実施例のＧＭＳＫ復調回路の符号識別回路を
備えた装置を設置する際には、設置者は、システムの使
用環境や無線回線品質等に応じて切替用外部端子に印加
する論理レベルを選定する。例えば、無線回線品質が良
好であれば、切替用外部端子に論理レベル“１”を印加
してシフトレジスタ２１及び２２からの３段目出力符号
を取出すようにして、通信遅延時間を短くする。一方、
例えば、無線回線品質が悪い場合には、シフトレジスタ
２１及び２２からの３段目出力符号を取出すようにする
と、符号誤り率が高くなるので、通信遅延時間の増大を
許容し、切替用外部端子に論理レベル“０”を印加して
シフトレジスタ２１及び２２からの８段目出力符号を取
出すようにして、符号誤り率を低下させる。

【００８４】従って、上記実施例によれば、両シフトレ
ジスタ２１及び２２から符号列を取出す出力段を複数に
し、その出力段からの符号列を外部から選択できるよう
にしたので、システムの使用環境や無線回線品質等に応
じて、最適な符号識別を実行できる柔軟性が高い符号識
別回路を提供できる。

【００８５】因に、総長が３段の２個のシフトレジスタ
と、総長が８段の２個のシフトレジスタとの計４個のシ
フトレジスタを設けて、通信遅延時間を優先させる場合
と、符号誤り率を優先させる場合とで切替対応できるよ
うにすることも考えられるが、構成が複雑になって実際
的ではなく、上記実施例のように、２個のシフトレジス
タだけで、通信遅延時間を優先させる場合と符号誤り率
を優先させる場合とに柔軟に対応できるようにすること
は好ましい。

【００８６】なお、上記実施例においては、シフトレジ
スタ２１及び２２間の格納内容の転送にはスイッチ２３
１〜２３８、２４１〜２４８を介在させたものを示した
が、スイッチに代えてセレクタを適用するようにしても
良く、実際上はセレクタを適用することが多くなると考
えられる。また、シフトレジスタ２１及び２２からの符
号列の選択をセレクタ２６で行なうものを示したが、セ
レクタに代えてスイッチを適用するようにしても良い。

【００８７】また、上記実施例においては、ＧＭＳＫ復
調回路の符号識別回路に本発明を適用したものを示した
が、検波信号の理想的アイパタンが図２に示すような形
状を有するデジタル変調方式（例えばＧＴＦＭ変調方
式）の復調回路における符号識別回路に本発明を適用し
ても良い。

【００８８】

【発明の効果】以上のように、本発明によれば、３レベ
ル検出方式に従う符号識別回路における第１及び第２の
シフトレジスタが、その複数の出力段からシリアルに符
号列を出力するようにしたと共に、第１及び第２のシフ
トレジスタのそれぞれについて、出力された複数の符号
列から外部切替信号に基づいて、所定の出力段からの符
号列を選択する選択手段を設けたので、システムの使用
環境や無線回線品質等に応じた符号誤り率を優先させる
か通信遅延時間を優先させるかに柔軟に対応することが
できるデジタル復調回路の符号識別回路を実現できる。

【図面の簡単な説明】

【図１】実施例の符号識別回路の符号確定出力部の構成
を示すブロック図である。

【図２】ＧＭＳＫ変調信号の検波信号の理想的アイパタ
ンを示す説明図である。

【図３】ＧＭＳＫ変調におけるベースバンドフィルタ
（ガウシアンフィルタ）の応答特性を示す説明図であ
る。

【図４】実施例の制御データ発生部の構成を示すブロッ
ク図である。

【図５】実施例の切替信号発生部の切替信号を発生させ
るための真理値を示す図表である。

【図６】実施例のセレクタの詳細構成を示すブロック図
である。

【図７】実施例のシフトレジスタに不確定符号が格納さ
れている様子の説明図である。

【符号の説明】

１０…制御データ発生部、２０…符号確定出力部、２
１、２２…シフトレジスタ、２３１〜２３８、２４１〜
２４８…スイッチ（シフトレジスタ間符号情報転送
部）、２５…スイッチ制御部（符号情報転送制御部）、
２６、２７…セレクタ、２８…切替信号発生部。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 理想的アイパタンで符号変化点における
   検波信号レベルを２個のスレッシュホールドレベルによ
   って容易に３個の領域に分割できるデジタル変調信号を
   検波した検波信号が入力され、符号変化点における検波
   信号レベルに基づいて、その符号変化点の直前のタイム
   スロットにおけるアイパタンにおけるパスを推定可能な
   制御データを発生する制御データ発生部と、 初段に“１”を取り込む第１のシフトレジスタと、 初段に“０”を取り込む第２のシフトレジスタと、 上記第１及び第２のシフトレジスタの格納内容を他方に
   並列に転送させることを行なうシフトレジスタ間符号情
   報転送部と、 上記制御データ発生部が発生した制御データに基づい
   て、対象タイムスロットの符号の論理レベルが“１”に
   確定できる第１の場合、対象タイムスロットの符号の論
   理レベルが“０”に確定できる第２の場合、対象タイム
   スロットの符号の論理レベルが“１”及び“０”に確定
   できない第３の場合に場合分けして上記シフトレジスタ
   間符号情報転送部を制御し、第１の場合に、上記第１の
   シフトレジスタの格納内容を上記第２のシフトレジスタ
   に転送複写させ、第２の場合に、上記第２のシフトレジ
   スタの格納内容を上記第１のシフトレジスタに転送複写
   させ、第３の場合に、上記第１及び第２のシフトレジス
   タの格納内容を入れ替えさせる符号情報転送制御部と、 上記第１及び第２のシフトレジスタの複数の出力段から
   シリアルに出力された符号列の中から、上記第１及び第
   ２のシフトレジスタのそれぞれについて、外部切替信号
   に基づいて、所定の出力段からの符号列を選択する第１
   の選択手段と、 上記制御データ発生部が発生した制御データに基づい
   て、この第１の選択手段を介した上記第１及び第２のシ
   フトレジスタからシリアルに出力された２個の符号の
   内、論理レベルの確度が高いものを選択して出力する第
   ２の選択手段とを備えたことを特徴とするデジタル復調
   回路の符号識別回路。
2. 【請求項２】 上記デジタル変調信号がＧＭＳＫ変調信
   号であることを特徴とした請求項１に記載のデジタル復
   調回路の符号識別回路。