JP2959373B2 - 基板へのスパッタ方法及びスパッタ装置 - Google Patents

基板へのスパッタ方法及びスパッタ装置

Info

Publication number
JP2959373B2
JP2959373B2 JP35088193A JP35088193A JP2959373B2 JP 2959373 B2 JP2959373 B2 JP 2959373B2 JP 35088193 A JP35088193 A JP 35088193A JP 35088193 A JP35088193 A JP 35088193A JP 2959373 B2 JP2959373 B2 JP 2959373B2
Authority
JP
Japan
Prior art keywords
substrate
sputtering
chamber
plasma etching
degassing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35088193A
Other languages
English (en)
Other versions
JPH07188915A (ja
Inventor
晶 磯部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18413532&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2959373(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP35088193A priority Critical patent/JP2959373B2/ja
Publication of JPH07188915A publication Critical patent/JPH07188915A/ja
Application granted granted Critical
Publication of JP2959373B2 publication Critical patent/JP2959373B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Physical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置の製造工程等
に用いられるスパッタ方法及びスパッタ装置に関し、特
に、多層配線の配線用金属形成に用いられるスパッタ方
法及びスパッタ装置に関する。
【0002】
【従来の技術】近年、大規模集積回路(LSI)におい
ては、配線構造は多層化が進んでいる。このような多層
配線構造を形成するのにスパッタ装置が用いられる。
【0003】たとえば、多層配線構造は、図6の(A)
に示すように、半導体基板61上に第1層のアルミニウ
ム層62を形成し、その上に層間絶縁層63を形成し、
次に、層間絶縁層63にスルーホール64を開孔する。
この状態で第1層のアルミニウム層62に自然酸化層6
5が形成されているので、スパッタ装置内のRF(Ra
dio Frequency)プラズマエッチング室に
おいてArガスをプラズマ化してエッチング除去する。
その後、図6の(B)に示すように、同一スパッタ装置
内のスパッタ室において第2層のアルミニウム層66を
スパッタ成膜する。これにより、第1層のアルミニウム
層62と第2層のアルミニウム層66との間には安定な
スルーホール抵抗が得られる。
【0004】上述の多層配線構造を形成するためのスパ
ッタ装置は、一般に、図7に示すごとく、半導体基板
(この場合、ウエハ)をロードするためのロードロック
室71、基板を加熱して吸着した水分を予め放出させる
ためのデガス室72、スパッタ前に基板をエッチングす
るためのRFプラズマエッチング室73、スパッタリン
グを行う複数のスパッタ室74−1、74−2、及びこ
れら各室を接続して真空を破らずに基板を搬送させるた
めの搬送室75を構えている。これにより、多層の配線
構造を形成できる。
【0005】
【発明が解決しようとする課題】図7のスパッタ装置を
用いて多層配線構造を形成した場合の基板(ウエハ)温
度を図8の曲線Aに示すと、時間t1〜t2において、基
板をデガス室72にて加熱して予め基板に吸着した水分
を放出させる。これにより、次のRFプラズマエッチン
グ工程後の自然酸化層の成膜を抑止する。次に、時間t
2〜t3において、基板をデガス室72から搬送室75を
介してRFプラズマエッチング室73に移すが、この場
合、搬送室75も真空のために基板温度は余り下がらな
い。次に、時間t3〜t4においてRFプラズマエッチン
グ室73において基板をエッチングして図6の自然酸化
層65をエッチング除去するが、基板はプラズマからの
熱により上昇し、この場合、デガス時の温度よりも上昇
する。この結果、基板から再び水分放出が起こり、スパ
ッタ前に自然酸化層が再形成されてしまう。また、時間
4〜t5においては、基板はRFプラズマエッチング室
73から搬送室75を介してスパッタ室74−1に移さ
れ、時間t5〜t6において、スパッタ室74−1におい
てスパッタが行われ、基板温度は図示のごとく変化し、
スパッタ時においても水分放出がある。
【0006】このように、デガス処理を行った後のRF
エッチング後においても基板からの水分放出により自然
酸化層が形成される。特に、層間絶縁層として塗布絶縁
層(SOG)等の吸湿性の大きいものを使用すると、水
分放出量が多くなり、この結果、多層配線の第1層が酸
化されて自然酸化層が形成される。この結果、スルーホ
ール抵抗がばらついたり、あるいは大きくなるという課
題がある。この場合の水分放出量はデガス処理を行わな
い場合に比較してわずかな量であるが、微細なスルーホ
ールの場合には顕著な影響がある。
【0007】なお、デガス時の基板温度を、図8の曲線
Bのごとく、たとえ高くしても、RFエッチング後の基
板温度はデガス時の基板温度を越えるために、自然酸化
層の形成抑止効果は少ない。また、デガス処理時間を長
くしても、同様に、自然酸化層の形成抑止効果は少な
い。
【0008】また、RFプラズマエッチング工程におけ
るたとえばアノードカップル型RFプラズマエッチング
室のアノードを液体窒素で冷却することが知られている
(参照:特開平2−309632号公報)。すなわち、
図9に示すごとく、RFプラズマエッチング室には、基
板(ウエハ)1を装着する基板ホールダとしてのカソー
ド2及びアノード3が設けられており、この場合、カソ
ード2は接地され、アノード3は高周波電源4に接続さ
れている。このアノード3に液体窒素流入口3a及び液
体窒素流出口3bを設けて液体窒素を流し、基板1から
放出されたプラズマ中の水分をアノード3に吸着しよう
とするものである。なお、5はシールド(絶縁部)、6
はArガス導入口、7は真空排気口である。しかしなが
ら、水分は配線金属にきわめて近い層間絶縁層から放出
されるので、プラズマ中の水分をアノードに吸着させて
も、自然酸化層の形成抑制効果はなく、また、スパッタ
中については対策されていない。
【0009】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、基板にデガス処理及びプラズマエッチン
グ処理を施した後にスパッタ処理を行う基板へのスパッ
タ方法において、基板を冷却することにより、デガス処
理の終了からスパッタ処理の終了までの間は基板の温度
をデガス処理時の基板の温度より低く保持するようにし
たものである。
【0010】
【作用】上述の手段によれば、エッチング処理中及びス
パッタ処理中における基板からの水分の放出は抑制され
る。
【0011】
【作用】上述の手段によれば、エッチング中の基板が直
接冷却される。
【0012】
【実施例】図1は本発明に係るスパッタ装置の第1の実
施例を示す断面図であって、RFプラズマエッチング室
を示す。図1においては、エッチング室壁面は接地され
ており、基板ホールダ2が高周波電源4に接続されてい
る。
【0013】また、図1の基板ホールダ2内には冷却水
配管8を設け、これに冷却水を流すことにより、基板1
を直接冷却する。さらに、基板ホールダ2においては、
基板抑え2aにより基板1を抑え付けると共に、基板1
の裏面側よりArガス導入口9よりArガスを導入する
ことにより基板1と基板ホールダ2との結合を強くす
る。たとえば、エッチング室の内圧は8mTorrであ
るのに対し、Arガスの導入により基板1と基板ホール
ダ2との間のガス圧力は数100mTorrとなり、こ
の結果、基板1の熱は基板ホールダ2にすみやかに伝達
することになる。
【0014】図1のRFプラズマエッチング室を図7の
スパッタ装置に適用した場合の図6に示す半導体装置
(基板)の製造工程を図2を参照して説明する。時間t
1〜t2において、図6の(A)に示す基板1をデガス室
72にて200°Cに加熱して基板1からガスを脱く。
次に、時間t2〜t3において、基板1をデガス室72か
ら搬送室75を介して図1のRFプラズマエッチング室
に移すが、この場合、搬送室75も真空のために基板温
度は余り下がらない。時間t3〜t4においては、図1の
RFプラズマエッチング室において基板1をエッチング
して図6の(A)に示す自然酸化層65をエッチング除
去する。このときのエッチング条件は、エッチング室内
圧を8mTorr、高周波電源4のパワーを1KWとす
る。これにより、膜厚200Å程度の自然酸化層65を
除去する。また、同時に、冷却水を冷却水配管8に流す
ので、基板温度はほとんど上昇しない。この結果、基板
1からの水分の再放出はなく、基板1は清浄な表面を維
持する。
【0015】時間t4〜t5においては、清浄な表面を維
持した状態の基板1が図1のRFプラズマエッチング室
から搬送室75を介してスパッタ室74−1に移され、
時間t5〜t6において、スパッタ室74−1にてスパッ
タが行われ、図6の(B)に示す半導体装置が得られ
る。この場合も、基板温度はデガス時より上昇せず、従
って、水分の再放出はない。
【0016】図3は本発明に係るスパッタ装置の第2の
実施例を示し、RFプラズマエッチング室の基板ホール
ダ2の部分のみを示す。すなわち、基板ホールダ2内に
静電吸着用電極10を設け、これに静電吸着用電源11
の電圧を印加し、これにより、基板1を静電吸着により
基板ホールダ2に接触させる。従って、第1の実施例の
ごとく基板抑え2a等による機械的な方法によって基板
1を保持していないため、その部分の微妙な調整を必要
とせず、搬送の不具合や冷却効率の不安定さがない。
【0017】図4は本発明に係るスパッタ装置の第3の
実施例を示し、各室間を基板1を搬送するための搬送部
材を示す。この搬送部材においては、アーム21に基板
1を保持するための基板ホールダ2’を設ける。また、
基板ホールダ2’内には静電吸着用電極22を設け、こ
れに静電吸着用電源23の電圧を印加し、これにより、
第2の実施例と同様に、基板1を静電吸着により基板ホ
ールダ2’に接触させる。さらに、基板ホールダ2’に
は、ペルティエ素子24が埋め込められており、これに
熱吸収が起こるように電流を流すことにより、基板1の
搬送中の冷却を行う。
【0018】図4の搬送部材を図7のスパッタ装置に適
用した場合の図6に示す半導体装置(基板)の製造工程
を図5を参照して説明する。時間t1〜t2において、図
6の(A)に示す基板1をデガス室72にて200°C
に加熱して基板1からガスを脱く。次に、時間t2〜t3
において、基板1をデガス室72から搬送室75を介し
て図1のRFプラズマエッチング室に移すが、この場
合、図4の搬送部材により冷却されるために基板温度は
低下する。時間t3〜t4においては、RFプラズマエッ
チング室73において基板1をエッチングして図6の
(A)に示す自然酸化層65をエッチング除去する。こ
のとき、基板1はプラズマからの熱により上昇するが、
デガス時の温度より低い。この結果、基板1からの水分
の再放出はなく、基板1は清浄な表面を維持する。
【0019】時間t4〜t5においては、清浄な表面を維
持した状態の基板1がRFプラズマエッチング室73か
ら搬送室75を介してスパッタ室74−1に移され、こ
の場合、図4の搬送部材により冷却されるので、基板温
度は低下する。さらに、時間t5〜t6において、スパッ
タ室74−1にてスパッタが行われ、図6の(B)に示
す半導体装置が得られる。この場合も、基板温度はデガ
ス時より上昇せず、従って、水分の再放出はない。
【0020】第3の実施例においては、搬送中に基板を
冷却するために、RFプラズマエッチング室において冷
却のための時間をとる必要がないので、スループットの
点で第1、第2の実施例より有利である。また、第1も
しくは第2の実施例であるRFプラズマエッチング室と
第3の実施例である搬送部材とを組合わせることもでき
る。この場合には、図5の点線で示すごとく、基板温度
はさらに低くなり、デガス時の温度より上昇することは
ない。なお、第1、第2の実施例における冷却用媒体は
水以外にもなし得る。
【0021】
【発明の効果】以上説明したように本発明によれば、ス
パッタ前のエッチング時における基板からの水分放出量
を少なくでき、従って、これにより得られる多層配線構
造のスルーホール抵抗がばらついたり、大きくなったり
しない。
【図面の簡単な説明】
【図1】本発明に係るスパッタ装置の第1の実施例を示
す断面図である。
【図2】図1の動作を説明する基板温度のタイミング図
である。
【図3】本発明に係るスパッタ装置の第2の実施例を示
す断面図である。
【図4】本発明に係るスパッタ装置の第3の実施例を示
す断面図及び平面図である。
【図5】図4の動作を説明する基板温度のタイミング図
である。
【図6】多層配線を説明する断面図である。
【図7】一般的なスパッタ装置を示す図である。
【図8】図7の動作を説明する基板温度のタイミング図
である。
【図9】従来のRFプラズマエッチング室を示す断面図
である。
【符号の説明】
1…基板(ウエハ) 2、2’…カソード 3…アノード 3a…液体窒素流入口 3b…液体窒素流出口 8…冷却水配管 9…Arガス導入口 10…静電吸着用電極 11…静電吸着用電源 21…搬送アーム 22…静電吸着用電極 23…静電吸着用電源 24…ペルティエ素子 51…半導体基板 52…第1層のアルミニウム層 53…層間絶縁層 54…スルーホール 55…自然酸化層 56…第2層のアルミニウム層 71…ロードロック室 72…デガス室 73…RFプラズマエッチング室 74−1、74−2…スパッタ室 75…搬送室
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 21/31 H01L 21/68 P 21/68 21/302 B

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 基板(1)にデガス処理及びプラズマエ
    ッチング処理を施した後にスパッタ処理を行う基板への
    スパッタ方法において、 前記基板を冷却することにより、前記デガス処理の終了
    から前記スパッタ処理の終了までの間は前記基板の温度
    を前記デガス処理時の前記基板の温度より低く保持する
    ことを特徴とする基板へのスパッタ方法。
  2. 【請求項2】 前記基板にプラズマエッチング処理を施
    しているときに前記基板を冷却する請求項1に記載の基
    板へのスパッタ方法。
  3. 【請求項3】 前記デガス処理、前記プラズマエッチン
    グ処理及び前記スパッタ処理の各処理間の搬送中に前記
    基板を冷却する請求項1または2に記載の基板へのスパ
    ッタ方法。
  4. 【請求項4】 スパッタ処理前の基板をエッチングする
    ためのエッチング室を具備するスパッタ装置において、 前記エッチング室の基板ホールダに前記基板を冷却する
    ための冷却機構(8)を設け、該冷却機構には前記基板
    と前記基板ホールダとの間にArガスを導入する手段
    (9)を設けたことを特徴とするスパッタ装置。
  5. 【請求項5】 デガス室(72)、エッチング室(7
    3)及びスパッタ室(74−1,…)を具備するスパッ
    タ装置において、 基板(1)を前記室間で搬送する搬送部材に前記基板を
    冷却する冷却機構を設け、該冷却機構はペルティエ素子
    に通電することにより前記基板を冷却することを特徴と
    するスパッタ装置。
JP35088193A 1993-12-27 1993-12-27 基板へのスパッタ方法及びスパッタ装置 Expired - Fee Related JP2959373B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35088193A JP2959373B2 (ja) 1993-12-27 1993-12-27 基板へのスパッタ方法及びスパッタ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35088193A JP2959373B2 (ja) 1993-12-27 1993-12-27 基板へのスパッタ方法及びスパッタ装置

Publications (2)

Publication Number Publication Date
JPH07188915A JPH07188915A (ja) 1995-07-25
JP2959373B2 true JP2959373B2 (ja) 1999-10-06

Family

ID=18413532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35088193A Expired - Fee Related JP2959373B2 (ja) 1993-12-27 1993-12-27 基板へのスパッタ方法及びスパッタ装置

Country Status (1)

Country Link
JP (1) JP2959373B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016056391A1 (ja) * 2014-10-09 2016-04-14 東京エレクトロン株式会社 被処理体の温度制御機構、及び多層膜から窒化膜を選択的にエッチングする方法
JP2016082216A (ja) 2014-10-09 2016-05-16 東京エレクトロン株式会社 被処理体の温度制御機構、及び多層膜から窒化膜を選択的にエッチングする方法
JP6480823B2 (ja) 2015-07-23 2019-03-13 東芝メモリ株式会社 半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4940283A (ja) * 1972-08-24 1974-04-15
JPS61159572A (ja) * 1985-01-07 1986-07-19 Hitachi Ltd 連続スパツタ装置

Also Published As

Publication number Publication date
JPH07188915A (ja) 1995-07-25

Similar Documents

Publication Publication Date Title
JP3537269B2 (ja) マルチチャンバースパッタリング装置
US5683940A (en) Method of depositing a reflow SiO2 film
US6391437B1 (en) Composite material and manufacturing method thereof, substrate processing apparatus and manufacturing method thereof, substrate mounting stage and manufacturing method thereof, and substrate processing method
CN104143521B (zh) 原位金属硬掩模形状控制的脉冲电介质蚀刻工艺
US8668835B1 (en) Method of etching self-aligned vias and trenches in a multi-layer film stack
US5933752A (en) Method and apparatus for forming solder bumps for a semiconductor device
JPS61170050A (ja) 低抵抗接点の形成方法
JPH1064908A (ja) 半導体装置の配線形成方法及びスパッタ装置
JPH09298192A (ja) 半導体装置の製造装置および静電チャックからのウエハ脱着方法
JP2959373B2 (ja) 基板へのスパッタ方法及びスパッタ装置
JP2004014752A (ja) 静電チャック、被処理体載置台およびプラズマ処理装置
JPH09310173A (ja) スパッタリング後の基板の取り扱い方法及びスパッタリング装置
JP2008047661A (ja) 成膜装置及び半導体装置の製造方法
JP2008045219A (ja) リフロースパッタリング方法及びリフロースパッタリング装置
JPH11260913A (ja) 半導体装置の製造方法
JPH11307479A (ja) 高温リフロースパッタリング方法及び高温リフロースパッタリング装置
JP4129152B2 (ja) 基板載置部材およびそれを用いた基板処理装置
JPH07183279A (ja) 処理装置
JPH10237639A (ja) 集積回路用バリア膜を作成するスパッタリング装置
JPH11354503A (ja) エッチング装置およびその操作方法ならびに半導体装置の製造方法
JPH01258444A (ja) ドライ前処理装置
JPH10242028A (ja) 層間絶縁膜とレジスト材料層との密着性改善方法
JP2006054282A (ja) 真空処理装置およびウェハ温度復帰方法
JPH10261596A (ja) 半導体装置の製造方法
JP2001068434A (ja) 銅めっき装置

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees