JP2953342B2 - The driving method of plasma display panel - Google Patents

The driving method of plasma display panel

Info

Publication number
JP2953342B2
JP2953342B2 JP7127392A JP12739295A JP2953342B2 JP 2953342 B2 JP2953342 B2 JP 2953342B2 JP 7127392 A JP7127392 A JP 7127392A JP 12739295 A JP12739295 A JP 12739295A JP 2953342 B2 JP2953342 B2 JP 2953342B2
Authority
JP
Japan
Prior art keywords
data
electrodes
discharge
pulse
driving method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7127392A
Other languages
Japanese (ja)
Other versions
JPH08305319A (en
Inventor
幸輝 伊関
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP7127392A priority Critical patent/JP2953342B2/en
Publication of JPH08305319A publication Critical patent/JPH08305319A/en
Application granted granted Critical
Publication of JP2953342B2 publication Critical patent/JP2953342B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Fee Related legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明はプラズマディスプレイパネルの駆動方法に関し、特にメモリ型プラズマディスプレイパネルの駆動方法に関する。 The present invention relates to an driving method of a plasma display panel, and more particularly to a driving method of a memory type plasma display panel.

【0002】 [0002]

【従来の技術】プラズマディスプレイパネル(PDP) BACKGROUND OF THE INVENTION plasma display panel (PDP)
は、薄型構造であること、ちらつきがないこと、表示コントラスト比が大きいこと、比較的に大画面の製造が可能であること、応答速度が速いこと、自発光型であり且つ蛍光体の利用により多色発光が可能であること等、多くの特長を有している。 , It is thin structure, it is no flicker, it displays a large contrast ratio, it is possible to produce a large screen relatively, quick response speed, by the use of it and phosphor self-luminous it like can provide multicolored images light emission, it has a number of features. このため、近年、コンピュータ関連の表示装置やカラー画像表示等の分野に広く用いられるようになりつつある。 Therefore, in recent years, becoming widely used in the fields such as a display device and a color image display of computer-related.

【0003】PDPには動作方式により、電極が誘電体で被覆されて間接的に交流放電の状態で動作させる交流放電(AC)型と、電極が放電空間に露出して直接的に直流放電の状態で動作せる直流放電(DC)型とがある。 [0003] By the PDP operation method, the electrode and the AC discharge (AC) type operating in the state of being covered with a dielectric indirectly AC discharge, the electrode is directly DC discharge exposed to the discharge space there is a DC discharge (DC) type operating to a state. さらにAC型には、その駆動方式として、放電セルのメモリ機能を利用するメモリ動作型と、これを利用しないリフレッシュ動作型とがある。 More AC type, as a driving method, there are a memory operation type that utilizes a memory function of the discharge cells, and a refresh operation type that does not use this. 輝度は、放電回数すなわちパルス電圧の繰り返し数に比例する。 Brightness is proportional to the number of repetitions of the number of discharges or pulse voltage. リフレッシュ型は、表示容量が大きくなると輝度が低下するため、 Since refresh type, to decrease the luminance when the display capacity increases,
主として小表示容量のパネルに使用される。 It is mainly used in the panel of small display capacity.

【0004】図9は、従来のACメモリ型PDPを例示するブロック図である。 [0004] Figure 9 is a block diagram illustrating a conventional AC memory type PDP. ドットマトリクス表示用のPD PD for the dot matrix display
Pパネル22は、相互に平行に配列された多数の走査電極Sc 1 、S c2 、…、S cjおよび維持電極S u1 、S u2 P panel 22 includes a plurality of scanning electrodes arranged parallel to each other Sc 1, S c2, ..., S cj and sustain electrodes S u1, S u2,
…、S ujと、これら走査電極および維持電極と直交(交差)して配列されたデータ電極D a1 、D a2 、…、D akとを備える。 ... comprises a S uj, perpendicular to the scanning electrodes and the sustain electrodes (crossing) to the data arrayed electrodes D a1, D a2, ..., and D ak. 各表示セル23は各電極の交差部分に配置される。 Each display cell 23 is disposed at the intersection of each electrode. 同図では、PDPパネル22の電極配置の構造に着目し、表示セル23をj×k個の行列として表示する。 In the drawing, paying attention to the structure of the electrode arrangement of the PDP panel 22 displays the display cell 23 as j × k-number of matrices.

【0005】図8は、図9のメモリ型PDPの1つの表示セル23の断面構造を示す。 [0005] Figure 8 shows a cross-sectional structure of a memory-type PDP of one display cell 23 of FIG. PDPは、表示側の前面および背面に夫々配設されるガラス製の第1および第2 PDP includes a first glass that are respectively disposed in front and rear of the display side and a second
の絶縁基板11、19を有する。 Having an insulating substrate 11, 19. 第2の絶縁基板19上には走査電極17および維持電極18が相互に平行に配置され、また、第1の絶縁基板11上にはデータ電極1 The over the second insulating substrate 19 scan electrode 17 and sustain electrodes 18 are arranged parallel to each other and, on the first insulating substrate 11 data electrode 1
2が配置され、データ電極12は走査電極17および維持電極18と直交している。 2 is arranged, the data electrodes 12 are perpendicular to the scanning electrodes 17 and sustain electrodes 18. 第1および第2の絶縁基板11、19の間の放電ガス空間21には、ヘリウム、ネオン、キセノン等あるいはそれらの混合ガスからなる放電ガスが充填される。 The discharge gas space 21 between the first and second insulating substrates 11 and 19, helium, neon, discharge gas consisting of xenon or a mixed gas thereof is filled. 隔壁20が、放電ガス空間を確保するとともに、各表示セル相互間を区切るために配置される。 Partition wall 20, while securing a discharge gas space, are arranged to delimit between each display cell together. 第2の絶縁基板19の内面には、走査電極17および維持電極18を覆う誘電体材料からなる誘電体16 The inner surface of the second insulating substrate 19, a dielectric 16 made of a dielectric material covering the scan electrodes 17 and sustain electrodes 18
と、この誘電体を放電から保護する酸化マグネシウム等からなる保護膜15とが形成される。 When the protective film 15 made of magnesium oxide to protect the dielectric from the discharge is formed. 第1の絶縁基板1 A first insulating substrate 1
1の内面には、誘電体13がデータ電極12上を覆って形成され、更に、蛍光体14がこの誘電体13上に塗布される。 The first inner surface, the dielectric 13 is formed to cover the data electrodes 12 above, further, the phosphor 14 is coated on the dielectric 13. 蛍光体14は、放電ガスの放電により発生する紫外線を可視光に変換する。 Phosphor 14 converts the ultraviolet rays generated by the discharge of the discharge gas into visible light. ここで、蛍光体14をRG Here, the phosphor 14 RG
Bの3色に塗り分けることにより、カラー表示が可能なPDPを得ることができる。 By separately applying the three colors of B, it is possible to obtain a PDP capable of color display.

【0006】次に、選択された表示セル23の放電動作について説明する。 Next, a description will be given of the discharging operation of the selected display cell 23. 走査電極17とデータ電極12との間に放電の閾値を越えるパルス電圧を印加し放電を開始させると、このパルス電圧の極性に対応する正負の電荷が放電ガス空間21両側の誘電体13、16の表面に吸引され、放電の成長に従って電荷の堆積が生じる。 When a pulse voltage exceeding a threshold value of the discharge is applied to start electric discharge between the scanning electrodes 17 and data electrodes 12, positive and negative charges on both sides a discharge gas space 21 corresponding to the polarity of the pulse voltage dielectric 13 and 16 is sucked on the surface, charge deposition occurs in accordance with the growth of the discharge. この堆積電荷に起因する等価的な内部電圧すなわち壁電圧は、印加されたパルス電圧と逆極性であるので、放電の成長とともにセル内部の実効電圧が低下する。 Equivalent internal voltage, that the wall voltage caused by the deposition charge because it is the applied pulse voltage and reverse polarity, the effective voltage of the internal cells is decreased with the growth of the discharge. このため、印加されたパルス電圧が一定値を保持していても、 Therefore, the applied pulse voltage is also holds a constant value,
放電は維持できずついには停止することとなる。 Discharge finally can not be maintained will be able to stop.

【0007】その後に、相互に隣接する走査電極17と維持電極18との間に、壁電圧と同極性のパルス電圧である維持パルスを印加すると、維持パルスが壁電圧と重畳し、維持パルスの電圧振幅が低くても放電の閾値を越えることが出来る。 [0007] Then, between the scanning electrodes 17 and the sustain electrodes 18 adjacent to each other, when the sustain pulse is applied is a wall voltage having the same polarity of the pulse voltage, the sustain pulse is overlapped with the wall voltage, the sustain pulse can be low voltage amplitude exceeds a threshold value of the discharge. 即ち、維持パルスを走査電極17と維持電極18との間に印加し続けることにより、表示セル内の放電が維持できる。 That is, by continuing to apply between the sustain pulse and the scan electrodes 17 and sustain electrodes 18, it can be maintained discharge in the display cell. この機能が先に述べたメモリ機能である。 This function is a memory function that previously described. また、走査電極17又は維持電極18に壁電圧を中和するような大きさおよび幅の低電圧の消去パルスを印加することにより、放電を停止させることが出来る。 Further, by applying an erase pulse of a low voltage of a magnitude and width so as to neutralize the wall voltage to the scan electrodes 17 or the sustain electrode 18, discharge can be stopped.

【0008】図7は、図8および図9のPDPで階調表示を行なうために、1フィールドを複数のサブフィールドに分割して駆動する際のPDPの駆動タイミングを示す模式図である。 [0008] Figure 7, in order to perform the gradation display in the PDP of FIG. 8 and FIG. 9 is a schematic diagram showing the drive timing of the PDP at the time of driving by dividing one field into a plurality of subfields. 図7では、4つのサブフィールド、即ち、SF1、SF2、SF3、SF4に分けた例を示している。 In Figure 7, four sub-fields, i.e., an example of dividing the SF1, SF2, SF3, SF4. まず、全表示セルを同時に予備放電させる予備放電期間Aがあり、続いて全表示セルを同時に予備放電消去する予備放電消去期間Bが存在する。 First, there is the preliminary discharge period A which simultaneously pre discharged more cells, followed by preliminary discharge erase period B simultaneously priming discharge erasing all the display cells are present. その後の書込み放電期間Cにおいては、走査電極S c1からS cj迄に対し線順次に走査パルスを印加する。 In the subsequent writing discharge period C, and sequentially applied to the scan pulse line against until S cj from the scanning electrode S c1. 図中の斜線を引いた部分が各走査電極の書込みタイミングである。 They hatched a pulling portion in the drawing is a write timing of the scanning electrodes. 最終の走査電極S cjの書込みが終了した後に、全ての表示セルを、維持放電期間D1、D2、D3、D4の内から選択された所定期間に夫々維持放電させる。 After writing the last scan electrode S cj is completed, all the display cells, sustain discharge period D1, D2, D3, the predetermined time period selected from among D4 to each sustain discharge. この維持放電期間D1、D2、D3、D4が夫々T、T/2、T/4、 The sustain discharge period D1, D2, D3, D4 are respectively T, T / 2, T / 4,
T/8となるように選定されており、夫々の発光セルの発光時間を2 nで重み付けすることで階調表示(16階調=2 4 )を行う。 T / 8 and are selected so that performs gradation display (16 gradations = 2 4) by weighting the emission time of each light emitting cell 2 n.

【0009】図10は、上述したPDPの駆動における1サブフィールド期間の駆動電圧波形を例示するタイミングチャートである。 [0009] Figure 10 is a timing chart illustrating a driving voltage waveform of one sub-field period in the driving of the PDP as described above. 維持電極S u1 、S u2 、…、S ujに印加される共通の維持電極駆動波形COMと、走査電極S c1 、S c2 、…、S cjに印加される走査電極駆動波形S Sustain electrodes S u1, S u2, ..., S and common sustain electrode driving waveform COM applied to uj, scanning electrodes S c1, S c2, ..., scan electrode driving waveform applied to the S cj S
1 、S 2 、…、S jと、データ電極D i (1≦i≦k)に印加されるデータ電極駆動波形DATAとが示されている。 1, S 2, ..., and S j, and the data electrode driving waveform DATA is applied to the data electrode D i (1 ≦ i ≦ k ) are shown. 駆動の一周期は、予備放電期間Aと予備放電消去期間Bと書込み放電期間Cと維持放電期間Dとから成る。 One cycle of the drive consists of preliminary discharge period A and preliminary discharge erasing period B and the write discharge period C and the sustain discharge period D.

【0010】予備放電期間Aおよび予備放電消去期間B [0010] The preliminary discharge period A and preliminary discharge erase period B
は、書込み放電期間Cにおいて安定した書込み放電特性を得るために、放電ガス空間内に活性粒子および壁電荷を生成するための期間である。 In order to obtain a stable address discharge characteristics in the address discharge period C, a period for generating the active particles and the wall charges in the discharge gas space. この期間の印加パルスは、PDPパネル22の全表示セルを同時に放電させる予備放電パルス24と、放電を消去する予備放電消去パルス25とで構成される。 Applying pulses of the period is comprised between the preliminary discharge pulse 24 for discharging all the display cells of the PDP panel 22 at the same time, the preliminary discharge erasing pulse 25 for erasing discharge.

【0011】書込み放電期間Cは、各走査電極S c1 、S [0011] The write discharge period C, each scanning electrode S c1, S
c2 、…、S cjにそれぞれ走査パルス26をシークエンシャルに独立したタイミングで印加し、線順次に書込み放電を行う期間である。 c2, ..., is applied at the timing independent of each scan pulse 26 to S cj in Sequential is a period for performing line-sequential address discharge. 例えば図9に示した、走査電極S For example as shown in FIG. 9, the scanning electrode S
c1とデータ電極D a3との交差部分に作られる表示セル2 c1 and display cells 2 made at the intersection between data electrode D a3
3に発光データを書き込むには、駆動波形S 1の走査パルス26のタイミングと一致させ、データ電極D a3にデータパルス29を印加し、走査電極S c1とデータ電極D To write emission data 3, to match the timing of the scanning pulse 26 of the drive waveform S 1, the data pulse 29 is applied to the data electrodes D a3, scanning electrodes S c1 and the data electrodes D
a3との間の表示セル23に放電を発生させる。 generating a discharge in the display cells 23 between the a3. 表示セル23に発光データを書き込まない場合にはデータパルス29を印加しない。 When not writing the light emission data to the display cell 23 does not apply data pulses 29.

【0012】維持放電期間Dは、書込み放電期間Cにおいて書込み放電した表示セルを、メモリ機能に従って維持放電させる期間であり、維持パルス27、28により走査電極と維持電極との間で放電を反復させ点灯を持続させる。 [0012] sustain discharge period D is a display cell in which address discharge in the address discharge period C, a period in which a sustain discharge according to the memory function, the discharge is repeated between the scan electrodes and the sustain electrodes by the sustain pulses 27 and 28 to sustain the lighting.

【0013】 [0013]

【発明が解決しようとする課題】プラズマディスプレイパネルの駆動においては、近年の大画面化および高精細化に伴い表示セル数の増加が著しい。 [SUMMARY OF THE INVENTION In the driving of the plasma display panel, a significant increase in the number of display cells with the larger screen and higher definition in recent years. このため、走査パルスとデータパルスとにより発光選択される発光セル数も増加し、書込み放電時に1つの走査電極上に流れる書込み放電のピーク電流値が増大し、電極および駆動回路のインピーダンスによる電圧降下も大きくなる。 Therefore, also increased the number of light emitting cells emitted selected by the scan pulse and the data pulse, the peak current value of the write discharge flowing on one scan electrode is increased at the time of writing discharge, a voltage drop due to the impedance of the electrode and the driving circuit also increased. 従って、安定な書込み放電を行うには、より高い電圧値の走査パルス電圧およびデータパルス電圧を印加する必要がある。 Therefore, in order to perform a stable address discharge, it is necessary to apply a scan pulse voltage and the data pulse voltage higher voltage value. しかし、高い電圧値の採用は、例えばパーソナルコンピュータ等の携帯化に伴う一層の低電圧化の要請に反するという問題がある。 However, adoption of a high voltage value, there is a problem that for example against the demand of further reduction in voltage due to the portability of the personal computer or the like. .

【0014】本発明の目的は、上記問題を解決するため、表示セル数の増加に伴う書込み放電のピーク電流の増加を低減し、これにより、高い電圧値の走査パルス電圧又はデータパルス電圧を必要とすることなく、安定な書込み放電が可能なプラズマディスプレイパネルの駆動方法を提供することにある。 An object of the present invention is to solve the above problems, to reduce the increase in the peak current of the write discharge in accordance with an increase in the number of display cells, thereby, require a scan pulse voltage or data pulse voltage a higher voltage value without the invention is to provide a driving method of a stable address discharge can PDP.

【0015】 [0015]

【課題を解決するための手段】本発明のプラズマディスプレイパネルの駆動方法は、複数の走査電極と複数のデータ電極との各交差部分に表示セルを行列状に配設し、 The driving method of the plasma display panel of the present invention According to an aspect of the disposed display cells in a matrix at each intersection portion between the plurality of scanning electrodes and a plurality of data electrodes,
前記データ電極から印加するデータパルスにより前記表示セルの発光を制御して画面表示を行なう型式のプラズマディスプレイパネルの駆動方法において、前記データ電極を複数のデータ電極群に分割し、該分割したデータ電極群の夫々に、相互に時間をずらしたデータパルスを印加することを特徴とする。 A driving method of a plasma display panel of the type performing the display control to screen the light emission of the cell by the data pulses applied from the data electrodes, dividing the data electrodes into a plurality of data electrode groups, the divided data electrodes groups of respective and applying data pulses staggered to each other.

【0016】ここで、本発明の駆動方法を適用するプラズマディスプレイパネルは、従来技術で例示した3電極構造のAC面放電型プラズマディスプレイパネルに限らず、例えば2電極構造の対向放電型プラズマディスプレイパネルや或いは他の型式のプラズマディスプレイパネルにも適用できる。 [0016] Here, a plasma display panel applying a driving method of the present invention is not limited to the AC surface discharge type plasma display panel of the illustrated three-electrode structure in the prior art, for example, opposing discharge type plasma display panel of two-electrode structure It can be applied to or or other types of plasma display panels.

【0017】本発明のプラズマディスプレイパネルの駆動方法の好ましい例では、前記ずらす時間の長さは、1 In a preferred example of the driving method of the plasma display panel of the present invention, the length of the shift time is 1
つの表示セルの書込み放電継続時間をTi、走査電極に印加する走査パルスのパルス幅をTwとすると、Ti/1 One of the write discharge duration of the display cell Ti, when the pulse width of the scan pulse applied to the scan electrodes and Tw, Ti / 1
0〜Tw−2Tiの範囲とする。 In the range of 0~Tw-2Ti. 更に好ましくは、このずらす時間をTi/5〜Tiの範囲とする。 More preferably, the shifting time in the range of Ti / 5~Ti. これにより、走査パルス幅に適応したパルス幅が得られると共に、放電電流のピーク値の充分な低減が可能となる。 Thus, the pulse width is obtained that is adapted to the scan pulse width, sufficient reduction of the peak value of the discharge current becomes possible.

【0018】 [0018]

【作用】本発明のプラズマディスプレイパネルの駆動方法では、データ電極を複数の電極群に分割し、これら電極群毎にデータパルスを与えるタイミングを相互にずらすことにより、1つの走査電極に流れる、データ書込みに必要な放電電流のピーク値の低減を可能とする。 In the driving method of the plasma display panel of the present invention, by dividing the data electrodes into a plurality of electrode groups, by shifting the timing of giving a data pulse to each of these electrode groups mutually, flows into one of the scanning electrodes, data to allow reduction of the peak value of the discharge current required for writing.

【0019】 [0019]

【実施例】以下、本発明を更に実施例に基づいて説明する。 BRIEF DESCRIPTION based on further embodiment the present invention. 図1は、本発明の1実施例のプラズマディスプレイパネル(PDP)の駆動方法における駆動電圧波形を示す。 Figure 1 shows a drive voltage waveform in the driving method of the plasma display panel of one embodiment of the present invention (PDP). また、図2は、図9と同様のブロック図で、本実施例の駆動方法が適用されるPDPの、2群に分割したデータ電極の分割構成を示している。 Also, FIG. 2 is a similar block diagram and Figure 9, the PDP driving method of this embodiment is applied, it shows a split structure of the divided data electrodes into two groups. このPDPの構成は、図2に示すようにデータ電極全体がデータブロックG1およびデータブロックG2の2群に分割されたことを除けば、従来技術で説明したPDPの構成と同様である。 The configuration of the PDP, except that the entire data electrodes are divided into two groups of data blocks G1 and data blocks G2 as shown in FIG. 2, is similar to the PDP of the configuration described in the prior art.

【0020】図1において、この実施例の駆動方法における駆動電圧パルスは、維持電極Su 1 〜S ujに印加する共通の維持電極駆動パルスCOMと、走査電極S c1 〜S [0020] In FIG. 1, the driving voltage pulse in the driving method of this embodiment, the common sustain electrode driving pulses COM to be applied to the sustain electrodes Su 1 to S uj, scanning electrodes S c1 to S
cjに印加する走査電極駆動パルスS 11 、S 12 、…、S 1j scan electrode driving pulse S 11, S 12 to be applied to cj, ..., S 1j
と、データブロックG1に印加する第1データ電極駆動パルスDATA1と、データブロックG2に印加する第2データ電極駆動パルスDATA2とから成る。 When a first data electrode driving pulses DATA1 applied to the data block G1, composed of the second data electrode driving pulses DATA2 Metropolitan applied to the data block G2. w1およびI wj I w1 and I wj
は夫々、走査電極S c1およびS cjに流れる書込み放電電流の波形である。 They are each a waveform of the write discharge current flowing in the scanning electrodes S c1 and S cj. なお、ここでは、PDPの放電ガスが、He、NeおよびXeの混合ガスから成る例について説明する。 Here,, PDP discharge gas, He, for example consisting of a gas mixture of Ne and Xe will be described.

【0021】例えば走査電極S c1のラインで書込み放電を行う場合には、走査電極S c1に走査パルス3を印加すると共に、その期間内に各データブロックG1、G2にデータパルス4、5を印加する。 [0021] For example, when performing the address discharge is line scan electrodes S c1 is used to apply a scan pulse 3 to the scanning electrodes S c1, applies data pulses 4 and 5 each data block G1, G2 within that period to. その際に、データブロックG1のデータ電極D a1 〜D akに印加するデータパルス4の立上りと、データブロックG2のデータ電極Da At that time, the rise of the data pulses 4 to be applied to the data electrodes D a1 to D ak of the data block G1, the data block G2 data electrodes Da
k+1 〜D a2kに印加するデータパルス5の各立上りとを4 k + 1 4 and the rising of the data pulses 5 to be applied to to D A2K
00nsだけずらし、双方のパルス幅は同じとしている。 Shifting only 00ns, both of the pulse width is the same. ここで、走査電極S c1に印加される走査パルス3のパルス幅は5μs、各データブロックに印加されるデータパルス4および5のパルス幅は夫々4.6μsとしてある。 Here, the pulse width of the scan pulse 3 applied to the scan electrode S c1 is 5 .mu.s, the pulse width of the data pulses 4 and 5 is applied to each data block is a respective 4.6Myuesu.

【0022】このように、データパルス5をデータパルス4から所定時間遅延させることにより、夫々のデータパルスによる書込み放電のタイミングがずれ、1つの走査電極を流れる書込み放電電流I W1 〜I Wjは、1つの走査パルス3の期間内において、2つのピーク値を持つ。 [0022] Thus, by delaying the data pulse 5 from the data pulse 4 a predetermined time, the timing with the writing discharge by the data pulses each, write discharge current I W1 ~I Wj flowing one scan electrode, within one period of the scanning pulse 3, with two peak values.
言い換えれば、データブロックG1とデータブロックG In other words, the data block G1 and the data block G
2とで書込み放電期間が分散されている。 Address discharge period and 2 are dispersed.

【0023】図1では、データパルス5をデータパルス4から400ns遅延させた例を示した。 [0023] In Figure 1, an example in which a data pulse 5 is 400ns delay from the data pulses 4. その遅延時間は、特にそれらの立上がりタイミング、即ち、パルス印加開始時刻に着目すれば、40〜3400ns程度、好ましくは80〜800ns程度に設定することで良好な結果が得られる。 The delay time is especially their rising timing, i.e., focusing on the pulse application start time, about 40~3400Ns, preferably better results are obtained by setting the order of 80~800Ns.

【0024】図3(a)〜(c)は夫々、データパルスの各タイミング差に依存する書込み放電電流の波形を例示している。 FIG. 3 (a) ~ (c) are respectively illustrate the waveforms of the write discharge current depending on the timing difference of the data pulse. ここで、符号3は走査パルスを、符号4および5は各データパルスを、符号8は書込み放電電流を夫々示す。 Here, reference numeral 3 is a scanning pulse, reference numeral 4 and 5 each data pulse, reference numeral 8 denotes a write discharge current respectively. 同図(a)はデータブパルス4、5間に遅延時間を設けなかった例、同図(b)は遅延時間がTi/ Example FIG. (A) is that not a delay time between the data blanking pulse 4,5, the (b) shows the delay time Ti /
2の例、同図(c)は遅延時間がTiの例である。 2 example, FIG. (C) is an example of a delay time Ti. ここで、Tiは、同図(a)に示すように、1つの書込み放電パルスにより流れる書込み放電電流の継続時間を示す。 Here, Ti, as shown in FIG. 6 (a), shows the duration of the write discharge current flowing through one write discharge pulse. 放電継続時間Tiは、パネルの大きさ、電極構造、 Discharge duration time Ti is the panel size, the electrode structure,
放電ガス組成などによっても異なるが、一般的に数百〜 Etc. but the discharge gas composition, but typically a few hundred to
数千ns程度であり、上記に示したHe、NeおよびX A few thousand ns, the He indicated above, Ne and X
eの混合ガスを使用し場合には、約800nsである。 When using a mixed gas of e is about 800 ns.
同図(a)に示すように、遅延時間を設けなかった場合には、大きなピーク値Ipの書込み放電電流が流れる。 As shown in FIG. 6 (a), if not a delay time, a write discharge current of high peak value Ip flows.

【0025】図4は、データパルス4からデータパルス5迄の遅延時間と放電電流のピーク値との関係を示す図である。 FIG. 4 is a diagram showing the relationship between the peak value of the delay time and the discharge current from the data pulses 4 up data pulses 5. 同図に示すように、遅延時間が大きくなるに従い、書込み放電電流8のピーク値は減少していく。 As shown in the figure, in accordance with the delay time is increased, the peak value of the write discharge current 8 decreases. 図3 Figure 3
(b)のように遅延時間をTi/2とすると、書込み放電電流8のピーク電流は遅延を設けなかった最大値Ip When the delay time as (b) and Ti / 2, the maximum value peak current of the write discharge current 8 was a delay Ip
の略1/2となる。 It becomes substantially 1/2 of. それ以上に遅延時間を多くとってもピーク電流の減少は僅かである。 Reduction of many very peak current delay time more than that is small. ここで、遅延時間をT Here, the delay time T
iとすると、図3(c)に示すように、走査パルス3とデータパルス4との書込み放電タイミングと、走査パルス3とデータパルス5との書込み放電タイミングは独立になり、このとき書込み放電電流8は完全に分割できる。 When i, as shown in FIG. 3 (c), a write discharge timing of the scanning pulse 3 and the data pulse 4, writing discharge timing of the scanning pulse 3 and the data pulse 5 becomes independent, this time the write discharge current 8 can be completely divided.

【0026】図4に示すように、データパルス4からデータパルス5までの遅延時間がわずかであっても、書込み放電電流のピーク値を低減することが出来る。 As shown in FIG. 4, the delay time from the data pulse 4 until the data pulse 5 is a little, it is possible to reduce the peak value of the write discharge current. 一般に、Twを走査パルス幅とすると、遅延時間はTi/10 In general, when the Tw and the scanning pulse width, the delay time Ti / 10
〜Tw−2Ti(ns)とすることが好ましく、更に好ましくはTi/5〜Ti(ns)の範囲とする。 It is preferable that the ~Tw-2Ti (ns), more preferably in the range of Ti / 5~Ti (ns). ここで、 here,
2Ti(ns)は、書込み放電電流の継続時間と書込み放電後の壁電荷の安定化時間の和として必要な時間であり、従って、遅延時間の上限はTw−2Ti(ns)とする。 2Ti (ns) is the time required as the sum of the settling time of the duration of the write discharge current and the write discharge after the wall charges, thus, the upper limit of the delay time is set to Tw-2Ti (ns). また遅延時間をTi/2以上とすれば、書込み放電電流のピーク値は実質的にとり得る最低値になり、特に良好な結果が得られる。 Also if the delay time Ti / 2 or more, the peak value of the write discharge current becomes minimum to obtain substantially taken Particularly good results are obtained.

【0027】上記のように、書込み放電時間をデータブロック間で分散することにより、書込み放電電流のピーク値を低減でき、更にこれに伴って、電極および駆動回路の寄生インピーダンスによる電圧降下も低減できる。 [0027] As described above, by dispersing the address discharge time between data blocks, it is possible to reduce the peak value of the write discharge current can be further along with this, also reduces the voltage drop due to the parasitic impedances of the electrodes and the driving circuit .
従って、表示セル数が増加しても、走査パルス電圧およびデータパルス電圧を上げることなしに、安定な書込み放電が可能となる。 Therefore, the number of display cells be increased, without increasing the scan pulse voltage and the data pulse voltage, thereby enabling stable writing discharge.

【0028】図5および図6は夫々、データパルスに遅延を与える別の例を示すタイミングチャートである。 [0028] Figures 5 and 6 each show a timing chart showing another example for delaying a data pulse. 図5の例では、データパルス4に対して、データパルス5 In the example of FIG. 5, for the data pulses 4, data pulses 5
の立上がりのみを400nsだけ遅延させ、データパルス5の立下がりをデータパルス4の立下りと同じタイミングにしている。 The rise of only is delayed 400ns, has a falling edge of the data pulse 5 in the same timing as the falling data pulse 4. 一般に、放電電流の継続時間は実質的にデータパルスの立上りによって決まるので、この例を採用しても、先の例と同様な効果が得られる。 In general, the duration of the discharge current is determined by the rise of substantially the data pulses, employing this example, the same effect as the previous example is obtained.

【0029】図6の例では、データパルス4および5のパルス幅を相互に同じとし、データパルス5の立下りが対応する走査パルス3の立下りよりも遅れる例である。 [0029] In the example of FIG. 6, an example later than the fall of the scanning pulse 3 the same as those of the pulse width of the data pulses 4 and 5 with each other, the fall of the data pulses 5 corresponds.
このようにデータパルス5の立下がりが、次の走査電極のための走査パルス3と時間的に重なるタイミングがあっても、その重なるタイミングが短ければ誤まった書込み放電が生じないため、特に問題はない。 Fall of such data pulses 5, since even if the timing of the scanning pulse 3 overlaps in time for the next scan electrodes, address discharge does not occur where the overlap timing is waited erroneous is shorter, in particular problems no.

【0030】なお、図2では、データブロックを図面上で左右方向に二分割する例を挙げたが、データブロックの分割方法はこれに限るものではなく、例えばデータ電極の奇数ラインと偶数ラインとに分割することもでき、 [0030] In FIG. 2, an example of the two-divided in the lateral direction of data blocks in the drawings, a method of dividing the data block is not limited to this, for example, the odd lines and even lines of data electrodes can also be divided into,
上記と同様な効果が得られる。 The same effect as described above can be obtained.

【0031】また、データブロックを3以上に分割するこも出来る。 [0031] In addition, it is also this to divide the data block three or more. この場合、各々のデータブロックのデータパルスの立上り時刻を所定時間づつずらすことにより、 In this case, by shifting the rising time of the data pulse for each data block at a time a predetermined time,
より一層、放電電流のピーク値が抑えられ、先の実施例と同じ電圧値の走査パルス電圧およびデータパルス電圧を採用した場合には、書込み放電はより安定に行なわれる。 Further, the peak value of the discharge current is suppressed, in the case of employing the scanning pulse voltage and the data pulse voltage having the same voltage value as the previous embodiment, the write discharge is performed more stably.

【0032】以上、本発明のプラズマディスプレイパネルの駆動方法について、3電極構造のAC面放電型PD [0032] Although the driving method of the plasma display panel of the present invention, AC surface-discharge type PD of three-electrode structure
Pを例として説明をしたが、本発明のプラズマディスプレイパネルの駆動方法は、このような例に限るものではなく、例えば2電極構造の対向放電型PDPや或いは他の型式のPDPにも適用できる。 The has been described as an example P, a driving method of a plasma display panel of the present invention is not limited to such an example, can be applied to PDP of opposed discharge PDP and or other types, for example two-electrode structure .

【0033】以上、本発明をその好適な実施例に基づいて説明したが、本発明のプラズマディスプレイパネルの駆動方法は上記実施例の構成から種々の修正および変更が可能であり、上記各実施例の構成から修正および変更を加えたプラズマディスプレイパネルの駆動方法も本発明の範囲に含まれる。 [0033] Although the present invention has been described with reference to preferred embodiments thereof, the driving method of a plasma display panel of the present invention is susceptible to various modifications and changes from the configuration of the above embodiment, each of the above embodiments the driving method of a plasma display panel with modifications and changes from the configuration of are also within the scope of the invention.

【0034】 [0034]

【発明の効果】以上説明したように、本発明のプラズマディスプレイパネルの駆動方法は、データ電極を複数のデータブロックに区分し、データブロック毎のデータパルス印加タイミングをずらす構成を採用したことにより、同一走査電極上に流れる書込み放電のピーク電流を小さく抑えることができ、このため、走査電極および駆動回路のインピーダンスによる電圧降下が低減できる。 As described above, according to the present invention, a method of driving a plasma display panel of the present invention divides the data electrodes into a plurality of data blocks, by adopting the configuration of shifting the data pulse application timing of each data block, the peak current of the write discharge flowing on the same scanning electrode can be suppressed small, and therefore, the voltage drop due to the impedance of the scan electrode and the driving circuit can be reduced.
従って、プラズマディスプレイパネルの大画面化および高精細化に伴う表示セル数の増加が生じても、走査パルス電圧およびデータパルス電圧を高くすることを要せずに安定な書込み放電が可能なプラズマディスプレイパネルを提供できる。 Accordingly, the plasma display panel screen size and also increases the number of display cells due to higher definition occurs, stable write discharges can plasma display without requiring increasing the scan pulse voltage and the data pulse voltage panel can provide.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の1実施例のPDPの駆動方法におけるタイミングチャート。 [1] 1 Example PDP timing chart of the driving method of the present invention.

【図2】図1のPDPにおける電極構成を示すブロック図。 2 is a block diagram showing an electrode arrangement in a PDP of FIG.

【図3】(a)〜(c)は夫々、データパルス相互のタイミング差と書込み放電電流の波形との関係を例示するタイミングチャート。 [3] (a) ~ (c) are respectively a timing chart illustrating the relationship between the waveform of the timing difference data pulse interacts with the write discharge current.

【図4】データパルスの遅延時間と書込み放電電流のピーク値との関係を示すグラフ。 Figure 4 is a graph showing a relationship between the peak value of the delay time of the data pulse and the write discharge current.

【図5】データパルスの遅延についての別の例を示すタイミングチャート。 Figure 5 is a timing chart showing another example of the delay of the data pulse.

【図6】データパルスの遅延についての更に別の例を示すタイミングチャート。 [6] Furthermore timing chart showing another example of the delay of the data pulse.

【図7】従来のPDPの駆動方法におけるタイミングを示す模式図。 FIG. 7 is a schematic diagram showing the timing in the conventional method of driving of the PDP.

【図8】従来のPDPの1つの表示セルを例示する断面図。 8 is a cross-sectional view illustrating one display cell of the prior art of the PDP.

【図9】従来のPDPの電極構成を示すブロック図。 9 is a block diagram showing an electrode structure of a conventional of the PDP.

【図10】従来のPDPの駆動における1サブフィールド期間の駆動電圧波形を例示するタイミングチャート。 Figure 10 is a timing chart illustrating a driving voltage waveform of one sub-field period in the driving of the conventional of the PDP.

【符号の説明】 DESCRIPTION OF SYMBOLS

A 予備放電期間 B 予備放電消去期間 C 書込み放電期間 D、D1、D2、D3、D4 維持放電期間 G1 第一データブロック G2 第二データブロック Sc1〜Scj 走査電極 Su1〜Suj 維持電極 Da1〜Dak〜Da2k データ電極 S1、S2、S3、Sj、S11、S12、S1j 走査電極駆動波形 COM 維持電極駆動波形 DATA、DATA1、DATA2 データ電極駆動波形 SF1、SF2、SF3、SF4 サブフィールド 24 予備放電パルス 25 予備放電消去パルス 26 走査パルス 6、7、27、28 維持パルス 4、5、29 データパルス 8 書込み放電電流 9、22 PDPパネル 11、19 絶縁基板 13、16 誘電体 14 蛍光体 15 保護膜 12 データ電極 17 走査電極 18 維持電極 20 隔壁 21 放電ガス空間 23 表示セル A preliminary discharge period B priming discharge erasing period C address discharge period D, D1, D2, D3, D4 sustain discharge period G1 first data block G2 second data block Sc1~Scj scan electrodes Su1~Suj sustain electrodes Da1~Dak~Da2k data electrodes S1, S2, S3, Sj, S11, S12, S1j scan electrode drive waveform COM sustain electrode drive waveform dATA, DATA1, DATA2 data electrode driving waveform SF1, SF2, SF3, SF4 subfield 24 preliminary discharge pulse 25 priming discharge erasing pulse 26 scanning pulse 6,7,27,28 sustain pulse 4,5,29 data pulse 8 write discharge current 9, 22 PDP panel 11, 19 insulating substrate 13, 16 dielectric 14 phosphor 15 protection film 12 data electrode 17 scan electrode 18 sustain electrode 20 partition wall 21 a discharge gas space 23 display cell

Claims (2)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】複数の走査電極と複数のデータ電極との各交差部分に表示セルを行列状に配設し、前記データ電極から印加するデータパルスにより前記表示セルの発光を制御して画面表示を行なう型式のプラズマディスプレイパネルの駆動方法において、前記データ電極を複数のデータ電極群に分割し、該分割したデータ電極群の夫々に、 1つの表示セルの書込み放電継続時間をTi、走査 1. A disposed display cells in each intersection of a plurality of scanning electrodes and a plurality of data electrodes in a matrix, wherein by controlling the light emission of the display cell screen displayed by the data pulse applied from the data electrode in the type of plasma display panel driving method of performing the dividing data electrodes into a plurality of data electrode groups, the people each of the divided data electrode group, the address discharge duration of one display cell Ti, scanning
    電極に印加する走査パルスのパルス幅をTwとすると、 When the pulse width of a scan pulse applied to the electrode and Tw,
    Ti/10〜Tw−2Tiの範囲で 、印加開始時刻を順次にずらしたデータパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。 Ti / 10~Tw-2Ti in the range of a driving method of a plasma display panel and applying sequentially staggered data pulse application start time.
  2. 【請求項2】複数の走査電極と複数のデータ電極との各交差部分に表示セルを行列状に配設し、前記データ電極から印加するデータパルスにより前記表示セルの発光を制御して画面表示を行なう型式のプラズマディスプレイパネルの駆動方法において、前記データ電極を複数のデータ電極群に分割し、該分割したデータ電極群の夫々に、 1つの表示セルの書込み放電継続期間をTiとする Wherein disposed display cells in each intersection of a plurality of scanning electrodes and a plurality of data electrodes in a matrix, the control to the screen displaying the light emission of the display cell by the data pulses applied from the data electrodes in the type of driving method of a plasma display panel which performs divides the data electrodes into a plurality of data electrode groups, the people each of the divided data electrode group, the address discharge duration of one display cell as Ti
    と、Ti/5〜Tiの範囲で 、印加開始時刻を順次にずらしたデータパルスを印加することを特徴とするプラズマディスプレイパネルの駆動方法。 If, Ti / in the range of 5~Ti, the driving method of the plasma display panel and applying sequentially staggered data pulse application start time.
JP7127392A 1995-04-28 1995-04-28 The driving method of plasma display panel Expired - Fee Related JP2953342B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7127392A JP2953342B2 (en) 1995-04-28 1995-04-28 The driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7127392A JP2953342B2 (en) 1995-04-28 1995-04-28 The driving method of plasma display panel

Publications (2)

Publication Number Publication Date
JPH08305319A JPH08305319A (en) 1996-11-22
JP2953342B2 true JP2953342B2 (en) 1999-09-27

Family

ID=14958864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7127392A Expired - Fee Related JP2953342B2 (en) 1995-04-28 1995-04-28 The driving method of plasma display panel

Country Status (1)

Country Link
JP (1) JP2953342B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049746B2 (en) 2008-05-22 2011-11-01 Panasonic Corporation Display driving apparatus, display module package, display panel module, and television set
US8390559B2 (en) 2008-12-25 2013-03-05 Panasonic Corporation Display driving apparatus, display module package, display panel module, and television set

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447185B2 (en) 1996-10-15 2003-09-16 富士通株式会社 A display device using the flat display panel
JP2950270B2 (en) * 1997-01-10 1999-09-20 日本電気株式会社 The driving method of AC discharge memory type plasma display panel
WO2000000954A1 (en) * 1998-06-30 2000-01-06 Daewoo Electronics Co., Ltd. Circuit for driving address electrodes of a plasma display panel system
JP2001272948A (en) 2000-03-23 2001-10-05 Nec Corp Driving method for plasma display panel and plasma display device
JP2002014651A (en) 2000-06-30 2002-01-18 Mitsubishi Electric Corp Display device
JP2002278509A (en) * 2001-03-16 2002-09-27 Matsushita Electric Ind Co Ltd Plasma display device
JP4050724B2 (en) 2003-07-11 2008-02-20 松下電器産業株式会社 Display device and driving method thereof
KR100989344B1 (en) * 2003-09-02 2010-10-25 삼성전자주식회사 Method and apparatus for driving a gray data, and display device having the same
JP4611677B2 (en) * 2004-07-15 2011-01-12 日立プラズマディスプレイ株式会社 Driving circuit
WO2006008798A1 (en) * 2004-07-16 2006-01-26 Hitachi Plasma Patent Licensing Co., Ltd. Display driving method
JP5026682B2 (en) * 2004-07-26 2012-09-12 パナソニック株式会社 PDP data driver and plasma display device using the same
KR100542239B1 (en) 2004-08-03 2006-01-03 삼성에스디아이 주식회사 Plasma display device and driving method thereof
JP4078340B2 (en) 2004-08-18 2008-04-23 富士通日立プラズマディスプレイ株式会社 AC gas discharge display device
KR100820632B1 (en) 2004-08-27 2008-04-10 엘지전자 주식회사 Driving Method of Plasma Display Panel
KR100774875B1 (en) 2004-11-16 2007-11-08 엘지전자 주식회사 Driving Method for Plasma Display Panel
KR100774909B1 (en) 2004-11-16 2007-11-09 엘지전자 주식회사 Driving Method for Plasma Display Panel
KR100774908B1 (en) 2004-11-16 2007-11-09 엘지전자 주식회사 Driving Method for Plasma Display Panel
TWI319558B (en) * 2004-11-19 2010-01-11 Lg Electronics Inc Plasma display device and method for driving the same
EP1659558A3 (en) 2004-11-19 2007-03-14 LG Electronics, Inc. Plasma display apparatus and sustain pulse driving method thereof
US7639214B2 (en) 2004-11-19 2009-12-29 Lg Electronics Inc. Plasma display apparatus and driving method thereof
US7583241B2 (en) 2004-11-19 2009-09-01 Lg Electronics Inc. Plasma display apparatus and driving method of the same
EP1667097A3 (en) * 2004-12-01 2008-01-23 LG Electronics, Inc. Plasma display apparatus and driving method thereof
KR100774877B1 (en) * 2004-12-01 2007-11-08 엘지전자 주식회사 Plasma Display Panel and Driving Method Thereof
KR100625530B1 (en) 2004-12-09 2006-09-20 엘지전자 주식회사 Driving Method for Plasma Display Panel
JP2006251624A (en) 2005-03-14 2006-09-21 Matsushita Electric Ind Co Ltd Plasma display device
JP4696650B2 (en) * 2005-04-04 2011-06-08 パナソニック株式会社 Plasma display device
JP4977960B2 (en) * 2005-04-11 2012-07-18 パナソニック株式会社 Plasma display device
KR20070087706A (en) * 2005-05-10 2007-08-29 엘지전자 주식회사 Plasma display apparatus and driving method thereof
KR100811527B1 (en) * 2005-10-04 2008-03-10 엘지전자 주식회사 Plasma Display Apparatus And Driving Method Thereof
KR100769903B1 (en) * 2005-10-21 2007-10-24 엘지전자 주식회사 Plasma display panel device
KR100829019B1 (en) * 2005-11-07 2008-05-14 엘지전자 주식회사 Plasma Display Apparatus and Driving Method therof
KR100747285B1 (en) * 2005-11-11 2007-08-07 엘지전자 주식회사 Plasma Display Apparatus
KR100811478B1 (en) * 2005-12-06 2008-03-07 엘지전자 주식회사 Plasma Display Apparatus
KR100793101B1 (en) 2006-01-04 2008-01-10 엘지전자 주식회사 Plasma Display Apparatus
JPWO2007138660A1 (en) * 2006-05-26 2009-10-01 日立プラズマディスプレイ株式会社 Plasma display apparatus and plasma display panel driving method
KR20090078532A (en) * 2008-01-15 2009-07-20 삼성에스디아이 주식회사 Plasma display and driving method thereof
JP2010139988A (en) * 2008-12-15 2010-06-24 Hitachi Plasma Display Ltd Plasma display device

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06289822A (en) * 1993-02-04 1994-10-18 Matsushita Electric Ind Co Ltd Display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8049746B2 (en) 2008-05-22 2011-11-01 Panasonic Corporation Display driving apparatus, display module package, display panel module, and television set
US8390559B2 (en) 2008-12-25 2013-03-05 Panasonic Corporation Display driving apparatus, display module package, display panel module, and television set

Also Published As

Publication number Publication date
JPH08305319A (en) 1996-11-22

Similar Documents

Publication Publication Date Title
DE69838409T2 (en) Method and device for driving a plasma display panel and plasma display panel with this device
JP3221341B2 (en) The driving method of a plasma display panel, a plasma display panel and a display device
US6747614B2 (en) Driving method of plasma display panel and display devices
US6653994B2 (en) Plasma display panel display device and drive method
KR100490965B1 (en) Method and apparatus for driving plasma display panel uneffected by the display load amount
US6020687A (en) Method for driving a plasma display panel
JP2932686B2 (en) The driving method of plasma display panel
JP3271598B2 (en) Ac plasma display driving method and ac plasma display of
JP3455141B2 (en) The driving method of plasma display panel
KR100264088B1 (en) Driving method and display device of ac plasma display panel
JP3423865B2 (en) Ac type pdp driving method and plasma display device
US7375702B2 (en) Method for driving plasma display panel
JP4606612B2 (en) Driving method of plasma display panel
KR100208919B1 (en) Driving method for plasma display and plasma display device
JP2950270B2 (en) The driving method of AC discharge memory type plasma display panel
JP4768134B2 (en) Driving method of plasma display device
KR100381270B1 (en) Method of Driving Plasma Display Panel
US6252568B1 (en) Drive method for plasma display panel
KR100350942B1 (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
JP3466098B2 (en) The driving method of a gas discharge panel
KR100264462B1 (en) Method and apparatus for driving three-electrodes surface-discharge plasma display panel
JP3429438B2 (en) The driving method of Ac-type pdp
JP3556097B2 (en) Plasma display panel driving method
US6288692B1 (en) Plasma display for high-contrast interlacing display and driving method therefor
KR20010079354A (en) Driving Method of Plasma Display Panel

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070716

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080716

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090716

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100716

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110716

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120716

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 14

LAPS Cancellation because of no payment of annual fees