JP2002014652A - Driving method for display panel - Google Patents

Driving method for display panel

Info

Publication number
JP2002014652A
JP2002014652A JP2000199581A JP2000199581A JP2002014652A JP 2002014652 A JP2002014652 A JP 2002014652A JP 2000199581 A JP2000199581 A JP 2000199581A JP 2000199581 A JP2000199581 A JP 2000199581A JP 2002014652 A JP2002014652 A JP 2002014652A
Authority
JP
Japan
Prior art keywords
sustain
voltage
sub
pulse
operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000199581A
Other languages
Japanese (ja)
Other versions
JP4576028B2 (en
Inventor
Koji Ito
Takatsugu Kurata
Shinji Masuda
Kenji Ogawa
Shigeyuki Okumura
幸治 伊藤
隆次 倉田
真司 増田
茂行 奥村
兼司 小川
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2000199581A priority Critical patent/JP4576028B2/en
Publication of JP2002014652A publication Critical patent/JP2002014652A/en
Application granted granted Critical
Publication of JP4576028B2 publication Critical patent/JP4576028B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a driving method of display panel which can improve the visibility of a black display, and moreover, can display a halftone nearer to black which has been impossible in the conventional practice.
SOLUTION: In the sustenance period of a first sub-field, a wide-width pulse Pa2 which has an amplitude Vn smaller than the amplitude Vm of the sustaining pulse Pa1 of a second sub-field and succeeding sub-fields and a time width T2 longer than the time width T1 of the sustaining pulse Pa1 is impressed on a scanning electrode SCNi. Moreover, in the second sub-field and succeeding sub-fields, the initializing of all cells is not performed and the initialization is performed with ramp voltages La1 and La2.
COPYRIGHT: (C)2002,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、テレビジョン受像機及びコンピュータ末端等の画像表示に用いるAC型プラズマディスプレイパネルなどの表示パネルの駆動方法に関するものである。 The present invention relates to relates to a method of driving a display panel such as an AC type plasma display panel used for image display such as a television set and a computer terminal.

【0002】 [0002]

【従来の技術】従来のAC型プラズマディスプレイパネル(以下、「PDP」という。)の一部斜視図を図6に示す。 Conventional AC type plasma display panel (hereinafter,. As "PDP") shown in FIG. 6 a partial perspective view of a. この図6に示すように、第1のガラス基板1上には誘電体層2及び保護層3で覆われた走査電極4及び維持電極5とが対をなして互いに平行に列設されている。 As shown in FIG. 6, the first on the glass substrate 1 is arrayed in parallel with each other without the dielectric layer 2 and the protective layer 3 covered with the scanning electrodes 4 and sustain electrodes 5 and pairs .
第2のガラス基板6上には誘電体層7で覆われた複数のデータ電極8が列設され、これらデータ電極8の各間の誘電体層7上にはデータ電極8と平行して隔壁9が設けられている。 On the second glass substrate 6 a plurality of data electrodes 8 covered with a dielectric layer 7 are arrayed, in parallel with the data electrodes 8 on the dielectric layer 7 between each of these data electrodes 8 bulkhead 9 is provided. また、誘電体層7の表面及び隔壁9の両側面に蛍光体層10が形成されている。 Further, the phosphor layer 10 is formed on both sides of the surface and the partition wall 9 of the dielectric layer 7. 第1のガラス基板1と第2のガラス基板6とは走査電極4及び維持電極5 First glass substrate 1 and the second glass substrate 6 scanning electrodes 4 and sustain electrodes 5
とデータ電極8とが直交するように、放電空間11を隔てて対向して配置される。 And data electrodes 8 are orthogonal, are arranged to face across a discharge space 11. 放電空間11には、放電ガスとしてヘリウム、ネオン及びアルゴンのうち少なくとも1種とキセノンとが封入されている。 The discharge space 11, helium, and at least one and xenon of neon and argon is sealed as a discharge gas. データ電極8と対をなす走査電極4及び維持電極5との交差部の放電空間が画像表示のためのセル12となる。 Discharge space intersections of the scanning electrodes 4 and sustain electrodes 5 forming the data electrodes 8 and pairs of a cell 12 for displaying images.

【0003】次に、このPDPの電極配列図を図7に示す。 [0003] Next, an electrode array diagram of the PDP in FIG. この図7に示すように、このパネルの電極配列はm As shown in FIG. 7, the electrode arrangement of this panel is m
×nのマトリックス構成であり、列方向(図面水平方向)にはm列のデータ電極D1〜Dmが配列されており、 × n is a matrix arrangement of, in the column direction (drawing horizontal direction) are arranged data electrodes D1~Dm of m columns,
行方向(図面鉛直方向)にはn行の走査電極SCN1〜 Scanning of n lines in the row direction (vertical direction) electrode SCN1~
SCNn及び維持電極SUS1〜SUSnが配列されている。 SCNn and sustain electrodes SUS1~SUSn are arranged. このような電極構成において、前記セル12は、図6に示す各電極の交差領域に設けられる。 In such an electrode configuration, the cell 12 is provided at the intersection of each electrode shown in FIG.

【0004】このPDPを駆動するための従来の駆動方法における駆動動作タイミング図を図8に示す。 [0004] A driving operation timing diagram in a conventional driving method for driving the PDP in FIG. この図に示す駆動方法は256階調の階調表示を行なうためのものであり、1フィールド期間(1フレーム)を8個のサブフィールド(サブフレーム)で構成するフレーム内時分割階調表示方式と呼ばれるものである。 Driving method shown in this figure is used to perform the gradation display of 256 gradations, one field period (one frame) the eight sub-fields during a frame constituted by (sub-frame) divided gradation display method it is referred to as. 以下に、従来のPDPの駆動方法についてこの図8を用いて説明する。 Hereinafter, a method for driving the conventional PDP will be described with reference to FIG. 8. 図8に示すように、第1サブフィールドないし第8 As shown in FIG. 8, the first sub-field to the eighth
サブフィールドは初期化期間、書き込み期間、維持期間及び消去期間からそれぞれ構成されている。 Subfield has an initializing period, writing period, are structured from the sustain period and the erase period. まず、第1 First of all, the first
サブフィールドにおける動作について説明する。 A description will be given of the operation in the sub-field.

【0005】図8に示すように、初期化期間の前半の初期化動作において、全てのデータ電極D1〜Dm及び全ての維持電極SUS1〜SUSnをゼロ(V)に保持し、全ての走査電極SCN1〜SCNnには、全ての維持電極S [0005] As shown in FIG. 8, in an initialization operation in the first half of the initializing period, holding all the data electrodes D1~Dm and all sustain electrodes SUS1~SUSn to zero (V), all the scanning electrodes SCN1 the ~SCNn, all the sustain electrodes S
US1〜SUSnに対して放電開始電圧以下の電圧Vp Voltage Vp of the discharge start voltage or less with respect to US1~SUSn
(V)から、その放電開始電圧を超える電圧Vr(V) From (V), voltage Vr exceeding the discharge start voltage (V)
に向かって上昇するランプ電圧を印加する。 Applying a ramp voltage that rises toward the. このランプ電圧が上昇する間に、全てのセルで微弱な放電が生じ、 While the ramp voltage rises, a weak discharge occurs in all cells,
全ての走査電極SCN1〜SCNnの保護層3表面に負の壁電圧が蓄積されるとともに、全てのデータ電極D1〜 With a negative wall voltage protective layer 3 the surface of all the scanning electrodes SCN1~SCNn are accumulated, all the data electrodes D1~
Dm上の蛍光体層10の表面及び全ての維持電極SUS1 Surface and all the sustain electrodes of the phosphor layer 10 on the dm SUS1
〜SUSn上の保護層3の表面には正の壁電圧が蓄積される。 The surface of the protective layer 3 on ~SUSn positive wall voltage is accumulated.

【0006】さらに、初期化期間の後半の初期化動作において、全ての維持電極SUS1〜SUSnを正電圧Vh Furthermore, in the initialization operation of the second half of the initializing period, all the sustain electrodes SUS1~SUSn positive voltage Vh
(V)に保ち、全ての走査電極SCN1〜SCNnには、 (V) to keep, in all scanning electrodes SCN1-SCNn,
全ての維持電極SUS1〜SUSnに対して放電開始電圧以下となる電圧Vq(V)から放電開始電圧を超えるゼロ(V)に向かって緩やかに下降するランプ電圧を印加する。 Exceeds the discharge start voltage from the voltage equal to or less than the discharge start voltage Vq (V) to all the sustain electrodes SUS1~SUSn towards zero (V) applying a ramp voltage that gradually drops. このランプ電圧が下降する間に、再び全てのセルで微弱な放電が生じ、全ての走査電極SCN1〜SCNn While this ramp voltage is lowered, a weak discharge occurs in all the cells again, all the scanning electrodes SCN1~SCNn
上の保護層3表面の負壁電圧及び全ての維持電極SUS Negative wall voltage of the protective layer 3 the surface of the upper and all sustain electrodes SUS
1〜SUSn上の保護層3表面の正壁電圧が弱められる。 Positive wall voltage of the protective layer 3 the surface of the 1~SUSn is weakened.
また、全てのデータ電極D1〜Dmと全ての走査電極SC Also, all data electrodes D1~Dm and all the scan electrodes SC
N1〜SCNnとの間での放電によって、全てのデータ電極D1〜Dm上の蛍光体層10の表面の正壁電圧は書き込み動作に適した値に調整される。 By discharge between the N1~SCNn, positive wall voltage of the phosphor layer 10 surface on all data electrodes D1~Dm it is adjusted to a value suitable for the write operation.

【0007】以上により初期化期間の初期化動作が終了する。 [0007] The initialization operation of the initialization period is completed. なお、上記初期化動作では全セルを初期化することから以下全セル初期化と呼ぶ。 Incidentally, in the above initializing operation is called all-cell initializing or less by initializing all of the cells. 次の書き込み期間の書き込み動作において、全ての走査電極SCN1〜SCNn In the writing operation of the next write period, all the scanning electrodes SCN1~SCNn
をVs(V)に保持し、データ電極D1〜Dmのうち、1 Was held at Vs (V), among the data electrodes D1 to Dm, 1
行目に表示すべきセル12に対応する所定のデータ電極Djに正の書き込みパルス電圧Vw(V)を、1行目の走査電極SCN1に走査パルス電圧0(V)をそれぞれ印加する。 A positive write pulse voltage Vw (V) to a predetermined data electrode Dj corresponding to the cell 12 to be displayed on the row, respectively applied scan pulse voltage 0 (V) in the first line of the scanning electrodes SCN1. このとき、所定のデータ電極Djと走査電極SCN1との間の電圧は、書き込みパルス電圧Vw Voltage between this time, the predetermined data electrode Dj and the scanning electrode SCN1, a write pulse voltage Vw
(V)にデータ電極D1〜Dm上の蛍光体層10表面の正壁電圧が加算されたものとなるため、この交差部において、所定のデータ電極Djと走査電極SCN1との間及び維持電極SUS1と走査電極SCN1との間に書き込み放電が起こり、この交差部の走査電極SCN1上の保護層3表面に正壁電圧が蓄積され、維持電極SUS1上の保護層3表面に負壁電圧が蓄積され、書き込み放電が起こったデータ電極Dj上の蛍光体層10の表面に負の壁電圧が蓄積される。 Since positive wall voltage of the phosphor layer 10 surface on data electrode D1~Dm to (V) is to have been added, in this intersection, between the predetermined data electrode Dj and the scanning electrode SCN1 and the sustain electrodes SUS1 and address discharge occurs between the scanning electrodes SCN1, the positive wall voltage on the protective layer 3 surface on the scan electrodes SCN1 of the intersection is stored, negative wall voltage is accumulated in the protective layer 3 surface on the sustain electrodes SUS1 , negative wall voltage accumulates on the surface of the phosphor layer 10 on the data electrode Dj to the write discharges have been induced.

【0008】次に、データ電極D1〜Dmのうち、2行目に表示すべきセル12に対応する所定のデータ電極D [0008] Next, among the data electrodes D1 to Dm, the predetermined data electrode D corresponding to the cell 12 to be displayed on the second line
jに正の書き込みパルス電圧Vw(V)を、2行目の走査電極SCN2に走査パルス電圧ゼロ(V)をそれぞれ印加する。 Positive write pulse voltage Vw (V) is the j, applying the scan pulse voltage zero in the second row of scan electrode SCN2 a (V), respectively. このとき、所定のデータ電極Djと走査電極SCN2との交差部において、所定のデータ電極Djと走査電極SCN2との間及び維持電極SUS2と走査電極SCN2との間に書き込み放電が起こり、この交差部の走査電極SCN2上の保護層3表面に正壁電圧が蓄積され、維持電極SUS2上の保護層3表面に負壁電圧が蓄積され、書き込み放電が起こったデータ電極Dj上の蛍光体層10表面には負壁電圧が蓄積される。 At this time, at the intersection of the predetermined data electrode Dj and the scanning electrode SCN2, address discharge occurs between the predetermined data electrode Dj and between the sustain electrode SUS2 and the scanning electrode SCN2 and the scanning electrode SCN2, this intersection is positive wall voltage on the protective layer 3 surface on the scanning electrode SCN2 of the accumulation, are negative wall voltage on the protective layer 3 the surface of the sustain electrodes SUS2 accumulation, phosphor layer 10 surface on the data electrode Dj to the write discharges have been induced negative wall voltage is accumulated in the.

【0009】3行目以降に存在する各セルに対しても上記した書き込み動作を同様に行なうことで書き込み期間における書き込み動作が終了する。 [0009] The write operation in the write period by performing similarly write operation described above is completed with respect to each cell present in the third line onward. 続く維持期間において、先ず、全ての走査電極SCN1〜SCNn及び維持電極SUS1〜SUSnをゼロ(V)に一旦戻した後、全ての走査電極SCN1〜SCNnに正の維持パルスVm In subsequent sustain period, first, after returning once to all the scanning electrodes SCN1~SCNn and sustain electrodes SUS1~SUSn to zero (V), a positive sustain pulse Vm to all the scanning electrodes SCN1~SCNn
(V)を印加すると、書き込み放電を起こしたセル12 Applying a (V), the cell 12 having generated the address discharge
における走査電極SCNi上の保護層3の表面と維持電極SUS1〜SUSn上の保護層3の表面との間の電圧は、維持パルス電圧Vm(V)に、書き込み期間において蓄積された走査電極SCNi上の保護層3表面に蓄積された正壁電圧及び維持電極SUSi上の保護層3表面に蓄積された負壁電圧が加算されたものとなるが、放電開始電圧を超える。 Voltage between the protective layer 3 on the surface on the scanning electrode SCNi on the surface and the sustain electrode SUS1~SUSn protective layer 3 in the the sustain pulse voltage Vm (V), on the scanning electrode SCNi accumulated in the write period becomes a negative wall voltage accumulated on the protective layer 3 the surface of the positive wall voltage is accumulated on the protective layer 3 surface and sustain electrode SUSi in which the are added, but more than the discharge start voltage. この結果、書き込み放電を起こしたセルにおいて、走査電極SCNiと維持電極SUSiとの間に維持放電が起こり、この維持放電を起こしたセルにおける走査電極SCNi上の保護層3表面には負壁電圧が蓄積され、維持電極SUSi上の保護層3表面には正壁電圧が蓄積される。 As a result, the cells having generated the address discharge, a sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi, the negative wall voltage on the protective layer 3 surface on the scanning electrode SCNi in cells having generated the sustain discharge accumulating, the protective layer 3 the surface of the sustain electrode SUSi is positive wall voltage is accumulated. その後、維持パルス電圧はゼロ(V)に戻る。 Thereafter, sustain pulse voltage returns to zero (V).

【0010】続いて、全ての維持電極SUS1〜SUSn [0010] Subsequently, all the sustain electrode SUS1~SUSn
に正の維持パルス電圧Vm(V)を印加すると、維持放電を起こしたセルにおける維持電極SUSi上の保護層3表面と走査電極SCNi上の保護層3表面との間の電圧は、維持パルス電圧Vm(V)に、直前の維持放電によって蓄積された走査電極SCNi上の保護層3表面の負壁電圧及び維持電極SUSi上の保護層3表面の正壁電圧が加算されたものとなる。 When applying a positive sustain pulse voltage Vm (V), the voltage between the protective layer 3 surface on the protective layer 3 surface on the sustain electrode SUSi in the cell having undergone the sustain discharge scanning electrodes SCNi is sustain pulse voltage to vm (V), it becomes a negative wall voltage and the positive wall voltage of the protective layer 3 surface on the sustain electrodes SUSi protective layer 3 surface on the scanning electrode SCNi accumulated by the immediately preceding sustain discharge is added. このため、この維持放電を起こしたセルにおいて、維持電極SUSiと走査電極SCNiとの間に維持放電が起こることにより、そのセルにおける維持電極SUSi上の保護層3表面に負壁電圧が蓄積され、走査電極SCNi上の保護層3表面に正壁電圧が蓄積される。 Thus, in cells having generated the sustain discharge, by the sustain discharge occurs between sustain electrode SUSi and scan electrode SCNi, negative wall voltage is accumulated in the protective layer 3 the surface of the sustain electrode SUSi at the cell, positive wall voltage is accumulated on the protective layer 3 surface on the scan electrode SCNi. その後、維持パルス電圧はゼロ(V)に戻る。 Thereafter, sustain pulse voltage returns to zero (V).

【0011】以降同様に、全ての走査電極SCN1〜S - 0011] and later as well, all of the scanning electrode SCN1~S
CNnと全ての維持電極SUS1〜SUSnとに正の維持パルス電圧Vm(V)を交互に印加することにより、維持放電が継続して行われる。 By the the CNn and all the sustain electrodes SUS1~SUSn applying positive sustain pulse voltage Vm (V) is alternately a sustain discharge is continued. 維持期間の最終において、 In the final of the maintenance period,
全ての走査電極SCN1〜SCNnに正の維持パルス電圧Vm(V)を印加すると、維持放電を起こしたセルにおける走査電極SCNi上の保護層3表面と維持電極SU The application of all the scanning electrodes SCN1~SCNn the positive sustain pulse voltage Vm (V), maintaining the protective layer 3 surface on the scanning electrode SCNi in the cell having undergone the sustain discharge electrodes SU
Si上の保護層3表面との間の電圧は、維持パルス電圧Vm(V)に、直前の維持放電によって蓄積された走査電極SCNi上の保護層3表面の正壁電圧と維持電極S Voltage between the protective layer 3 the surface of the Si is sustain pulse voltage Vm (V), a positive wall voltage and the sustain electrode of the protective layer 3 the surface of the accumulated scan electrode SCNi to the sustain discharge just before S
USI上の保護層3表面の負壁電圧が加算されたものとなる。 Negative wall voltage of the protective layer 3 the surface of the USI is to have been added. このため、この維持放電を起こしたセルにおいて、走査電極SCNiと維持電極SUSiとの間に維持放電が起こることにより、そのセルにおける走査電極S Thus, in cells having generated the sustain discharge, by the sustain discharge occurs between scan electrode SCNi and sustain electrode SUSi, the scanning electrodes S in the cell
CNi上の保護層3表面に負壁電圧が蓄積され、維持電極SUSi上の保護層3表面に正壁電圧が蓄積される。 Negative wall voltage is accumulated in the protective layer 3 the surface of the CNi, positive wall voltage is accumulated on the protective layer 3 the surface of the sustain electrode SUSi.
その後、維持パルス電圧はゼロ(V)に戻る。 Thereafter, sustain pulse voltage returns to zero (V). 以上により維持期間の維持動作が終了する。 Maintenance operation of the sustain period is completed. この維持放電により発生する紫外線で励起された蛍光体層10からの可視発光を表示に用いている。 And using visible light emitted from the phosphor layer 10 excited by ultraviolet rays generated by this sustain discharge for display.

【0012】続く消去期間において、全ての維持電極S [0012] In the subsequent erase period, all the sustain electrode S
US1〜SUSnにゼロ(V)からVe(V)に向かって緩やかに上昇するランプ電圧を印加すると、維持放電を起こしたセルにおいて、走査電極SCNi上の保護層3 When US1~SUSn zero toward the (V) to Ve (V) and a ramp voltage gradually rises, in the cell having undergone the sustain discharge, the protective layer on the scan electrode SCNi 3
表面と維持電極SUSi上の保護層3表面との間の電圧は、維持期間の最終時点(終焉)における、走査電極S Voltage between the surface and the protective layer 3 the surface of the sustain electrode SUSi is at the last point of the sustain period (End), the scanning electrode S
CNi上の保護層3表面の負壁電圧及び維持電極SUS Negative wall voltage and the sustain electrodes SUS protective layer 3 surface on CNi
i上の保護層3表面の正壁電圧がこのランプ電圧に加算されたものとなる。 Positive wall voltage of the protective layer 3 the surface of the i becomes to have been added to the ramp voltage. このため、維持放電を起こしたセルにおいて、維持電極SUSiと走査電極SCNiとの間の微弱な消去放電が起こり、走査電極SCNi上の保護層3表面の負壁電圧と維持電極SUSi上の保護層3表面の正壁電圧が弱められて維持放電が停止する。 Therefore, in the cell having undergone the sustain discharge, occurs a weak erase discharge between the sustain electrode SUSi and scan electrode SCNi, the protective layer on the negative wall voltage and the sustain electrode SUSi protective layer 3 surface on the scanning electrode SCNi positive wall voltage is weakened three surface sustain discharge is stopped.

【0013】以上により消去期間における消去動作が終了する。 [0013] erase the operation in the erasing period is completed. ただし、以上の動作において、表示が行われなかったセルに関しては、初期化期間に初期化放電は起こるが、書き込み放電、維持放電及び消去放電は行われず、表示が行われないセルの走査電極SCNiと維持電極SUSi上の保護層3の表面に蓄積された壁電圧、及びデータ電極Dj上の蛍光体層10の表面に蓄積された壁電圧は、初期化の終了時の状態のままである。 However, in the above operation with respect the cell display is not performed, the initial discharges in the initialization period occurs, the write discharge, the sustain discharge and erase discharge is not performed, the scan electrode SCNi cells display is not performed and accumulated wall voltage on the surface of the protective layer 3 on the sustain electrode SUSi, and the wall voltage accumulated on the phosphor layer 10 on the data electrode Dj remains initialization return status.

【0014】以上全ての動作により第1サブフィールドにおける表示が行われる。 [0014] is displayed in the first subfield by all operations above are performed. そして、以降、同様な動作が第2サブフィールドから第8サブフィールドにわたって行われ、第1サブフィールドから第8サブフィールドまでの動作により1画面が表示される。 Then, since, similar operation is performed over the eighth subfield of the second subfield, 1 screen is displayed by the operation of the first sub-field to the eighth sub-field. これらのサブフィールドにおいて表示されるセルの輝度は、維持パルス電圧Vm(V)の印加回数により定まる。 Brightness of cells that are displayed in these subfields is determined by the number of application times of sustain pulse voltage Vm (V). 従って、例えば、 Thus, For example,
各サブフィールドにおける維持パルス電圧の印加回数を適宜設定して、1サブフィールド期間に維持放電による輝度が2 0 、2 1 、2 2 、2 3 、2 4 、2 5 、2 6 、2 7である8個のサブフィールドで構成することにより、2 8 =2 The number of application times of sustain pulse voltage in each subfield is set appropriately, the luminance by the sustain discharge in one sub-field period 2 0, 2 1, 2 2, 2 3, 2 4, 2 5, 2 6, 2 7 by constituting in some eight subfields, 2 8 = 2
56階調の階調表示が可能となる。 Gradation display 56 gradation becomes possible.

【0015】以上説明した従来の駆動方法においては、 [0015] In the conventional driving method described above,
パネルに表示するセルが全くない、いわゆる黒画面の表示において、書き込み期間の書き込み放電、維持期間の維持放電及び消去期間の消去放電が起こらず、初期化期間の初期化放電のみが起こり、この初期化放電が微弱であり、その放電発光もまた微弱であるために、パネルのコントラストが高いという特長がある。 There is no cell to be displayed on the panel, the display of a so-called black screen write discharge in the write period, does not occur erasing discharge of the sustain discharge and erase period of the sustain period, only the initialization discharge in the initialization period occurs, the initial discharges is weak, because its discharge emission also is weak, there is a feature that the contrast of the panel is high. 例えば、480 For example, 480
行、852×3列のマトリック構成を成す42インチP Line 42-inch P forming the matrix structure of 852 × 3 columns
DPにおいて、1フィールド期間を8個のサブフィールドで構成して256階調表示を行った場合、各サブフィールドにおける1回の初期化放電による発光による発光輝度は0.15cd/m 2となり、最大輝度は420cd In DP, if you make configuration to 256 gradation display one field period of eight subfields, the emission luminance of light emitted by one of the setup discharges in each sub-field is 0.15 cd / m 2, and the maximum brightness is 420cd
/m 2であるので、このパネルのコントラストは420 Because it is / m 2, the contrast of this panel is 420
/1.2(0.15×8(全セル初期化回数)):1=3 /1.2 (0.15 × 8 (all-cell initializing count)): 1 = 3
50:1となり、かなり高い値のコントラストが得られる。 50: 1, and the contrast of considerably high value is obtained.

【0016】 [0016]

【発明が解決しようとする課題】しかし、上述の従来の駆動方法においては、通常の照明下でパネル表示を行った場合、かなり高いコントラストが得られているが、サブフィールド毎に必ず全セルにおいて初期化放電が起こるため、周囲が暗い所でパネル表示する場合には、この微弱な初期化放電による発光でさえも目立つほど輝度が高く、あまり明るくない場所でパネル表示する場合の黒表示の視認性が悪いという大きな課題があった。 [SUMMARY OF THE INVENTION However, in the conventional driving method described above, when performing panel display under normal lighting, but is significantly higher contrast is obtained, in sure all cells in each subfield since the initializing discharge occurs, when the panel display in the dark ambient, the even light emission by weak setup discharges higher the even noticeable luminance black display visually recognized in the case of the panel display with less bright place sex was a big problem that bad.

【0017】一方、黒表示の視認性を仮に向上させることができた場合には、表現できる中間階調を増加させた方が良い。 [0017] On the other hand, when it is possible to temporarily enhance the visibility of the black display, it is better to increase the gray levels can be represented. 何故なら、黒表示の視認性が向上するということは黒輝度が下がることを意味することから、従来の駆動方法では黒に近い領域の階調を適正に表現することができないからである。 Because, since the fact that improves the visibility of the black display, which means that the black luminance is lowered, in the conventional driving method it is impossible to properly express the gray level of nearly black areas. 本発明は、かかる課題に鑑みて、黒表示の視認性を向上させ、更には従来できなかった黒により近い中間階調を表示することができる表示パネルの駆動方法を提供することを目的としてなされたものである。 The present invention is, in view of the above problems, to improve the visibility of the black display, even made for the purpose of providing a method of driving a display panel capable of displaying the closer intermediate gradation by black which can not be conventionally those were.

【0018】 [0018]

【課題を解決するための手段】上記目的を達成するためにフレーム内時分割階調表示方式を用いた表示パネルの駆動方法であって、太幅部を有するパルスを用いて階調表示するサブフレームが存在することを特徴とする。 A driving method of a display panel using the time division gray scale display method frame in order to achieve the above object, according to an aspect of the sub to gradation display using a pulse having a wide width portion wherein the frame is present. これにより、従来の駆動方法とは違い、黒表示の視認性が要求される場合には、全セル初期化の回数をサブフレーム数よりも減らすことができるので、その結果、黒輝度のレベルを下げることが可能となる。 Thus, unlike conventional driving method, when the visibility of the black display is required, since the number of all-cell initializing can be reduced than the number of sub-frames, so that the level of black luminance It can be lowered to become. 加えて、従来表示出来なかった、黒により近い中間階調を表示することも可能となる。 In addition, it could not display conventional, it is possible to display an intermediate gradation closer to black. なお、太幅部とは、通常用いられる矩形波の最大振幅値の時間幅よりも広い波形部分のことである(実施の形態において示したもの)。 Note that the large width portion, is that the wider corrugation than the maximum time width of the amplitude value of the rectangular wave which is normally used (those shown in the embodiment).

【0019】ここで、前記パルス(太幅部を有するもの)を印加した後で後続するサブフレームの書き込み期間における書き込み動作前に、前のサブフレームで点灯したセルを構成する走査電極及び維持電極間で選択的に初期化放電を引き起こすよう、全ての走査電極と維持電極との間に0.5V/μsec〜10V/μsecの傾きで変化するランプ電圧を印加することができる。 [0019] Here, the pulse before the write operation in the write period of the sub-frame following after applying (having a wide width portion), scan electrodes and sustain electrodes constituting the lighted cell in the previous sub-frame to cause selective initializing discharge between, it is possible to apply a ramp voltage that changes in the slope of 0.5V / μsec~10V / μsec between all the scanning electrodes and the sustain electrodes.

【0020】これにより、後続するサブフレームにおける書き込み動作に適正な壁電圧を、点灯していたセルにおいて選択的に予め蓄積することが可能となり、合理的に全セル初期化の回数を減らすことができる。 [0020] Thus, a proper wall voltage for writing operation in a subsequent subframe, selectively it is possible to advance to accumulate in cells that were lit, reasonably reducing the number of all-cell initializing it can. ここで、 here,
前記パルス(太幅部を有するもの)を印加した後に、全セル初期化の動作を行うことができる。 After applying the pulse (having a wide width portion) can perform the operation of the all-cell initializing.

【0021】これにより、前記パルス(太幅部を有するもの)を印加した1のサブフレームに後続するサブフレーム以降でも安定した動作を行うことが可能となる。 [0021] Thus, it becomes possible to perform the operation stably even after the sub-frame following the first sub-frame of applying the pulse (having a wide width portion). ここで、前記全セル初期化動作は、前記パルス(太幅部を有するもの)を印加した直後で、後続するサブフレームの書き込み期間における書き込み動作が行われる前に行うことが望ましい。 Here, the all-cell initializing operation, immediately after applying the pulse (having a wide width portion) is preferably performed before the write operation in the write period of a subsequent sub-frame.

【0022】ここで、前記全セル初期化動作を、前記ランプ電圧を印加した後で、後続するサブフレームの書き込み期間における書き込み動作が行われる前に行うことができる。 [0022] Here, the all-cell initializing operation, after applying the lamp voltage can be performed before the write operation in the write period of a subsequent sub-frame. これにより、前記パルス(太幅部を有するもの)を印加した後に行う全セル初期化動作における放電を全てのセルにおいて均一的に行うことが可能となる。 Thus, it is possible to uniformly perform in all cells the discharge in the all-cell initializing operation performed after the application of the pulse (having a wide width portion).

【0023】 [0023]

【発明の実施の形態】以下に本発明にかかる駆動方法を適用したPDPの駆動方法について図面を参照しながら具体的に説明する。 PDP driving method of applying such a driving method of the present invention DETAILED DESCRIPTION OF THE INVENTION Hereinafter will be described in detail with reference to the drawings. なお、PDPの構成及び電極の配列状態は、従来例のものと同様であるので、それらの説明は省略する。 The arrangement state of the PDP configuration and electrodes, since the conventional example is the same as that of, and the description thereof is omitted. <第1の実施の形態>図1は、本実施の形態の駆動方法を示す1フィールド内における駆動動作タイミング図である。 <First Embodiment> FIG 1 is a driving timing diagram of one field of a driving method of this embodiment.

【0024】なお、この図には、理解を容易にするために、走査電極、維持電極とに印加される電圧の波形については、一対のものSCNi、SUSiについて記載しているが、他の電極対についても同様である。 [0024] Incidentally, in this figure, for ease of understanding, the scanning electrode, the waveform of the voltage applied to the sustain electrodes, a pair of ones SCNi, but describes SUSi, the other electrode the same is true for a pair. この図に示すように、複数(例えば、8つ、若しくは、9つ)のサブフィールドによって構成する(図面では第1サブフィールド及び第2サブフィールドのみ記載)。 As shown in this figure, a plurality (e.g., eight, or nine) (wherein only a first subfield and a second subfield in the drawing) of the sub-fields constituting the a. 各サブフィールドは、初期化期間、書き込み期間、維持期間の3 Each subfield has an initializing period, writing period, the sustain period 3
期間からなる。 Consisting of the period.

【0025】そして、各サブフィールドの書き込み期間の書き込み動作でアドレス指定されたセルのみが維持期間における維持動作で点灯されることによって、所望の階調が表示される。 [0025] Then, by only the cells addressed by the write operation of the write period of each subfield is lighted in the sustain operation in the sustain period, a desired gray level is displayed. 最小輝度を表示する第1サブフィールドで、初期化期間における初期化動作では、上記全セル初期化(振幅Vr)を行う。 In the first sub-field that displays the lowest luminance, the initializing operation in the initializing period, performing the all-cell initializing (amplitude Vr). そして、書き込み期間を経た後、維持期間において、単一パルスによって維持動作、消去動作及び後続するサブフィールドの初期化動作を同時に行う。 Then, after a writing period is performed in the sustain period, the sustain operation by a single pulse, the erase operation and the initialization operation of the subsequent subfield simultaneously. このように、維持パルス、消去パルスとが混在せず、単一のパルスを印加するだけで、維持放電及び維持放電の停止(消去動作)を行うものである。 Thus, sustain pulse, and the erase pulse without mixing, only by applying a single pulse, is performed in the sustain discharge and a sustain discharge stop (erase operation). また、後続する第2サブフィールドにおける全セル初期化も省略されることになる。 Also, it will be also omitted all-cell initializing of the second subfield that follows.

【0026】第1サブフィールドを除くサブフィールドでは、維持動作の最終維持パルスによって消去動作及び後続するサブフィールドの初期化動作を行う。 [0026] In sub-fields except the first sub-field, to initialize the operation of the sub-field that erasing operation and followed by a final sustain pulses in the sustain operation. このように、維持パルスの最後のパルスによって、独立した維持放電の停止(消去動作)及び後続するサブフィールドにおける全セル初期化が省略される。 Thus, by the last pulse of the sustain pulse, independent sustain discharge stop (erase operation) and the subsequent all-cell initializing the sub-field is omitted. なお、第1サブフィールドでの上記駆動方法は、第1サブフィールドではなく、第2、第3サブフィールド…で採用しても無論構わない。 Incidentally, the drive method of the first sub-field is not a first sub-field, the second, may of course be employed in the third subfield ....

【0027】詳しく説明すると、第1サブフィールドの維持期間では、第2サブフィールド以降の維持パルスP [0027] For more detail, in the sustain period of the first subfield, sustain pulses P of the second subfield or later
a1の振幅Vm以下の振幅Vnを有し、かつ、最大振幅値において当該維持パルスPa1の時間幅T1よりも長い時間幅T2を有する太幅パルスPa2を走査電極SC Having an amplitude Vm following amplitude Vn of a1, and scan the wide width pulse Pa2 with a long time width T2 than the time width T1 of the sustain pulse Pa1 at the maximum amplitude value electrode SC
Niに印加する。 Applied to the Ni. なお、太幅パルスPa2を走査電極S The scanning a wide width pulse Pa2 electrode S
CNiに印加するときには、維持電極SUSiはゼロレベルに設定する。 When applied to CNi is, the sustain electrode SUSi is set to zero level. 太幅パルスPa2の時間幅T2としては、2μsec〜20μsecの範囲が適当である。 The duration T2 of the wide pulse Pa2, range 2μsec~20μsec is appropriate.

【0028】ここで、走査電極SCNiと維持電極SU [0028] Here, the scanning electrode SCNi and the sustain electrode SU
Siとの間に印加される実質的電圧は、無論、走査電極SCNiと維持電極SUSiとに印加された電圧の差分値となる。 Substantial voltage applied between the Si will, of course, the difference value of the voltage applied to the scan electrode SCNi and sustain electrode SUSi. 特許請求の範囲におけるパルスという用語はこの意味で用いている。 The term pulse in the claims is used in this sense. 本実施形態では、走査電極SC In the present embodiment, the scanning electrodes SC
Niに太幅パルスを印加しているときの維持電極SUS Sustain electrodes SUS while applying the thick width pulse to Ni
iの電圧はゼロであるので、それらの差分の結果得られるパルスと太幅パルスとは同義となる。 Since the voltage of i is zero, the synonymous the pulse and the wide pulse resulting from the difference between them. なお、その他の維持パルス、細幅パルス(後述)、ランプ電圧(後述: The other sustain pulses, narrow pulses (described later), the lamp voltage (below:
この場合には、維持電極に印加される電圧がゼロではないが一定値であるのでその傾きは変らない)についても同様である。 In this case, the voltage applied to the sustain electrode is not zero the slope does not change because it is a constant value) The same applies to the.

【0029】このように、従来、各サブフィールドにおいて必ず用いられていた維持パルスPa1を無くして、 [0029] In this manner, conventionally, eliminating the sustain pulse Pa1 which has been used always in each subfield,
その代わりに太幅パルスPa2を用いることで、従来不可能であった、中間階調の表示が可能となる。 The use of the wide pulse Pa2 instead, which was conventionally impossible, can be displayed in the intermediate gradation. 図2に表示可能な階調値を示した。 It showed the possible tone values ​​shown in Figure 2. 破線が最小輝度を表示する第 The broken line displays the minimum luminance
1サブフィールドにおいて維持パルスPa1を用いて表示される階調値を示し、実線は図1に示すように第1サブフィールドにおいて太幅パルスPa2を用いて表示される階調値を示す。 Shows the gradation values ​​displayed by using the sustain pulse Pa1 in one subfield, the solid line indicates the tone value to be displayed using the wide pulse Pa2 in the first sub-field as shown in FIG.

【0030】この図に示す通り、維持パルスPa1を用いると、維持動作と別に消去動作が必要となり、維持動作と消去動作の発光が加算されて黒(階調値ゼロ)の次には1の階調値が表現されるが、太幅パルスPa2を用いると、維持パルスPa1を用いることなく維持動作と消去動作とを同時に行なうことができるので、その時の発光は維持パルスPa1を用いる場合の発光よりも小さく黒と1との中間的な階調値を表示することが可能となる。 [0030] As shown in this figure, the use of sustain pulses Pa1, separately requires erasing operation and the sustain operation, the next one of the black is subject to emission sustain and erase operations (gradation value zero) Although tone values ​​is expressed, the use of wide-width pulse Pa2, you are possible to perform maintenance and erase operations at the same time without using the sustain pulse Pa1, emission in the case that time of emission using a sustain pulse Pa1 it is possible to display an intermediate gradation value between black and one less than.

【0031】また、このような太幅パルスを用いると、 [0031] In addition, the use of such a wide-width pulse,
書き込み放電が生じてから、長い時間が経過していても維持期間において正しく放電が行われる。 From the writing discharge occurs, correct discharge is performed in the even sustain period has passed a long time. 書き込みが行われてから、維持期間までの時間があまりに長いと、維持放電・消去放電において、電圧が印加されてから発生するまで放電遅れが大きくなり、場合によってはそれらの放電が十分に行われない可能性が高くなると考えられる。 The write is performed, the too long time to sustain period, the sustain discharge and erase discharge, the greater the discharge delay until the occurrence of a voltage is applied, those discharge is performed sufficiently in some cases is considered that there is no possibility is high. ところが、太幅パルスを用いるとこのような可能性が低減される。 However, this possibility is reduced when using the wide-width pulse.

【0032】また、この太幅パルスPa2は通常の維持パルスPa1よりも時間幅が長いので、当該太幅パルス終了近くになると書き込み放電にて蓄積された壁電圧が消滅する。 Further, the thick width pulse Pa2 because normal sustain pulse time width than Pa1 is longer, the wall voltage stored at the write discharge becomes near the wide-width pulse terminates disappears. この結果消去動作が行われ放電が停止する。 As a result the erase operation is performed discharge is stopped.
次に、前記太幅パルスPa2を印加し終わった直後には、それまでに既に蓄積された壁電圧を加算した結果の走査電極SCNiと維持電極SUSiとの電位差が放電開始電圧未満となるように各電極に所望の電圧を印加する。 Then, the immediately after finished applying the wide pulse Pa2, it until already as the potential difference between the scan electrode SCNi resulting from adding the accumulated wall voltage and the sustain electrode SUSi is less than the discharge start voltage applying a desired voltage to each electrode. ここでは、維持電極SUSiに電圧Vhを印加し、 Here, the voltage Vh is applied to the sustain electrode SUSi,
走査電極SCNiは太幅パルスPa2と同電位とする。 Scan electrode SCNi is the same potential as the wide pulse Pa2.

【0033】これにより、太幅パルスPa2を印加しているときに生じた弱い放電が完全に停止する。 [0033] Accordingly, a weak discharge is completely stopped generated when the application of the large-width pulse Pa2. そして、 And,
この状態を所定時間維持した後、壁電圧を加算した結果放電開始電圧以下となる電圧Voから、放電開始電圧を超える電圧に向かって緩やかに下降するランプ電圧La1 After maintaining this state for a predetermined time, the voltage Vo becomes equal to or less than a result discharge starting voltage obtained by adding the wall voltage, the lamp voltage gradually drops toward a voltage exceeding the discharge start voltage La1
を印加する。 They are applied to.

【0034】このランプ電圧La1の傾斜は、下降する間に、再び維持期間で発光したセルのみにおいて、選択的に微弱な放電が生じるような値に規定される。 The slope of the ramp voltage La1, while descending, is defined again in only the cells that emit light in the sustain period, to a value that is selectively weak discharge occurs. より具体的には、0.5V/μsec〜10V/μsecとすることが望ましい。 More specifically, it is desirable to 0.5V / μsec~10V / μsec. このように規定するのは、10V/ To define in this way is, 10V /
μsecを超えると初期化放電が適正に行われないからであり、0.5V/μsec未満となると、ランプ電圧を印加する時間があまりに長くなり維持期間をその分短縮しなければならなくなるからである。 Beyond .mu.sec is because initializing discharge is not performed properly, it becomes less than 0.5V / .mu.sec, because the time for applying the ramp voltage will have to correspondingly shorten too long will sustain period .

【0035】このランプ電圧La1が下降する間に、再び維持期間で発光したセルのみで選択的に微弱な放電が生じ、走査電極・維持電極上の保護層3表面、及びデータ電極上の蛍光体層10表面に蓄積される壁電圧は次の第 [0035] While this ramp voltage La1 is lowered, occurs selectively weak discharge only in cells that emit light again sustain period, the protective layer 3 surface on the scan electrodes and sustain electrodes, and phosphor on data electrode the wall voltage accumulated in the layer 10 surface is the following
2サブフィールドの書き込み動作に適した値に調整される。 It is adjusted to a value suitable for the write operation of the second subfield. その他のセルでは、先に行った全セル初期化の状態が維持される。 In other cells, the all-cell initializing previously performed state is maintained.

【0036】次いで、第2サブフィールド以降について説明する。 [0036] Next, a description will be given of the second and subsequent sub-field. 第2サブフィールド以降は、維持期間における維持動作では、維持パルスPa1を維持電極及び走査電極に交互に印加する。 The second subfield or later, the sustain operation in the sustain period is applied alternately to sustain electrodes and scan electrodes sustain pulses Pa1. これは従来の一般的な方式であるが、維持期間における維持動作終焉において、走査電極SCNiに印加する維持パルスPa1に代えて、維持パルスPa1と振幅が同じで、最大振幅値においてこれよりも時間幅が短い時間幅T3の細幅パルスPa3を当該走査電極SCNiに印加する。 While this is a conventional general method, in the maintenance operation demise in the sustain period, the scan electrode SCNi instead sustain pulse Pa1 to be applied to the sustain pulse Pa1 and amplitude are the same, the maximum in the amplitude value than this time the narrow pulse Pa3 width shorter duration T3 is applied to the scanning electrode SCNi. この細幅パルスPa3 This narrow pulse Pa3
の時間幅T3は放電により壁電圧が安定して蓄積されるのに満たない時間に設定される。 Time width T3 of the wall voltage is set to a time less than for being stably accumulated by the discharge.

【0037】次に、前記細幅パルスPa3を印加した直後に、既に蓄積された壁電圧を加算した結果の走査電極SCNiと維持電極SUSiとの電位差が放電開始電圧未満となるように、維持電極SUSiに電圧Vhを走査電極SCNiに電圧Vbkを印加する。 Next, immediately after applying said narrow pulse Pa3, as already potential of the scan electrode SCNi resulting from adding the accumulated wall voltage and the sustain electrode SUSi is less than the discharge start voltage, the sustain electrodes applying a voltage Vbk voltage Vh to the scan electrode SCNi to SUSi. このような動作によって、維持期間終焉にて維持放電を停止させることができる。 Such behavior, it is possible to stop the sustaining discharge at the sustain period demise. なお、電圧Vhと電圧Vbkがほぼ同じ場合かなり確実に消去動作を行なうことができる。 Incidentally, it is possible that the voltage Vh and the voltage Vbk perform fairly reliably erase operation when almost the same.

【0038】そして、この状態を所定時間維持した後、 [0038] Then, after maintaining this state for a predetermined period of time,
壁電圧加算後の電圧が放電開始電圧以下となる電圧V1 Voltage voltage after the wall voltage addition becomes equal to or less than the discharge starting voltage V1
から放電開始電圧を超える電圧に向かって緩やかに下降するランプ電圧La2を印加する。 Toward the voltage exceeding the discharge start voltage from applying a ramp voltage La2 that gradually drops. このランプ電圧La The lamp voltage La
2の傾斜は、下降する間に、再び維持期間で発光したセルのみにおいて、選択的に微弱な放電が生じるような値に規定され、具体的な数値範囲はランプ電圧La1の傾斜と同様である。 2 of inclination, during the descent, the only cells which emit light again sustain period is defined to a value that is selectively weak discharge occurs, specific numerical range is the same as the slope of the ramp voltage La1 . この結果、維持期間で発光したセルのみにおいて、走査電極・維持電極上の保護層3表面、及びデータ電極上の蛍光体層10の表面に蓄積される壁電圧は次の第3サブフィールドの書き込み動作に適した値に調整される。 As a result, the only cells which emit light in the sustain period, the writing of the third sub-field protective layer 3 surface, and the wall voltage accumulated on the surface of the phosphor layer 10 on the data electrodes of the following on the scan electrodes and sustain electrodes It is adjusted to a value suitable for the operation. その他のセルでは、先に行った全セル初期化若しくはランプ電圧による初期化の状態が維持される。 In other cells, the initialization by the all-cell initializing or the lamp voltage previously performed state is maintained.

【0039】以降、第3〜最終サブフィールドまでは上記した第2サブフィールドと同様の動作が行われる。 [0039] Thereafter, until the third to last subfield same operation as in the second subfield as described above is performed. 以上説明した駆動方法によれば、全セル初期化は第1サブフィールドのみで行われ、第2サブフィールド以降では、アドレス指定され維持動作で点灯したセルだけが初期化されることになるので、点灯しないセルに対しても初期化処理を施すという無駄な処理が施されないため、 According to the driving method described above, all-cell initialization is performed in only the first subfield, the second subfield or later, because only cells that are lighted in the sustain operation is addressed is to be initialized, since the useless processing that performs initialization processing with respect to the lighting non cell is not performed,
黒輝度のレベルを下げることが可能となる。 It is possible to reduce the level of black luminance.

【0040】例えば、480行、852×3列のマトリック構成を成す42インチPDPにおいて、1TVフィールドを8つのサブフィールドで構成した場合、最大輝度が420cd/m 2となったのに対して、第1サブフィールドの初期化期間における初期化放電の輝度は0.1 [0040] For example, 480 rows, in 42 inches PDP constituting the matrix structure of 852 × 3 columns, in the case of constituting the 1TV field of eight sub-fields, while the maximum brightness becomes 420 cd / m 2, the 1 brightness setup discharges in the setup period of the subfield 0.1
5cd/m 2となる。 The 5cd / m 2. このため、各サブフィールドで全セル初期化を施す従来の場合に比べて黒輝度は1/8となり、大幅に黒輝度を下げることが可能となる。 Thus, black luminance as compared with the conventional case of performing all-cell initializing each subfield makes it possible to lower the 1/8, and the significant black luminance. この結果、パネルのコントラストも420/0.15:1=2 As a result, the contrast of the panels 420 / 0.15: 1 = 2
800:1となり、極めて高いコントラストが実現される。 800: 1, and is realized very high contrast.

【0041】また、このような黒輝度の低下という効果に加えて、上記のように第1サブフィールドにて、維持期間では太幅パルスPa2だけを用いるので、従来表示出来なかった、黒により近い中間階調を表示することも可能となる。 Further, in addition to the effect of such reduction in the black luminance at the first subfield as described above, since the use of only the wide pulse Pa2 in the sustain period, could not be displayed prior closer to black it is possible to display an intermediate gradation. 更に、各サブフィールドにおいて維持動作とは独立に行われていた消去動作を維持動作にてほぼ同時に行うこと、及び後続するサブフィールドで独立に行われていた初期化動作を前のサブフィールドにおける維持期間の維持動作にてほぼ同時に行うことから、初期化に要する時間を大幅に短縮することができるので、駆動時間を大幅に短縮することができる。 Furthermore, maintenance be performed substantially simultaneously erase operation has been performed independently of the sustain operation in each subfield in the sustain operation, and an initializing operation was done independently in subfields subsequent in the preceding sub-field from doing almost simultaneously during the period of maintenance operation, it is possible to greatly reduce the time required for initialization can be significantly shortened drive time.

【0042】<第2の実施の形態>次に第2の実施の形態について説明する。 [0042] <Second Embodiment> Next, a second embodiment will be described. 図3は、当該実施形態のPDPの駆動方法を示す1フィールド内における駆動動作タイミング図である。 Figure 3 is a driving timing diagram of one field showing a method for driving the PDP of the embodiment. なお、この図には、理解を容易にするために、走査電極、維持電極とに印加される電圧の波形については、一対のものSCNi、SUSiについて記載しているが、他の電極対についても同様である。 Incidentally, in this figure, for ease of understanding, the scanning electrode, the waveform of the voltage applied to the sustain electrodes, a pair of ones SCNi, but describes SUSi, for other electrode pairs it is the same. 以下、第1実施形態との相違点について主眼をおいて説明する。 Hereinafter, it focuses described differences from the first embodiment.

【0043】この図3に示すように、本実施形態では、 [0043] As shown in FIG. 3, in this embodiment,
全セル初期化動作を、第1サブフィールドにて行うのではなく、第1サブフィールドの維持期間における太幅パルスPa2を印加した後に行う。 The all-cell initializing operation, rather than performing in the first subfield is performed after applying the thick width pulse Pa2 in the sustain period of the first subfield. このように、全セル初期化動作を第1サブフィールドの先頭の位置から時間的に後方にシフトさせ、太幅パルスPa2による維持動作の直後で第2サブフィールドの初期化を行う時間帯に行うことで、太幅パルスPa2による動作マージン狭小化を防止することができる。 Thus, the all-cell initializing operation is shifted temporally backward from the position of the head of the first sub-field is performed in a time zone for initializing the second subfield immediately after the maintenance operation by the wide pulse Pa2 it is, it is possible to prevent the operating margin narrowing by the wide pulse Pa2.

【0044】つまり、太幅パルスPa2を用いた場合には、消去放電の際に壁電圧が蓄積され過ぎて、後続するサブフィールドで誤放電(クロストークなど)を引き起こし易い。 The words, in the case of using the wide pulse Pa2 is too wall voltage is accumulated during the erase discharge, easily lead to erroneous discharge subfields succeeding (crosstalk). ここで、上記のように全セル初期化動作を太幅パルスPa2の直後に行うことによって、太幅パルスPa2が印加されることによって蓄積された壁電圧のレベルを正常な状態に調整することができる。 Here, by performing all-cell initializing operation as described above immediately after the large-width pulse Pa2, to adjust the level of the accumulated wall voltage by the wide pulse Pa2 it is applied to normal it can.

【0045】この結果、太幅パルスPa2を印加した第 [0045] As a result, the application of a wide-width pulse Pa2
1サブフィールドに後続する第2サブフィールド以降でも安定した動作を行うことが可能となる。 1 it is possible to perform a stable operation even the second subfield or later following the sub-field. なお、全セル初期化動作は、上記のように太幅パルスPa2を印加した後で、次のサブフィールドの初期化を行う時間帯にて行うことが以降の全てのサブフィールドでの駆動動作を正常に行う上で望ましいが、全セル初期化は、同一のフィールド内で太幅パルスPa2を印加した後であれば、特にその時間帯は限定されない。 Incidentally, all-cell initializing operation, after applying the thick width pulse Pa2 as described above, the driving operation in all subfields later be carried out in the time zone to initialize the next subfield Although desirable for a successful, all-cell initialization, if after the application of large-width pulse Pa2 in the same field, not particularly limited thereof hours.

【0046】なお、第1サブフィールドの先頭に行う初期化動作は、上記したランプ電圧La1若しくはLa2 [0046] Incidentally, the initialization operation performed at the beginning of the first subfield, or the lamp voltage La1 above La2
による初期化動作である。 An initialization operation by. 前のフィールドの最終サブフィールドにおいて初期化は行われているので、第1サブフィールドの先頭で行う初期化処理は省略することもできる。 Since the initialization is performed in the final sub-field in the previous field, the initialization performed at the beginning of the first subfield processing can be omitted. <第3の実施の形態>次に第3の実施の形態について説明する。 For <Third Embodiment> Next, a third embodiment will be described. 図4は、当該実施形態のPDPの駆動方法を示す1フィールド内における駆動動作タイミング図である。 Figure 4 is a drive timing diagram in one field of a driving method of the PDP of the embodiment.
なお、この図には、理解を容易にするために、走査電極、維持電極とに印加される電圧の波形については、一対のものSCNi、SUSiについて記載しているが、 Incidentally, in this figure, for ease of understanding, the scanning electrode, the waveform of the voltage applied to the sustain electrodes, a pair of ones SCNi, but describes SUSi,
他の電極対についても同様である。 The same applies to the other electrode pair. 以下、第1実施形態との相違点について主眼をおいて説明する。 Hereinafter, it focuses described differences from the first embodiment.

【0047】この図4に示すように、本実施形態では、 [0047] As shown in FIG. 4, in this embodiment,
全セル初期化動作を、第1サブフィールドにて行うのではなく、第1サブフィールドの維持期間における太幅パルスPa2及びランプ電圧La1が印加された後に行う。 The all-cell initializing operation, rather than performing in the first sub-field is performed after the large-width pulse Pa2 and lamp voltage La1 in the sustain period of the first subfield is applied. このように、全セル初期化動作を第1サブフィールドの先頭の位置から時間的に後方にシフトさせ、太幅パルスPa2による維持動作の後で第2サブフィールドの初期化を行った後(ランプ電圧La1を印加し終わった後)の時間帯に行うことで、実施形態2に共通の上記した作用・効果を奏するのは無論、次のような特有な作用・効果も奏する。 Thus, the all-cell initializing operation is shifted temporally backward from the position of the head of the first sub-field, after initialization of the second sub-field after the maintenance operation by the wide pulse Pa2 (lamp by performing the time zone after) it has finished applying voltage La1, to achieve the functions and effects in common of the above embodiment 2, of course, also Kanade unique functions and effects as follows.

【0048】第2実施形態におけるように太幅パルスP [0048] As in the second embodiment a large width pulses P
a2を印加した直後に全セル初期化動作を行うと、第1 When the all-cell initializing operation immediately after the application of a2, first
サブフィールドの維持期間で点灯したセルと点灯しなかったセルとが混在している場合、点灯したセルについては消去動作の直ぐ後、つまり、消去動作後の壁電圧が蓄積された状態で全セル初期化動作が行われるのに対して、点灯していないセルでは、前のフィールドの終了時点における壁電圧を維持して全セル初期化が行われることになる。 If the subfields cells not lighted and lighted cell in the sustain period of the are mixed, immediately after the erasing operation for the lit cell, i.e., in a state in which the wall voltage after the erase operation has been accumulated all cells whereas the initialization operation is performed, the unlit cells, so that the previous field all-cell initializing maintains the wall voltage at the end of is carried out. この時、点灯したセルと点灯しなかったセルとでは、初期化放電前のセルに蓄積されている壁電圧が異なっているため、全セル初期化の放電に違いが生まれる。 At this time, in the not lighted and lighted cell cell, since the wall voltage stored in the cell before the initializing discharge is different, a difference in the discharge in the all-cell initializing is born. 更に、太幅パルスPa2が印加された後のセル内の分極状態(走査電極側が負で、維持電極側が正)にも起因して、図のような振幅Vrの大きな電圧を印加しても完全に初期化されない恐れがある。 Furthermore, the polarization state of the cell after the wide pulse Pa2 is applied (the scan electrode side in the negative, the sustain electrode side is positive) due to, even by applying a large voltage amplitude Vr as shown in FIG complete it may not be initialized.

【0049】そこで、全セル初期化動作をランプ電圧L [0049] Thus, the all-cell initializing operation lamp voltage L
a1が印加された後に行うことによって、点灯したセルにおいても点灯しなかったセルと同程度の壁電圧になるので、全セル初期化動作の際に、点灯したセルと点灯しなかったセルとの壁電圧の違いを無くすことができる。 By performing after the a1 has been applied, also becomes a cell the same degree of wall voltage not lit in the lit cell, during the all-cell initializing operation, with lighted cell and illuminated not cell it is possible to eliminate the difference between the wall voltage.
この結果、全セル初期化動作における放電を全てのセルにおいて均一的に行うことが可能となるので、全セル初期化を全てのセルにおいて均一的に行うことができる。 This result, it becomes possible to uniformly performed in all the cells discharge in the all-cell initializing operation, it is possible to uniformly perform in all cells all cell initializing.

【0050】また、ランプ電圧La1を印加しているときに生じる微弱な放電がプライミングとなって以降の全セル初期化動作における放電が行われ易くなるという効果もある。 [0050] Further, there is also an effect that a weak discharge that occurs when the application of the ramp voltage La1 is easily performed discharge in the all-cell initializing operation after becomes priming. なお、ランプ電圧La1を走査電極SCNi Incidentally, the lamp voltage La1 scan electrode SCNi
に印加するときに、データ電極Djに振幅Vxのパルスを印加することで、データ電極Djと走査電極SCNi When applied to, by applying a pulse of amplitude Vx to the data electrode Dj, data electrode Dj and the scanning electrode SCNi
間でも微弱な放電を引き起こして、データ電極Dj上の蛍光体層10表面上にも壁電圧を蓄積することができるので、全セル初期化動作の際に印加する電圧Vrを低減させることが可能となる。 Causing a weak discharge in between, it is possible to accumulate wall voltage on the phosphor layer 10 on the surface of the data electrode Dj, it is possible to reduce the voltage Vr applied during the all-cell initializing operation to become.

【0051】また、第1サブフィールドの先頭に行う初期化動作は、上記したランプ電圧La1若しくはLa2 [0051] Further, the initialization operation performed at the beginning of the first sub-field, the lamp voltage La1 or La2 described above
による初期化動作である。 An initialization operation by. 前のフィールドの最終サブフィールドにおいて初期化は行われているので、第1サブフィールドの先頭で行う初期化処理は省略することもできる。 Since the initialization is performed in the final sub-field in the previous field, the initialization performed at the beginning of the first subfield processing can be omitted. <第4の実施の形態>次に第4の実施の形態について説明する。 For <Fourth Embodiment> Next, a fourth embodiment will be described. 図5は、当該実施形態のPDPの駆動方法を示す1フィールド内における駆動動作タイミング図である。 Figure 5 is a driving timing diagram of one field showing a method for driving the PDP of the embodiment.
なお、この図には、理解を容易にするために、走査電極、維持電極とに印加される電圧の波形については、一対のものSCNi、SUSiについて記載しているが、 Incidentally, in this figure, in order to facilitate understanding, the scanning electrode, the waveform of the voltage applied to the sustain electrodes, a pair of ones SCNi, but describes SUSi,
他の電極対についても同様である。 The same applies to other electrode pairs. 以下、第1実施形態との相違点について主眼をおいて説明する。 Hereinafter, focuses described differences from the first embodiment.

【0052】この図5に示すように、第1実施形態の第2 [0052] As shown in FIG. 5, the second of the first embodiment
サブフィールド以降で維持期間にて用いた細幅パルスP Narrow pulse P, which was used in the sustain period in the sub-field or later
a3に代えて、第1サブフィールドで用いたのと同じ太幅パルスPa2を用いる点及び第1サブフィールドの維持期間に電圧Vmの維持パルスを走査電極と維持電極に印加している点が第1実施形態と相違する。 Instead of a3, that is applied to the sustain electrode and the scan electrode sustain pulse voltage Vm in the sustain period of the same thickness points and first subfield using wide pulse Pa2 as used in the first subfield is first differs from the embodiment. このように、全てのサブフィールドにおいて太幅パルスPa2を用いることによって、上記同様に、維持放電を停止させることができ、ランプ電圧La1が印加されることで後続するサブフィールドの初期化動作も行われるので、全てのサブフィールドそれぞれで全セル初期化を行なう必要がなくなり、黒輝度のレベルを下げることができ、黒の視認性を向上させることができる。 Thus, by using the wide pulse Pa2 in all subfields in the same manner as described above, it is possible to stop the sustain discharge, initialization operation are lines of sub-field subsequent by the lamp voltage La1 are applied since cracking, it is not necessary to perform the all-cell initializing at each and every sub-field, it is possible to reduce the level of black luminance, it is possible to improve the black visibility.

【0053】なお、第1の実施の形態に示すように、細幅パルスを用いる方が、安定動作の点では優れている。 [0053] Incidentally, as shown in the first embodiment, it is used a narrow pulse in terms of stable operation is excellent.
なお、上記第1〜3の実施の形態で述べた方法を、黒に近い中間階調表示が要求されるような場合の画像に対して用い、黒に近い中間階調が要求されない場合の画像に対しては第4の実施形態で述べた方法を用いれば良い。 The above method described in the first to third embodiments, using the image of the case in the intermediate gradation display is required near black, when the intermediate gradation close to black is not required image it may be used the method described in the fourth embodiment for.
このように上記各実施形態で述べた方法を画像の特性に応じて切替えて実施することができる。 This can be implemented by switching in accordance with the method described in the above embodiments the characteristics of the images.

【0054】 [0054]

【発明の効果】以上説明してきたように、本発明の表示パネルの駆動方法によれば、太幅部を有するパルスを用いて階調表示するサブフレームが存在することを特徴とする。 As it has been described in the foregoing, according to method of driving a display panel of the present invention, characterized by the presence of subframes gradation display by using a pulse with a large width portion. これにより、黒表示の視認性が要求されるような場合には、全セル初期化の回数をサブフレーム数よりも減らすことができ、その結果、黒輝度のレベルを下げることが可能となる。 Thus, when such visibility of the black display is required, the number of all-cell initializing can be reduced than the number of sub-frames, as a result, it is possible to reduce the level of black luminance. 加えて、従来表示出来なかった、黒により近い中間階調を表示することも可能となる。 In addition, it could not display conventional, it is possible to display an intermediate gradation closer to black.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】第1実施形態のPDP駆動動作タイミング図である。 1 is a PDP driving timing diagram of the first embodiment.

【図2】前記実施形態の表示可能な階調値を示す特性図である。 2 is a characteristic diagram showing the displayable gradation values ​​of the embodiments.

【図3】第2実施形態のPDP駆動動作タイミング図である。 3 is a PDP driving timing diagram of the second embodiment.

【図4】第3実施形態のPDP駆動動作タイミング図である。 4 is a PDP driving timing diagram of the third embodiment.

【図5】第4実施形態のPDP駆動動作タイミング図である。 5 is a PDP driving timing diagram of the fourth embodiment.

【図6】従来例及び各実施の形態に共通のPDPの構成を示す斜視図である。 6 is a perspective view showing the structure of a common PDP in the conventional example and each embodiment.

【図7】従来例及び各実施の形態に共通のPDPにおける電極の配列状態を示す図である。 7 is a diagram showing an arrangement of electrodes in a common PDP in the conventional example and each embodiment.

【図8】従来例のPDPの駆動動作タイミング図である。 8 is a driving timing diagram of a PDP of the prior art.

【符号の説明】 DESCRIPTION OF SYMBOLS

SCN1〜SCNn 走査電極 SUS1〜SUSn 維持電極 D1〜Dm データ電極 Pa1 維持パルス Pa2 太幅パルス Pa3 細幅パルス La1、La2 ランプ電圧 1 第1のガラス基板 2 誘電体層 3 保護層 4 走査電極 5 維持電極 6 第2のガラス基板 7 誘電体層 8 データ電極 9 隔壁 10 蛍光体層 11 放電空間 12 セル SCN1~SCNn scan electrodes SUS1~SUSn sustain electrodes D1~Dm data electrode Pa1 sustain pulse Pa2 the wide pulse Pa3 narrow pulse La1, La2 lamp voltage 1 first glass substrate 2 dielectric layer 3 protective layer 4 scan electrode 5 sustain electrode 6 the second glass substrate 7 dielectric layer 8 data electrode 9 partition 10 phosphor layer 11 discharge space 12 cells

───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊藤 幸治 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 増田 真司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 倉田 隆次 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 Fターム(参考) 5C080 AA05 BB05 DD03 EE29 HH02 HH04 HH05 HH07 JJ04 JJ05 JJ06 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Koji Ito Osaka Prefecture Kadoma Oaza Kadoma 1006 addresses Matsushita Electric industrial Co., Ltd. in the (72) inventor Shinji Masuda Osaka Prefecture Kadoma Oaza Kadoma 1006 addresses Matsushita Electric industrial Co., Ltd. in the ( 72) inventor Ryuji Kurata Osaka Prefecture Kadoma Oaza Kadoma 1006 address Matsushita Electric industrial Co., Ltd. in the F-term (reference) 5C080 AA05 BB05 DD03 EE29 HH02 HH04 HH05 HH07 JJ04 JJ05 JJ06

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 フレーム内時分割階調表示方式を用いた表示パネルの駆動方法であって、 太幅部を有するパルスを用いて階調表示するサブフレームが存在することを特徴とする表示パネルの駆動方法。 1. A driving method of a display panel using a time division gray scale display method in a frame, a display panel, characterized in that there is a sub-frame for gray scale display using a pulse having a wide width portion method of driving a.
  2. 【請求項2】 前記パルスを印加した後で後続するサブフレームの書き込み期間における書き込み動作前に、前のサブフレームで点灯したセルにおける走査電極及び維持電極間で選択的に初期化放電を引き起こすよう、全ての走査電極と維持電極との間に0.5V/μsec〜1 To 2. A pre-write operation in the write period of the sub-frame following after applying the pulse, selectively to cause an initializing discharge between scan electrodes and sustain electrodes in the lit cells in the preceding sub-frame , 0.5V / μsec~1 between all the scanning electrodes and the sustain electrodes
    0V/μsecの傾きで変化するランプ電圧を印加することを特徴とする請求項1に記載の表示パネルの駆動方法。 A display panel driving method according to claim 1, characterized in applying a ramp voltage that changes in the inclination of 0V / .mu.sec.
  3. 【請求項3】 前記パルスを印加した後に、全てのセルに対して初期化の動作を行うことを特徴とする請求項1 After wherein applying the pulse, according to claim 1, characterized in that the operation of the initialization for all cells
    に記載の表示パネルの駆動方法。 A display panel driving method according to.
  4. 【請求項4】 前記初期化の動作を、前記パルスを印加した直後で、後続するサブフレームの書き込み期間における書き込み動作が行われる前に行うことを特徴とする請求項3に記載の表示パネルの駆動方法。 The wherein the operation of the initialization, immediately after applying the pulse, a display panel according to claim 3, characterized in that before the write operation in the write period of a subsequent sub-frame is performed driving method.
  5. 【請求項5】 前記ランプ電圧を印加した後で、後続するサブフレームの書き込み期間における書き込み動作が行われる前に全てのセルに対して初期化の動作を行うことを特徴とする請求項2に記載の表示パネルの駆動方法。 After wherein applying the ramp voltage, to claim 2, characterized in that the operation of the initialization for all cells before the write operation in the write period of a subsequent sub-frame is performed the driving method of a display panel according.
JP2000199581A 2000-06-30 2000-06-30 Driving method of display panel Expired - Fee Related JP4576028B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000199581A JP4576028B2 (en) 2000-06-30 2000-06-30 Driving method of display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000199581A JP4576028B2 (en) 2000-06-30 2000-06-30 Driving method of display panel

Publications (2)

Publication Number Publication Date
JP2002014652A true JP2002014652A (en) 2002-01-18
JP4576028B2 JP4576028B2 (en) 2010-11-04

Family

ID=18697570

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000199581A Expired - Fee Related JP4576028B2 (en) 2000-06-30 2000-06-30 Driving method of display panel

Country Status (1)

Country Link
JP (1) JP4576028B2 (en)

Cited By (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004198776A (en) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd Method for driving plastic display device
JP2005004044A (en) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
JP2005157372A (en) * 2003-11-21 2005-06-16 Lg Electronics Inc Apparatus and method for driving plasma display panel
EP1550999A2 (en) * 2003-12-31 2005-07-06 Lg Electronics Inc Method and apparatus for driving plasma display panel
JP2005202059A (en) * 2004-01-14 2005-07-28 Fujitsu Hitachi Plasma Display Ltd Display device and its driving method
JP2005301013A (en) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
JP2005331912A (en) * 2004-05-21 2005-12-02 Samsung Sdi Co Ltd Driving method of plasma display panel, and the plasma display panel
US7027011B2 (en) 2002-03-29 2006-04-11 Pioneer Corporation Method of driving plasma display panel
KR100578834B1 (en) 2003-11-19 2006-05-11 삼성에스디아이 주식회사 Plasma display panel and Method for deriving the same
KR100607254B1 (en) 2004-06-04 2006-08-01 엘지전자 주식회사 Driving Apparatus of Plasma Display Panel
KR100612312B1 (en) 2004-11-05 2006-08-16 삼성에스디아이 주식회사 Plasma display device and driving method thereof
JP2006235574A (en) * 2005-02-23 2006-09-07 Lg Electronics Inc Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
EP1715469A2 (en) * 2005-04-21 2006-10-25 LG Electronics, Inc. Plasma display apparatus and driving method thereof with improved gray levels obtained by subfields and reduced flickering
EP1729278A2 (en) 2005-06-03 2006-12-06 Samsung SDI Co., Ltd. Plasma display device and driving method
JP2006330726A (en) * 2005-05-24 2006-12-07 Lg Electronics Inc Plasma display apparatus and driving method thereof
JP2006343683A (en) * 2005-06-10 2006-12-21 Pioneer Electronic Corp Plasma display device
JP2007108489A (en) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd Method of driving plasma display panel
KR100739060B1 (en) * 2004-11-16 2007-07-12 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100751335B1 (en) * 2005-06-07 2007-08-22 삼성에스디아이 주식회사 Method for driving plasma display panel
JP2007232827A (en) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd Plasma display panel driving method and plasma display device
JP2007272025A (en) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd Plasma display device
JP2008020776A (en) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
WO2008026436A1 (en) * 2006-08-31 2008-03-06 Panasonic Corporation Plasma display and driving method of driving plasma display panel
WO2008035648A1 (en) * 2006-09-20 2008-03-27 Panasonic Corporation Plasma display panel drive method and plasma display panel device
JP2008089747A (en) * 2006-09-29 2008-04-17 Pioneer Electronic Corp Driving method of plasma display panel
US7372433B2 (en) 2003-10-01 2008-05-13 Samsung Sdi Co., Ltd. Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device
JP2008197442A (en) * 2007-02-14 2008-08-28 Pioneer Electronic Corp Driving method for plasma display panel and plasma display device
US7501998B2 (en) 2003-10-24 2009-03-10 Samsung Sdi Co., Ltd. Plasma display device and plasma display panel driving method
KR100888576B1 (en) * 2006-09-08 2009-03-12 파이오니아 가부시키가이샤 Plasma display panel and drive method therefor
CN100476924C (en) 2005-09-30 2009-04-08 日立等离子显示器股份有限公司 And a control method of a plasma display apparatus
US7580050B2 (en) 2004-10-25 2009-08-25 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
JP2010250354A (en) * 2010-08-11 2010-11-04 Hitachi Plasma Display Ltd Method for driving plasma display device
US8054248B2 (en) 2002-03-06 2011-11-08 Lg Electronics Inc. Method and apparatus for driving plasma display panel
US8098217B2 (en) 2005-09-14 2012-01-17 Panasonic Corporation Driving device and driving method of plasma display panel and plasma display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134565A (en) * 1993-11-11 1995-05-23 Nec Corp Method of driving discharge display device
JPH1165513A (en) * 1997-08-20 1999-03-09 Hitachi Ltd Drive method of plasma display panel
JP2000259120A (en) * 1999-03-09 2000-09-22 Hitachi Ltd Driving method and device for plasma display panel

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07134565A (en) * 1993-11-11 1995-05-23 Nec Corp Method of driving discharge display device
JPH1165513A (en) * 1997-08-20 1999-03-09 Hitachi Ltd Drive method of plasma display panel
JP2000259120A (en) * 1999-03-09 2000-09-22 Hitachi Ltd Driving method and device for plasma display panel

Cited By (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054248B2 (en) 2002-03-06 2011-11-08 Lg Electronics Inc. Method and apparatus for driving plasma display panel
US7027011B2 (en) 2002-03-29 2006-04-11 Pioneer Corporation Method of driving plasma display panel
JP2004198776A (en) * 2002-12-19 2004-07-15 Matsushita Electric Ind Co Ltd Method for driving plastic display device
JP2005004044A (en) * 2003-06-13 2005-01-06 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
US7372433B2 (en) 2003-10-01 2008-05-13 Samsung Sdi Co., Ltd. Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device
US8035579B2 (en) 2003-10-01 2011-10-11 Samsung Sdi Co., Ltd. Plasma display panel driving method, plasma display panel gray displaying method, and plasma display device
US7501998B2 (en) 2003-10-24 2009-03-10 Samsung Sdi Co., Ltd. Plasma display device and plasma display panel driving method
KR100578834B1 (en) 2003-11-19 2006-05-11 삼성에스디아이 주식회사 Plasma display panel and Method for deriving the same
JP2005157372A (en) * 2003-11-21 2005-06-16 Lg Electronics Inc Apparatus and method for driving plasma display panel
JP2005196193A (en) * 2003-12-31 2005-07-21 Lg Electronics Inc Method and apparatus for driving plasma display panel
EP1550999A3 (en) * 2003-12-31 2006-06-07 Lg Electronics Inc Method and apparatus for driving plasma display panel
EP1550999A2 (en) * 2003-12-31 2005-07-06 Lg Electronics Inc Method and apparatus for driving plasma display panel
JP4719462B2 (en) * 2003-12-31 2011-07-06 エルジー エレクトロニクス インコーポレイティド Driving method and driving apparatus for plasma display panel
US7511685B2 (en) 2003-12-31 2009-03-31 Lg Electronics Inc. Method and apparatus for driving plasma display panel
US8179342B2 (en) 2003-12-31 2012-05-15 Lg Electronics Inc. Method and apparatus for driving plasma display panel
JP2005202059A (en) * 2004-01-14 2005-07-28 Fujitsu Hitachi Plasma Display Ltd Display device and its driving method
JP4669226B2 (en) * 2004-01-14 2011-04-13 日立プラズマディスプレイ株式会社 Driving method of plasma display device
JP2005301013A (en) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
JP2005331912A (en) * 2004-05-21 2005-12-02 Samsung Sdi Co Ltd Driving method of plasma display panel, and the plasma display panel
JP4553710B2 (en) * 2004-05-21 2010-09-29 三星エスディアイ株式会社 Driving method of plasma display panel
KR100607254B1 (en) 2004-06-04 2006-08-01 엘지전자 주식회사 Driving Apparatus of Plasma Display Panel
US7580050B2 (en) 2004-10-25 2009-08-25 Samsung Sdi Co., Ltd. Plasma display device and driving method thereof
US7612740B2 (en) 2004-11-05 2009-11-03 Samsung Sdi Co., Ltd. Plasma display and driving method thereof
KR100612312B1 (en) 2004-11-05 2006-08-16 삼성에스디아이 주식회사 Plasma display device and driving method thereof
KR100739060B1 (en) * 2004-11-16 2007-07-12 삼성에스디아이 주식회사 Plasma display device and driving method thereof
JP2006235574A (en) * 2005-02-23 2006-09-07 Lg Electronics Inc Plasma display apparatus, driving method of the same, plasma display panel and driving gear of plasma display panel
KR100719084B1 (en) 2005-04-21 2007-05-17 엘지전자 주식회사 Plasma Display Panel, Apparatus, Driving Apparatus and Method thereof
EP1715469A2 (en) * 2005-04-21 2006-10-25 LG Electronics, Inc. Plasma display apparatus and driving method thereof with improved gray levels obtained by subfields and reduced flickering
EP1715469A3 (en) * 2005-04-21 2009-04-29 LG Electronics, Inc. Plasma display apparatus and driving method thereof with improved gray levels obtained by subfields and reduced flickering
JP2006330726A (en) * 2005-05-24 2006-12-07 Lg Electronics Inc Plasma display apparatus and driving method thereof
EP1729278A2 (en) 2005-06-03 2006-12-06 Samsung SDI Co., Ltd. Plasma display device and driving method
EP1729278A3 (en) * 2005-06-03 2009-06-03 Samsung SDI Co., Ltd. Plasma display device and driving method
KR100751335B1 (en) * 2005-06-07 2007-08-22 삼성에스디아이 주식회사 Method for driving plasma display panel
JP4724473B2 (en) * 2005-06-10 2011-07-13 パナソニック株式会社 Plasma display device
JP2006343683A (en) * 2005-06-10 2006-12-21 Pioneer Electronic Corp Plasma display device
US8098217B2 (en) 2005-09-14 2012-01-17 Panasonic Corporation Driving device and driving method of plasma display panel and plasma display device
CN100476924C (en) 2005-09-30 2009-04-08 日立等离子显示器股份有限公司 And a control method of a plasma display apparatus
JP2007108489A (en) * 2005-10-14 2007-04-26 Matsushita Electric Ind Co Ltd Method of driving plasma display panel
JP2007232827A (en) * 2006-02-28 2007-09-13 Matsushita Electric Ind Co Ltd Plasma display panel driving method and plasma display device
JP2007272025A (en) * 2006-03-31 2007-10-18 Matsushita Electric Ind Co Ltd Plasma display device
JP2008020776A (en) * 2006-07-14 2008-01-31 Matsushita Electric Ind Co Ltd Method for driving plasma display panel
WO2008026436A1 (en) * 2006-08-31 2008-03-06 Panasonic Corporation Plasma display and driving method of driving plasma display panel
KR100888576B1 (en) * 2006-09-08 2009-03-12 파이오니아 가부시키가이샤 Plasma display panel and drive method therefor
US7990345B2 (en) 2006-09-08 2011-08-02 Panasonic Corporation Plasma display panel and drive method therefor
EP2194558A3 (en) * 2006-09-08 2010-11-17 Panasonic Corporation Plasma display panel and drive method therefor
WO2008035648A1 (en) * 2006-09-20 2008-03-27 Panasonic Corporation Plasma display panel drive method and plasma display panel device
JP2008089747A (en) * 2006-09-29 2008-04-17 Pioneer Electronic Corp Driving method of plasma display panel
JP2008197442A (en) * 2007-02-14 2008-08-28 Pioneer Electronic Corp Driving method for plasma display panel and plasma display device
JP2010250354A (en) * 2010-08-11 2010-11-04 Hitachi Plasma Display Ltd Method for driving plasma display device

Also Published As

Publication number Publication date
JP4576028B2 (en) 2010-11-04

Similar Documents

Publication Publication Date Title
JP3455141B2 (en) The driving method of plasma display panel
US6294875B1 (en) Method of driving AC plasma display panel
US6512501B1 (en) Method and device for driving plasma display
JP3733773B2 (en) Driving method of AC type plasma display panel
US6020687A (en) Method for driving a plasma display panel
JP3423865B2 (en) Ac type pdp driving method and plasma display device
JP3529737B2 (en) Driving method of plasma display panel and display device
KR100711034B1 (en) Plasma display device and method for driving the same
JP2953342B2 (en) The driving method of plasma display panel
KR100493615B1 (en) Method Of Driving Plasma Display Panel
KR100472505B1 (en) Method and apparatus for driving plasma display panel which is operated with middle discharge mode in reset period
EP1837848B1 (en) Method for driving a gas-discharge panel
KR100350942B1 (en) Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel
JP3039500B2 (en) The driving method of plasma display panel
KR100264462B1 (en) Method and apparatus for driving three-electrodes surface-discharge plasma display panel
JP4719449B2 (en) Driving method of plasma display panel
CN1326101C (en) Method and device for driving plasma display panel with selective reset discharge
US7511685B2 (en) Method and apparatus for driving plasma display panel
KR20070078105A (en) Plasma display panel display device and driving method thereof
JP2004212559A (en) Method for driving plasma display panel and plasma display device
JPH07152341A (en) Planar display device
JP4229577B2 (en) AC type plasma display driving method
JP4576028B2 (en) Driving method of display panel
JP2002304153A (en) Method and apparatus for representing gray scale for plasma display panel
JP3318497B2 (en) The driving method of Ac-type pdp

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070528

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091014

A131 Notification of reasons for refusal

Effective date: 20100202

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100311

A131 Notification of reasons for refusal

Effective date: 20100601

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20100705

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100817

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100823

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees