JP2005301013A - Method for driving plasma display panel - Google Patents

Method for driving plasma display panel Download PDF

Info

Publication number
JP2005301013A
JP2005301013A JP2004118622A JP2004118622A JP2005301013A JP 2005301013 A JP2005301013 A JP 2005301013A JP 2004118622 A JP2004118622 A JP 2004118622A JP 2004118622 A JP2004118622 A JP 2004118622A JP 2005301013 A JP2005301013 A JP 2005301013A
Authority
JP
Japan
Prior art keywords
discharge
period
subfield
sustain
subfields
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004118622A
Other languages
Japanese (ja)
Inventor
Takeshi Yamashita
武 山下
Hidehiko Shoji
秀彦 庄司
Junpei Hashiguchi
淳平 橋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004118622A priority Critical patent/JP2005301013A/en
Publication of JP2005301013A publication Critical patent/JP2005301013A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for driving a plasma display panel which suppresses increase in the luminance of black and reduces the writing period, while securing stable writing operation. <P>SOLUTION: One field period is constituted of a plurality of sub-fields, having an initialization period, a write period and a maintenance period, and during the initialization period of each sub-field, either the whole cell initialization operation or selective initialization operation is performed; and the time for generating write discharge of the head sub-field constituting one field is set long and the time for making write discharge of the sub-field generated for performing the selective initialization operation is set shorter than or equal to that for making write discharge of the preceding sub-field generated. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明はプラズマディスプレイパネルの駆動方法およびプラズマディスプレイパネルを用いた画像表示装置に関する。   The present invention relates to a method for driving a plasma display panel and an image display device using the plasma display panel.

プラズマディスプレイパネル(以下、「パネル」と略記する)として代表的な交流面放電型パネルは、対向配置された前面板と背面板との間に多数の放電セルが形成されている。前面板は、1対の走査電極と維持電極とからなる表示電極が前面ガラス基板上に互いに平行に複数対形成され、それら表示電極を覆うように誘電体層および保護層が形成されている。背面板は、背面ガラス基板上に複数の平行なデータ電極と、それらを覆うように誘電体層と、さらにその上にデータ電極と平行に複数の隔壁がそれぞれ形成され、誘電体層の表面と隔壁の側面とに蛍光体層が形成されている。そして、表示電極とデータ電極とが立体交差するように前面板と背面板とが対向配置されて密封され、内部の放電空間には放電ガスが封入されている。ここで表示電極とデータ電極とが対向する部分に放電セルが形成される。このような構成のパネルにおいて、各放電セル内でガス放電により紫外線を発生させ、この紫外線でRGB各色の蛍光体を励起発光させてカラー表示を行っている。   A typical AC surface discharge type panel as a plasma display panel (hereinafter abbreviated as “panel”) has a large number of discharge cells formed between a front plate and a back plate arranged to face each other. In the front plate, a plurality of pairs of display electrodes made up of a pair of scan electrodes and sustain electrodes are formed on the front glass substrate in parallel with each other, and a dielectric layer and a protective layer are formed so as to cover the display electrodes. The back plate has a plurality of parallel data electrodes on the back glass substrate, a dielectric layer so as to cover them, and a plurality of barrier ribs formed on the back side in parallel with the data electrodes. A phosphor layer is formed on the side surface of the partition wall. Then, the front plate and the back plate are arranged opposite to each other so that the display electrode and the data electrode are three-dimensionally crossed and sealed, and a discharge gas is sealed in the internal discharge space. Here, a discharge cell is formed at a portion where the display electrode and the data electrode face each other. In the panel having such a configuration, ultraviolet light is generated by gas discharge in each discharge cell, and phosphors of RGB colors are excited and emitted by the ultraviolet light to perform color display.

パネルを駆動する方法としてはサブフィールド法、すなわち、1フィールド期間を複数のサブフィールドに分割した上で、発光させるサブフィールドの組み合わせによって階調表示を行う方法が一般的である。また、サブフィールド法の中でも、階調表現に関係しない発光を極力減らして黒輝度の上昇を抑え、コントラスト比を向上した新規な駆動方法が特許文献1に開示されている。   As a method of driving the panel, a subfield method, that is, a method of performing gradation display by combining subfields to emit light after dividing one field period into a plurality of subfields. Also, among the subfield methods, Patent Document 1 discloses a novel driving method in which light emission not related to gradation expression is reduced as much as possible to suppress the increase in black luminance and the contrast ratio is improved.

以下にサブフィールド法について簡単に説明する。各サブフィールドはそれぞれ初期化期間、書込み期間および維持期間を有する。また、初期化期間は、画像表示を行うすべての放電セルに対して初期化放電を行わせる全セル初期化動作、または直前のサブフィールドにおいて維持放電を行った放電セルに対して選択的に初期化放電を行わせる選択初期化動作のいずれかの動作を行う。   The subfield method will be briefly described below. Each subfield has an initialization period, an address period, and a sustain period. In addition, the initializing period is an initializing operation for all the cells that perform initializing discharge for all the discharge cells that perform image display, or selectively for the discharge cells that have undergone sustain discharge in the immediately preceding subfield. One of the selective initializing operations for causing the igniting discharge is performed.

まず、全セル初期化期間では、すべての放電セルで一斉に初期化放電を行い、それ以前の個々の放電セルに対する壁電荷の履歴を消すとともに、続く書込み動作のために必要な壁電荷を形成する。加えて、放電遅れを小さくし書込み放電を安定して発生させるためのプライミング(放電のための起爆剤=励起粒子)を発生させるというはたらきをもつ。続く書込み期間では、走査電極に順次走査パルスを印加するとともに、データ電極には表示すべき画像信号に対応した書込みパルスを印加し、走査電極とデータ電極との間で選択的に書込み放電を起こし、選択的な壁電荷形成を行う。そして維持期間では、走査電極と維持電極との間に輝度重みに応じた所定の回数の維持パルスを印加し、書込み放電による壁電荷形成を行った放電セルを選択的に放電させ発光させる。   First, during the all-cell initialization period, all discharge cells perform an initializing discharge all at once, erasing the wall charge history for each previous discharge cell, and forming the wall charge necessary for the subsequent address operation. To do. In addition, it has a function of generating priming (priming for discharge = excited particles) for reducing discharge delay and generating address discharge stably. In the subsequent address period, a scan pulse is sequentially applied to the scan electrodes, and an address pulse corresponding to an image signal to be displayed is applied to the data electrodes, thereby selectively causing an address discharge between the scan electrodes and the data electrodes. , Selective wall charge formation. In the sustain period, a predetermined number of sustain pulses corresponding to the luminance weight are applied between the scan electrodes and the sustain electrodes, and the discharge cells in which the wall charges are formed by the address discharge are selectively discharged to emit light.

このように、画像を正しく表示するためには書込み期間における選択的な書込み放電を確実に行うことが重要であるが、回路構成上の制約から書込みパルスに高い電圧が使えないこと、データ電極上に形成された蛍光体層が放電を起こり難くしていること等、書込み放電に関しては放電遅れを大きくする要因が多い。したがって、書込み放電を安定して発生させるためのプライミングが非常に重要となる。
特開2000−242224号公報
Thus, in order to display an image correctly, it is important to reliably perform selective address discharge in the address period. However, due to restrictions on the circuit configuration, a high voltage cannot be used for the address pulse, There are many factors that increase the discharge delay with respect to the address discharge, such as the fact that the phosphor layer formed on the substrate makes it difficult for the discharge to occur. Therefore, priming for generating the address discharge stably is very important.
JP 2000-242224 A

しかしながら、放電によって生じるプライミングは時間の経過とともに急速に減少するので、初期化放電から長い時間が経過した書込み放電に対しては初期化放電で生じたプライミングが不足して放電遅れが大きくなる。そこで、書込み動作を安定して行うために書込み時間を長く設定し、その結果、書込み期間に費やす時間が大きくなりすぎるといった問題があった。   However, since the priming generated by the discharge rapidly decreases with time, the priming generated by the initialization discharge is insufficient for the address discharge after a long time has elapsed from the initialization discharge, and the discharge delay becomes large. Therefore, there has been a problem that the writing time is set long in order to perform the writing operation stably, and as a result, the time spent in the writing period becomes too long.

また、近年のパネルの高精細度化に伴って放電セル数が増加し、書込み期間に要する時間が長くなる傾向がある。さらに、動画擬似輪郭の改善等、画像表示品質を向上させるためにサブフィールド数を増加させる駆動方法が検討されており、今後ますます書込み期間の短縮が要求されてきている。   Further, the number of discharge cells increases with the recent high definition of the panel, and the time required for the address period tends to become longer. Furthermore, a driving method for increasing the number of subfields in order to improve image display quality, such as improvement of a moving image pseudo contour, has been studied, and a shortening of a writing period is increasingly required in the future.

本発明のパネルの駆動方法は、上記の課題に鑑みなされたものであり、安定した書込み動作を保証しながら、黒輝度の上昇を抑え、かつ、書込み期間を短縮したパネルの駆動方法を提供することを目的とする。   The panel driving method of the present invention has been made in view of the above problems, and provides a panel driving method that suppresses an increase in black luminance and shortens the writing period while guaranteeing a stable writing operation. For the purpose.

本発明のパネルの駆動方法は、走査電極および維持電極とデータ電極との交差部に放電セルを形成してなるパネルの駆動方法であって、1フィールド期間は放電セルに初期化放電を発生させる初期化期間、放電セルに書込み放電を発生させる書込み期間および放電セルに所定の輝度重みで発光させるための維持放電を発生させる維持期間を有する複数のサブフィールドから構成され、複数のサブフィールドのそれぞれの初期化期間は画像表示を行うすべての放電セルに対して初期化放電を発生させる全セル初期化動作または直前のサブフィールドにおいて維持放電を発生した放電セルに対して選択的に初期化放電を発生させる選択初期化動作のいずれかの動作を行い、選択初期化動作を行うサブフィールドの書込み放電を発生させるための時間は直前のサブフィールドの書込み放電を発生させるための時間より短くまたは等しく設定したことを特徴とする。この駆動方法により、安定した書込み動作を保証しながら、黒輝度の上昇を抑えかつ書込み期間を短縮したプラズマディスプレイパネルの駆動方法を提供することが可能となる。   The panel driving method of the present invention is a panel driving method in which discharge cells are formed at intersections of scan electrodes, sustain electrodes, and data electrodes, and an initializing discharge is generated in the discharge cells during one field period. It is composed of a plurality of subfields having an initializing period, an address period for generating an address discharge in the discharge cells, and a sustain period for generating a sustain discharge for causing the discharge cells to emit light with a predetermined luminance weight. In the initializing period, initializing discharge is selectively performed on all cells initializing operation for generating initializing discharge on all discharge cells that perform image display or on discharge cells that have generated sustain discharge in the immediately preceding subfield. When any of the selective initialization operations to be generated is performed to generate the address discharge in the subfield where the selective initialization operation is performed Characterized in that set shorter than or equal to the time for generating the address discharge of the immediately preceding subfield is. With this driving method, it is possible to provide a driving method of a plasma display panel that suppresses an increase in black luminance and shortens the writing period while guaranteeing a stable writing operation.

また、本発明のパネルの駆動方法は、複数のサブフィールドのそれぞれの維持期間において発光または非発光させる制御を行うことにより多階調表示を行うように構成し、選択初期化を行いかつ発光させるサブフィールドの直前に、選択初期化を行いかつ非発光させるサブフィールドが2つ以上連続しない階調となるように構成することが望ましい。この駆動方法により、さらに書込み動作を安定させることができる。   Further, the panel driving method of the present invention is configured to perform multi-gradation display by controlling to emit or not emit light in each sustain period of a plurality of subfields, perform selective initialization, and emit light. It is desirable that the selection initialization is performed immediately before the subfield so that the gray level where two or more subfields that do not emit light are not continuous is obtained. This driving method can further stabilize the writing operation.

また、本発明のパネルの駆動方法は、1フィールドを構成する先頭のサブフィールドが維持期間の輝度重みが最も小さいサブフィールドであり、続くサブフィールドは、それぞれの維持期間の輝度重みが直前のサブフィールドの輝度重みより大きいかまたは等しいサブフィールドであることが望ましい。この駆動方法によって、1フィールドを構成する各サブフィールドの時間の差を小さく設定することができる。   In the panel driving method of the present invention, the first subfield constituting one field is a subfield having the smallest luminance weight in the sustain period, and the subsequent subfield is a subfield having the luminance weight in the respective sustain period immediately before. It is desirable that the subfield be greater than or equal to the luminance weight of the field. By this driving method, the time difference between the subfields constituting one field can be set small.

本発明によれば、安定した書込み動作を保証しながら、黒輝度の上昇を抑え、かつ、書込み期間を短縮したプラズマディスプレイパネルの駆動方法を提供することが可能となる。   According to the present invention, it is possible to provide a method for driving a plasma display panel that suppresses an increase in black luminance and shortens an address period while guaranteeing a stable address operation.

以下、本発明の一実施の形態におけるパネルの駆動方法について、図面を用いて説明する。   Hereinafter, a panel driving method according to an embodiment of the present invention will be described with reference to the drawings.

(実施の形態1)
図1は本発明の実施の形態1に用いるパネルの要部を示す斜視図である。パネル1は、ガラス製の前面基板2と背面基板3とを対向配置して、その間に放電空間を形成するように構成されている。前面基板2上には表示電極を構成する走査電極4と維持電極5とが互いに平行に対をなして複数形成されている。そして、走査電極4および維持電極5を覆うように誘電体層6が形成され、誘電体層6上には保護層7が形成されている。また、背面基板3上には絶縁体層8で覆われた複数のデータ電極9が付設され、データ電極9の間の絶縁体層8上にデータ電極9と平行して隔壁10が設けられている。また、絶縁体層8の表面および隔壁10の側面に蛍光体層11が設けられている。そして、走査電極4および維持電極5とデータ電極9とが交差する方向に前面基板2と背面基板3とを対向配置しており、その間に形成される放電空間には、放電ガスとして、たとえばネオンとキセノンの混合ガスが封入されている。
(Embodiment 1)
FIG. 1 is a perspective view showing a main part of a panel used in Embodiment 1 of the present invention. The panel 1 is configured such that a glass front substrate 2 and a rear substrate 3 are arranged to face each other and a discharge space is formed therebetween. On the front substrate 2, a plurality of scanning electrodes 4 and sustaining electrodes 5 constituting display electrodes are formed in parallel with each other. A dielectric layer 6 is formed so as to cover the scan electrode 4 and the sustain electrode 5, and a protective layer 7 is formed on the dielectric layer 6. A plurality of data electrodes 9 covered with an insulating layer 8 are provided on the back substrate 3, and a partition wall 10 is provided in parallel with the data electrodes 9 on the insulating layer 8 between the data electrodes 9. Yes. A phosphor layer 11 is provided on the surface of the insulator layer 8 and the side surfaces of the partition walls 10. The front substrate 2 and the rear substrate 3 are arranged to face each other in the direction in which the scan electrode 4 and the sustain electrode 5 intersect with the data electrode 9, and in the discharge space formed between them, for example, neon And a mixed gas of xenon.

図2は本発明の実施の形態1に用いるパネルの電極配列図である。行方向にn本の走査電極SCN1〜SCNn(図1の走査電極4)およびn本の維持電極SUS1〜SUSn(図1の維持電極5)が交互に配列され、列方向にm本のデータ電極D1〜Dm(図1のデータ電極9)が配列されている。そして、1対の走査電極SCNiおよび維持電極SUSi(i=1〜n)と1つのデータ電極Dj(j=1〜m)とが交差した部分に放電セルが形成され、放電セルは放電空間内にm×n個形成されている。   FIG. 2 is an electrode array diagram of the panel used in Embodiment 1 of the present invention. N scan electrodes SCN1 to SCNn (scan electrode 4 in FIG. 1) and n sustain electrodes SUS1 to SUSn (sustain electrode 5 in FIG. 1) are alternately arranged in the row direction, and m data electrodes in the column direction. D1 to Dm (data electrodes 9 in FIG. 1) are arranged. A discharge cell is formed at a portion where a pair of scan electrode SCNi and sustain electrode SUSi (i = 1 to n) and one data electrode Dj (j = 1 to m) intersect, and the discharge cell is in the discharge space. M × n are formed.

図3は本発明の実施の形態1におけるパネルの駆動方法を用いたプラズマディスプレイ装置の構成図である。このプラズマディスプレイ装置は、パネル1、データ電極駆動回路12、走査電極駆動回路13、維持電極駆動回路14、タイミング発生回路15、AD(アナログ・デジタル)変換器18、走査数変換部19、サブフィールド変換部20および電源回路(図示せず)を備えている。   FIG. 3 is a configuration diagram of a plasma display device using the panel driving method according to the first embodiment of the present invention. The plasma display device includes a panel 1, a data electrode drive circuit 12, a scan electrode drive circuit 13, a sustain electrode drive circuit 14, a timing generation circuit 15, an AD (analog / digital) converter 18, a scan number conversion unit 19, and a subfield. A conversion unit 20 and a power supply circuit (not shown) are provided.

図3において、画像信号sigはAD変換器18に入力される。また、水平同期信号Hおよび垂直同期信号Vはタイミング発生回路15、AD変換器18、走査数変換部19、サブフィールド変換部20に与えられる。AD変換器18は、画像信号sigをデジタル信号の画像データに変換し、その画像データを走査数変換部19に与える。走査数変換部19は、画像データをパネル1の画素数に応じた画像データに変換し、サブフィールド変換部20に与える。サブフィールド変換部20は、各画素の画像データを複数のサブフィールドに対応する複数のビットに分割し、サブフィールド毎の画像データをデータ電極駆動回路12に出力する。データ電極駆動回路12は、サブフィールド毎の画像データを各データ電極D1〜Dmに対応する信号に変換し各データ電極を駆動する。   In FIG. 3, the image signal sig is input to the AD converter 18. Further, the horizontal synchronizing signal H and the vertical synchronizing signal V are given to the timing generation circuit 15, the AD converter 18, the scanning number conversion unit 19, and the subfield conversion unit 20. The AD converter 18 converts the image signal sig into digital image data, and supplies the image data to the scanning number conversion unit 19. The scanning number conversion unit 19 converts the image data into image data corresponding to the number of pixels of the panel 1 and supplies the image data to the subfield conversion unit 20. The subfield conversion unit 20 divides the image data of each pixel into a plurality of bits corresponding to a plurality of subfields, and outputs the image data for each subfield to the data electrode driving circuit 12. The data electrode drive circuit 12 converts the image data for each subfield into signals corresponding to the data electrodes D1 to Dm, and drives the data electrodes.

タイミング発生回路15は、水平同期信号Hおよび垂直同期信号Vをもとにしてタイミング信号を発生し、各々走査電極駆動回路13および維持電極駆動回路14に与える。走査電極駆動回路13は、タイミング信号に基づいて走査電極SCN1〜SCNnに駆動波形を供給し、維持電極駆動回路14は、タイミング信号に基づいて維持電極SUS1〜SUSnに駆動波形を供給する。   Timing generating circuit 15 generates a timing signal based on horizontal synchronizing signal H and vertical synchronizing signal V, and supplies the timing signal to scan electrode driving circuit 13 and sustain electrode driving circuit 14, respectively. Scan electrode drive circuit 13 supplies a drive waveform to scan electrodes SCN1 to SCNn based on the timing signal, and sustain electrode drive circuit 14 supplies a drive waveform to sustain electrodes SUS1 to SUSn based on the timing signal.

次に、パネルの駆動方法について説明する。実施の形態1においては、1フィールドを10のサブフィールド(SF1、SF2、・・・、SF10)に分割し、各サブフィールドはそれぞれ(1、2、3、6、11、18、30、44、60、80)の輝度重みをもつものとする。このように、後ろのサブフィールドほど輝度重みが大きくなるように構成している。すなわち、1フィールドを構成する先頭のサブフィールドは、維持期間の輝度重みが最も小さいサブフィールドであり、続くサブフィールドは、それぞれの維持期間の輝度重みが直前のサブフィールドの輝度重みより大きいサブフィールドである。このとき、直前のサブフィールドの輝度重みと等しく設定してもよい。   Next, a method for driving the panel will be described. In the first embodiment, one field is divided into 10 subfields (SF1, SF2,..., SF10), and each subfield is (1, 2, 3, 6, 11, 18, 30, 44). , 60, 80). In this way, the luminance weight is configured to increase in the rear subfield. That is, the first subfield constituting one field is a subfield having the smallest luminance weight in the sustain period, and the subsequent subfield is a subfield in which the luminance weight in each sustain period is larger than the luminance weight of the immediately preceding subfield. It is. At this time, it may be set equal to the luminance weight of the immediately preceding subfield.

図4は表示階調と、その階調を表現するために発光させるサブフィールドの組み合わせを示した図である。ここで「1」で示したサブフィールドは発光させるサブフィールド、「0」で示したサブフィールドは発光させないサブフィールドである。図4(a)は階調値が「0」〜「64」まで、図4(b)は階調値が「65」〜「128」まで、図4(c)は階調値が「129」〜「193」まで、図4(d)は階調値が「194」〜「255」の範囲を示す。   FIG. 4 is a diagram showing combinations of display gradations and subfields that emit light to express the gradations. Here, the subfield indicated by “1” is a subfield that emits light, and the subfield indicated by “0” is a subfield that does not emit light. 4A shows gradation values from “0” to “64”, FIG. 4B shows gradation values from “65” to “128”, and FIG. 4C shows gradation values “129”. From FIG. 4 to FIG. 193, FIG. 4D shows the range of gradation values from “194” to “255”.

図4において特徴的な点は、第1SFを除いて、発光サブフィールドの前にある非発光サブフィールド(以下、「中間非発光サブフィールド」と略記する)が2つ以上連続しないように表示階調を選択している点である。第1SFを例外としたのは、後述するように第1SFの初期化を全セル初期化としたためである。言い換えれば、画像表示に用いる階調は、選択初期化を行いかつ発光させるサブフィールドの直前に、選択初期化を行いかつ非発光させるサブフィールドが2つ以上連続しない階調に限定している。   A characteristic point in FIG. 4 is that, except for the first SF, there is no display floor so that two or more non-light-emitting subfields (hereinafter abbreviated as “intermediate non-light-emitting subfield”) preceding the light-emitting subfield are not continuous. The key is the key selected. The reason for the exception of the first SF is that the initialization of the first SF is all-cell initialization as will be described later. In other words, the gray scale used for image display is limited to a gray scale in which two or more subfields for selective initialization and non-light emission do not continue immediately before the subfield for selective initialization and light emission.

次に、パネルを駆動するための駆動波形とその動作について説明する。図5は本発明の実施の形態1におけるパネルの各電極に印加する駆動波形図であり、図6は1フィールドを構成するサブフィールドの構成図である。ここで、第1SFの初期化動作は全セル初期化動作であり、第2SF以降の初期化動作は選択初期化動作である。   Next, a driving waveform for driving the panel and its operation will be described. FIG. 5 is a drive waveform diagram applied to each electrode of the panel according to Embodiment 1 of the present invention, and FIG. 6 is a configuration diagram of subfields constituting one field. Here, the initialization operation of the first SF is an all-cell initialization operation, and the initialization operation after the second SF is a selective initialization operation.

第1SFの初期化期間では、データ電極D1〜Dmおよび維持電極SUS1〜SUSnを0(V)に保持し、走査電極SCN1〜SCNnに対して放電開始電圧を超える電圧Vr(V)に向かって上昇するランプ電圧を印加する。その後、維持電極SUS1〜SUSnを正の電圧Vh(V)に保ち、走査電極SCN1〜SCNnに電圧Va(V)に向かって下降するランプ電圧を印加する。すると、すべての放電セルにおいて2回の微弱な初期化放電を起こし、続く書込み動作に必要な壁電荷が形成されるとともに、すべての放電セルでプライミングが発生する。   In the initializing period of the first SF, the data electrodes D1 to Dm and the sustain electrodes SUS1 to SUSn are held at 0 (V), and rise toward the voltage Vr (V) exceeding the discharge start voltage with respect to the scan electrodes SCN1 to SCNn. Apply the ramp voltage. Thereafter, sustain electrodes SUS1 to SUSn are maintained at positive voltage Vh (V), and a ramp voltage that decreases toward voltage Va (V) is applied to scan electrodes SCN1 to SCNn. Then, two weak initializing discharges are caused in all the discharge cells, wall charges necessary for the subsequent address operation are formed, and priming occurs in all the discharge cells.

続く書込み期間では、走査電極SCN1〜SCNnを一旦Vs(V)に保持する。次に、データ電極D1〜Dmのうち、1行目に表示すべき放電セルのデータ電極Dkに正の書込みパルス電圧Vw(V)を印加するとともに、1行目の走査電極SCN1に走査パルス電圧Vb(V)を印加する。すると走査電極SCN1とデータ電極Dk(k=1〜m)および維持電極SUS1との間に書込み放電が起こり、この放電セルに続く維持放電に必要な壁電荷が蓄積される。一方、正の書込みパルス電圧Vw(V)を印加しなかった放電セルには壁電荷が蓄積されない。以上の書込み動作をn行目の放電セルに至るまで順次行い、書込み期間が終了する。   In the subsequent address period, scan electrodes SCN1 to SCNn are temporarily held at Vs (V). Next, a positive address pulse voltage Vw (V) is applied to the data electrode Dk of the discharge cell to be displayed in the first row among the data electrodes D1 to Dm, and the scan pulse voltage is applied to the scan electrode SCN1 in the first row. Vb (V) is applied. Then, address discharge occurs between scan electrode SCN1, data electrode Dk (k = 1 to m), and sustain electrode SUS1, and wall charges necessary for the sustain discharge following this discharge cell are accumulated. On the other hand, wall charges are not accumulated in the discharge cells to which the positive address pulse voltage Vw (V) is not applied. The above address operation is sequentially performed until the discharge cell in the nth row, and the address period ends.

続く維持期間では、まず、維持電極SUS1〜SUSnを0(V)に戻し、走査電極SCN1〜SCNnに正の維持パルス電圧Vm(V)を印加する。このとき、書込み放電を起こした放電セル内では、維持パルス電圧Vm(V)に壁電荷による電圧が加算され放電開始電圧を超え維持放電が発生する。そして極性の反転した壁電荷が放電セル内に蓄積する。続いて、走査電極SUS1〜SUSnを0(V)に戻し、維持電極SUS1〜SUSnに正の維持パルス電圧Vm(V)を印加すると、放電セル内で維持放電が起こり、壁電荷の極性が反転する。以降同様に、走査電極SCN1〜SCNnと維持電極SUS1〜SUSnとに交互に維持パルスを印加することにより、書込み期間において書込み放電を起こした放電セルでは維持放電が継続して行われる。なお、維持放電を起こした放電セル内では、このときの維持放電に伴って多量のプライミングが発生する。   In the subsequent sustain period, first, sustain electrodes SUS1 to SUSn are returned to 0 (V), and positive sustain pulse voltage Vm (V) is applied to scan electrodes SCN1 to SCNn. At this time, in the discharge cell in which the address discharge has occurred, the voltage due to the wall charges is added to the sustain pulse voltage Vm (V), and the sustain discharge is generated exceeding the discharge start voltage. Then, the wall charges with the polarity reversed accumulate in the discharge cell. Subsequently, when the scan electrodes SUS1 to SUSn are returned to 0 (V) and a positive sustain pulse voltage Vm (V) is applied to the sustain electrodes SUS1 to SUSn, a sustain discharge occurs in the discharge cell, and the polarity of the wall charges is reversed. To do. Thereafter, similarly, by applying sustain pulses alternately to scan electrodes SCN1 to SCNn and sustain electrodes SUS1 to SUSn, the sustain discharge is continuously performed in the discharge cells in which the address discharge has occurred in the address period. It should be noted that a large amount of priming occurs in the discharge cell in which the sustain discharge has occurred along with the sustain discharge at this time.

第2SFの初期化期間では、維持電極SUS1〜SUSnをVh(V)に保持し、データ電極D1〜Dmを0(V)に保持し、走査電極SCN1〜SCNnに電圧Va(V)に向かって下降するランプ電圧を印加する。すると前のサブフィールドの維持期間で維持放電を行った放電セルでは、微弱な初期化放電が発生し、続く書込み動作に必要な壁電荷が形成される。一方、前のサブフィールドで書込み放電および維持放電を行わなかった放電セルについては放電することはなく、前のサブフィールドの初期化期間終了時における壁電荷状態がそのまま保たれる。このように、選択初期化サブフィールドの初期化動作は、前のサブフィールドで維持放電を行った放電セルにおいて初期化放電させる選択初期化動作である。   In the initialization period of the second SF, sustain electrodes SUS1 to SUSn are held at Vh (V), data electrodes D1 to Dm are held at 0 (V), and scan electrodes SCN1 to SCNn are supplied with voltage Va (V). Apply ramp-down voltage. Then, in a discharge cell that has undergone a sustain discharge in the sustain period of the previous subfield, a weak initializing discharge occurs, and wall charges necessary for the subsequent address operation are formed. On the other hand, the discharge cells in which the address discharge and the sustain discharge were not performed in the previous subfield are not discharged, and the wall charge state at the end of the initialization period of the previous subfield is maintained as it is. As described above, the initializing operation in the selective initializing subfield is a selective initializing operation in which initializing discharge is performed in the discharge cells that have undergone sustain discharge in the previous subfield.

第2SFの書込み期間では、第1SFの書込み期間と同様に書込みパルス電圧Vw(V)を印加した放電セルで書込み放電が発生する。このとき、第1SFで維持放電を行った放電セル内部には維持放電に伴う十分なプライミングが残存しているために、放電遅れの小さい安定した書込み動作が行われる。一方、第1SFで維持放電を行わなかった放電セル内部にも第1SFの全セル初期化に伴うプライミングが残存しているために、放電遅れの小さい安定した書込み動作が行われる。   In the address period of the second SF, the address discharge is generated in the discharge cells to which the address pulse voltage Vw (V) is applied, as in the address period of the first SF. At this time, since sufficient priming associated with the sustain discharge remains in the discharge cell that has undergone the sustain discharge in the first SF, a stable address operation with a small discharge delay is performed. On the other hand, since the priming associated with the initialization of all the cells in the first SF remains in the discharge cells in which the sustain discharge has not been performed in the first SF, a stable address operation with a small discharge delay is performed.

第2SFの維持期間では、第1SFの維持期間と同様に書込み放電を起こした放電セル内では維持放電が発生し、多量のプライミングが発生する。第2SFの輝度重みは第1SFの輝度重みより大きいので、このとき発生するプライミングの量も第1SFの維持期間に発生するプライミング量よりも多い。   In the sustain period of the second SF, a sustain discharge is generated in the discharge cell that has caused the address discharge as in the sustain period of the first SF, and a large amount of priming occurs. Since the luminance weight of the second SF is larger than the luminance weight of the first SF, the amount of priming that occurs at this time is also larger than the amount of priming that occurs during the sustain period of the first SF.

第3SFの初期化期間の動作は第2SFと同様であるので説明を省略する。第3SFの書込み期間では第2SFの書込み期間と同様に書込みパルス電圧Vw(V)を印加した放電セルで書込み放電が発生する。このとき、第1SFあるいは第2SFで維持放電を行った放電セル内部には維持放電に伴う十分なプライミングが残存しているために、放電遅れの小さい安定した書込み動作が行われる。一方、第1SF、第2SFともに維持放電を行わなかった放電セル内部にも第1SFの全セル初期化に伴うプライミングがまだ残存しているために、放電遅れの小さい安定した書込み動作が行われる。そして第3SFの維持期間には、第2SFの維持期間と同様に書込み放電を起こした放電セル内では維持放電が発生し、多量のプライミングが発生する。第3SFの輝度重みは第2SFの輝度重みより大きいので、このとき発生するプライミングの量も第2SFの維持期間に発生するプライミング量よりも多い。   Since the operation of the initialization period of the third SF is the same as that of the second SF, description thereof is omitted. In the address period of the third SF, the address discharge is generated in the discharge cells to which the address pulse voltage Vw (V) is applied, as in the address period of the second SF. At this time, since sufficient priming associated with the sustain discharge remains in the discharge cell that has undergone the sustain discharge in the first SF or the second SF, a stable address operation with a small discharge delay is performed. On the other hand, since the priming associated with the initialization of all the cells in the first SF still remains in the discharge cells in which neither the first SF nor the second SF has been subjected to the sustain discharge, a stable address operation with a small discharge delay is performed. In the sustain period of the third SF, a sustain discharge occurs in the discharge cell that has caused the address discharge in the same manner as the sustain period of the second SF, and a large amount of priming occurs. Since the luminance weight of the third SF is larger than the luminance weight of the second SF, the amount of priming generated at this time is also larger than the amount of priming generated during the sustaining period of the second SF.

第4SFの書込み期間においては、図4から明らかなように、書込み放電を発生させるべき放電セルは少なくとも第2SFまたは第3SFにおいて維持放電を行った放電セルに限られる。したがって、これらの放電セル内部には第3SFまでの維持放電に伴う十分なプライミングが残存しているために、放電遅れの小さい安定した書込み動作が行われる。そして第4SFの維持期間では、書込み放電を起こした放電セル内で維持放電が発生し、第3SFの維持期間に発生するプライミング量よりもさらに多いプライミングが発生する。   In the address period of the fourth SF, as is apparent from FIG. 4, the discharge cells that should generate the address discharge are limited to discharge cells that have undergone the sustain discharge in at least the second SF or the third SF. Therefore, since sufficient priming associated with the sustain discharge up to the third SF remains in these discharge cells, a stable address operation with a small discharge delay is performed. In the sustain period of the fourth SF, a sustain discharge is generated in the discharge cell in which the address discharge has occurred, and a priming more than the priming amount generated in the sustain period of the third SF occurs.

第5SF以降の書込み期間においても、図4から明らかなように、書込み放電を発生させるべき放電セルは1つ前のサブフィールドまたは2つ前のサブフィールドにおいて維持放電を行った放電セルに限られる。したがって、これらの放電セル内部にはそれまでのサブフィールドの維持放電に伴う十分なプライミングが残存しているために、放電遅れの小さい安定した書込み動作が行われる。そして続く維持期間では、書込み放電を起こした放電セル内で維持放電が発生し、さらに多いプライミングが発生する。   Also in the address period after the fifth SF, as is apparent from FIG. 4, the discharge cells that should generate the address discharge are limited to the discharge cells that have undergone the sustain discharge in the previous subfield or the previous subfield. . Therefore, since sufficient priming associated with the sustain discharge of the subfields so far remains in these discharge cells, a stable address operation with a small discharge delay is performed. In the subsequent sustain period, a sustain discharge occurs in the discharge cell in which the address discharge has occurred, and more priming occurs.

このように、第3SF以降のサブフィールドでは後のサブフィールドになるほど輝度重みが大きく、それまでに発生したプライミング量も多くなる。そして、書込み放電を発生させるべき放電セルは、第1SFを除くと、中間非発光サブフィールドが2個以上連続しない。したがって、第3SF以降のサブフィールドにおいては後のサブフィールドになるほどプライミング量が増え、放電遅れも小さくなるために書込み放電を発生させるための時間(以下、「書込み時間」と略記する)を短縮することが可能となる。実施の形態1においては、書込み放電の安定性を損なうことなく、第1SFから第10SFまでの1セルあたりの書込み時間を、それぞれ(2.4μs、2.4μs、2.1μs、2.1μs、2.1μs、1.8μs、1.8μs、1.8μs、1.7μs、1.7μs)と設定した。これはサブフィールドの書込み期間において垂直画素数240画素を書込む場合、1フィールドあたりに必要な書込み期間の合計は4.78msとなり、第1SFから第10SFまでの1セルあたりの書込み時間を一律2.4μsとした場合に1フィールドあたりに必要な書込み期間の合計5.76msと比較して、ほぼ1msの短縮となる。   As described above, in the subfields after the third SF, the luminance weight becomes larger as the subfield becomes later, and the priming amount generated so far also increases. Then, the discharge cells that should generate the address discharge do not have two or more intermediate non-light emitting subfields, except for the first SF. Accordingly, in the subfields after the third SF, the priming amount increases and the discharge delay also decreases as the subfield becomes later, so that the time for generating address discharge (hereinafter abbreviated as “address time”) is shortened. It becomes possible. In the first embodiment, the address time per cell from the first SF to the tenth SF is set to (2.4 μs, 2.4 μs, 2.1 μs, 2.1 μs, respectively, without impairing the stability of the address discharge. 2.1 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.7 μs, 1.7 μs). This means that when writing 240 vertical pixels in the sub-field writing period, the total writing period required per field is 4.78 ms, and the writing time per cell from the first SF to the 10th SF is uniformly 2 In the case of .4 μs, the writing period required per field is shortened by about 1 ms compared to the total of 5.76 ms.

ここで、書込み時間を後ろのサブフィールドほど短く設定できる理由について再度説明する。1放電セルあたりの書込みに要する時間は、書込み放電における放電遅れが短いほど短くすることができる。そして、駆動電圧が一定の場合、放電遅れは一般にプライミングの量が多くなると短くなる。   Here, the reason why the writing time can be set shorter in the rear subfield will be described again. The time required for addressing per discharge cell can be shortened as the discharge delay in address discharge is shorter. When the driving voltage is constant, the discharge delay generally becomes shorter as the amount of priming increases.

実施の形態1におけるサブフィールド構成において、第1SFの初期化期間には全セル初期化動作を行い、全放電セルにプライミングを供給している。しかし、初期化放電が弱い放電であることに加えて、プライミングの量は時間の経過とともに急速に減少するため、プライミングを第1SFの初期化放電だけに頼った場合には安定した書込み放電を行う効果は1フィールドの最初の3サブフィールドまでしか期待できない。ところが本発明の実施の形態1においては、図4に示したように、第3SF以降では中間非発光サブフィールドが連続しないような階調を選んで画像表示を行っている。したがって第4SF以降のサブフィールドが発光する放電セルでは、少なくとも1つ前のサブフィールド、あるいは2つ前のサブフィールドのどちらかのサブフィールドで必ず発光、すなわち維持放電を行っている。そして、維持放電は非常に強い放電であり、プライミングの量も非常に多いため、続くサブフィールドの書込み期間における書込み放電の放電遅れも小さくなり、書込み時間を短縮することが可能となる。すなわち、選択初期化動作を行うサブフィールドの書込み放電を発生させるための時間は、直前のサブフィールドの書込み放電を発生させるための時間より短く設定することが可能となる。   In the subfield configuration in the first embodiment, the all-cell initializing operation is performed in the initializing period of the first SF, and priming is supplied to all the discharge cells. However, in addition to the weak initializing discharge, the amount of priming rapidly decreases with time. Therefore, when the priming relies only on the initializing discharge of the first SF, stable address discharge is performed. The effect can only be expected up to the first three subfields of one field. However, in the first embodiment of the present invention, as shown in FIG. 4, after the third SF, the gradation is selected so that the intermediate non-light emitting subfield does not continue, and the image display is performed. Therefore, in the discharge cells in which the subfields after the fourth SF emit light, light emission, that is, sustain discharge is always performed in at least one subfield of the previous subfield or the previous subfield. Since the sustain discharge is a very strong discharge and the amount of priming is very large, the discharge delay of the address discharge in the address period of the subsequent subfield is reduced, and the address time can be shortened. That is, the time for generating the address discharge in the subfield for performing the selective initialization operation can be set shorter than the time for generating the address discharge in the immediately preceding subfield.

なお、このように画像表示を行う階調を制限すると、表示不可能な階調が発生するが、これら表示不可能な階調については、表示可能な複数の階調を用いて、誤差拡散やディザ処理等の既知の画像表示技術を用いて擬似的に表示することができる。   In addition, when the gradation for image display is limited in this way, gradation that cannot be displayed occurs. For these gradation that cannot be displayed, error diffusion or The image can be displayed in a pseudo manner using a known image display technique such as dither processing.

また、輝度重みが小さい、すなわち維持期間が短いサブフィールドの書込み期間が長く、維持期間が長いサブフィールドの書込み期間が短くなるので、1フィールドを構成する各サブフィールドの時間の差を小さく設定することができる。そのため、誤差拡散やディザ処理等を用いて動画擬似輪郭の改善を行う上でも有利である。   In addition, since the writing period of the subfield having a small luminance weight, that is, a short sustaining period is long and the writing period of the subfield having a long sustaining period is short, the time difference between the subfields constituting one field is set small. be able to. Therefore, it is advantageous in improving the moving image pseudo contour using error diffusion, dither processing, or the like.

(実施の形態2)
図7は本発明の実施の形態2におけるパネルの駆動方法を用いたプラズマディスプレイ装置の構成図である。
(Embodiment 2)
FIG. 7 is a configuration diagram of a plasma display device using the panel driving method according to Embodiment 2 of the present invention.

実施の形態2におけるプラズマディスプレイ装置は、実施の形態1と同様、パネル1、データ電極駆動回路12、走査電極駆動回路13、維持電極駆動回路14、タイミング発生回路15、AD変換器18、走査数変換部19、サブフィールド変換部20を備えている。実施の形態1と大きく異なるところは、APL(アベレージ・ピクチャ・レベル)検出部30を備えている点である。   As in the first embodiment, the plasma display device in the second embodiment includes the panel 1, the data electrode drive circuit 12, the scan electrode drive circuit 13, the sustain electrode drive circuit 14, the timing generation circuit 15, the AD converter 18, and the number of scans. A conversion unit 19 and a subfield conversion unit 20 are provided. A significant difference from the first embodiment is that an APL (Average Picture Level) detection unit 30 is provided.

図7において、画像信号sigはAD変換器18に入力され、APL検出部30は画像データの平均輝度レベルを検出する。タイミング発生回路15は、水平同期信号Hおよび垂直同期信号Vをもとにしてタイミング信号を発生し、各々走査電極駆動回路13および維持電極駆動回路14に与える。走査電極駆動回路13は、タイミング信号に基づいて走査電極SCN1〜SCNnに駆動波形を供給し、維持電極駆動回路14は、タイミング信号に基づいて維持電極SUS1〜SUSnに駆動波形を供給する。ここで、タイミング発生回路15はAPL検出部30から出力されるAPLに基づいて1フィールドを構成する各々のサブフィールドの初期化動作を全セル初期化か選択初期化のいずれかに決定して、1フィールド内の全セル初期化動作の回数を制御する。   In FIG. 7, the image signal sig is input to the AD converter 18, and the APL detection unit 30 detects the average luminance level of the image data. Timing generating circuit 15 generates a timing signal based on horizontal synchronizing signal H and vertical synchronizing signal V, and supplies the timing signal to scan electrode driving circuit 13 and sustain electrode driving circuit 14, respectively. Scan electrode drive circuit 13 supplies a drive waveform to scan electrodes SCN1 to SCNn based on the timing signal, and sustain electrode drive circuit 14 supplies a drive waveform to sustain electrodes SUS1 to SUSn based on the timing signal. Here, the timing generation circuit 15 determines the initialization operation of each subfield constituting one field based on the APL output from the APL detection unit 30 as either all-cell initialization or selective initialization, The number of all-cell initialization operations in one field is controlled.

次に、実施の形態2の駆動方法のサブフィールド構成について説明する。本実施の形態においても、1フィールドが10のサブフィールドで構成されているものとして説明するが、サブフィールド数や各サブフィールドの輝度重みが限定されるものではない。   Next, the subfield configuration of the driving method according to the second embodiment will be described. Also in the present embodiment, although one field is described as being composed of ten subfields, the number of subfields and the luminance weight of each subfield are not limited.

図8は、本発明の実施の形態におけるパネルの駆動方法のサブフィールド構成を示す図であり、表示すべき画像信号のAPLに基づいてサブフィールド構成を切替えている。図8(a)は、APLが0〜1.5%の画像信号時に使用する構成であり、第1SFの初期化期間のみ全セル初期化動作を行い、第2SF〜第10SFの初期化期間は選択初期化動作を行うサブフィールド構成である。図8(b)は、APLが1.5〜5%の画像信号時に使用する構成であり、第1SFおよび第4SFの初期化期間が全セル初期化期間、第2SF、第3SFと第5SF〜第10SFの初期化期間は選択初期化期間であるサブフィールド構成となっている。図8(c)は、APLが5〜100%の画像信号時に使用する構成であり、第1SF、第4SF、第6SFの初期化期間は全セル初期化期間、第2SF、第3SF、第5SF、第7SF〜第10SFの初期化期間は選択初期化期間であるサブフィールド構成となっている。表1に上述のサブフィールド構成とAPLとの関係を示した。表には同時に1セルあたりの書込み時間も示した。   FIG. 8 is a diagram showing a subfield configuration of the panel driving method according to the embodiment of the present invention, and the subfield configuration is switched based on the APL of the image signal to be displayed. FIG. 8A shows a configuration used when an APL is 0 to 1.5% for an image signal. The all-cell initialization operation is performed only during the initialization period of the first SF, and the initialization periods of the second SF to the tenth SF are This is a subfield configuration for performing a selective initialization operation. FIG. 8B shows a configuration used when an APL has an image signal of 1.5 to 5%. The initialization periods of the first SF and the fourth SF are the all-cell initialization period, the second SF, the third SF, and the fifth SF. The initialization period of the tenth SF has a subfield configuration that is a selective initialization period. FIG. 8C shows a configuration used for an image signal having an APL of 5 to 100%. The initialization periods of the first SF, the fourth SF, and the sixth SF are the all-cell initialization period, the second SF, the third SF, and the fifth SF. The initialization period of the seventh SF to the tenth SF has a subfield configuration that is a selective initialization period. Table 1 shows the relationship between the above-described subfield configuration and APL. The table also shows the write time per cell.

このように、本発明の実施の形態2においては、APLの高い画像表示時においては黒表示領域が無いかわずかの面積であると考えられるので、全セル初期化回数を増やしプライミングを増やすことによって放電の安定化を図っている。逆に、APLの低い画像表示時においては黒の画像表示領域が広いと考えられるため全セル初期化回数を減らし、黒表示品質を向上している。したがって、輝度の高い領域があってもAPLが低ければ黒表示領域の輝度が低くコントラストの高い画像表示が可能となる。   As described above, in the second embodiment of the present invention, it is considered that there is no black display area or a small area when displaying an image with a high APL. Therefore, by increasing the number of all-cell initializations and increasing priming. The discharge is stabilized. Conversely, when an image with a low APL is displayed, the black image display area is considered to be wide, so the number of all-cell initializations is reduced and the black display quality is improved. Therefore, even if there is a region with high luminance, if the APL is low, it is possible to display an image with low luminance and high contrast in the black display region.

Figure 2005301013
Figure 2005301013

そして、第1SFの初期化期間のみ全セル初期化動作を行う場合には、実施の形態1と同様に、第1SFから第10SFまでの1セルあたりの書込み時間をそれぞれ(2.4μs、2.4μs、2.1μs、2.1μs、2.1μs、1.8μs、1.8μs、1.8μs、1.7μs、1.7μs)と設定した。また、第1SFおよび第4SFの初期化期間で全セル初期化動作を行う場合、あるいは第1SF、第4SFおよび第6SFの初期化期間で全セル初期化動作を行う場合には、第1SFから第10SFまでの1セルあたりの書込み時間をそれぞれ(1.8μs、1.8μs、1.8μs、1.8μs、1.8μs、1.8μs、1.8μs、1.8μs、1.7μs、1.7μs)と設定した。   When the all-cell initialization operation is performed only during the initialization period of the first SF, as in the first embodiment, the write time per cell from the first SF to the 10th SF is (2.4 μs, 2.. 4 μs, 2.1 μs, 2.1 μs, 2.1 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.7 μs, 1.7 μs). Also, when the all-cell initialization operation is performed in the initialization period of the first SF and the fourth SF, or when the all-cell initialization operation is performed in the initialization period of the first SF, the fourth SF, and the sixth SF, the first SF to the first SF The programming time per cell up to 10 SF (1.8 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.8 μs, 1.7 μs, 1. 7 μs).

このように、全セル初期化動作の回数が少なくプライミングが不足する場合には第1SFの書込み時間を比較的長めに設定しておき、後ろのサブフィールドの書込み時間を短く設定する。また、全セル初期化動作を行うサブフィールドが2つ以上存在しプライミングがある程度供給されている場合には第1SFの書込み時間を比較的短めに設定しておき、後ろのサブフィールドの書込み時間をさらに短く設定するとよい。   As described above, when the number of all-cell initialization operations is small and priming is insufficient, the writing time of the first SF is set relatively long, and the writing time of the subsequent subfield is set short. In addition, when there are two or more subfields for performing the all-cell initialization operation and priming is supplied to some extent, the write time of the first SF is set relatively short, and the write time of the subsequent subfield is set to be short. It is better to set it shorter.

なお、本実施の形態においては、1フィールドを10SFで構成し、全セル初期化回数を1〜3回の範囲で制御し、先頭に近いサブフィールドの初期化を優先する例を示したが、本発明はこれに限定されるものではない。   In the present embodiment, one field is configured with 10SF, the number of all-cell initializations is controlled within a range of 1 to 3, and the initialization of the subfield close to the top is prioritized. The present invention is not limited to this.

また、本発明の実施の形態においては、画像表示に用いる階調として、中間非発光サブフィールドが2つ以上連続しない階調を用いたが、画像表示に用いる階調の条件をもう少し緩めて、中間非発光サブフィールドが3つ以上連続しない階調を用いることも不可能ではない。   Further, in the embodiment of the present invention, a gradation in which two or more intermediate non-light-emitting subfields are not used is used as a gradation for image display, but the gradation condition for image display is slightly relaxed, It is not impossible to use a gradation in which three or more intermediate non-light emitting subfields are not continuous.

本発明のパネルの駆動方法によれば、安定した書込み動作を保証しながら、黒輝度の上昇を抑え、かつ、書込み期間を短縮することが可能となり、パネルを用いた画像表示装置等として有用である。   According to the panel driving method of the present invention, it is possible to suppress an increase in black luminance and shorten a writing period while guaranteeing a stable writing operation, which is useful as an image display device using the panel. is there.

本発明の実施の形態1に用いるパネルの要部を示す斜視図The perspective view which shows the principal part of the panel used for Embodiment 1 of this invention. 同パネルの電極配列図Electrode arrangement of the panel 本発明の実施の形態1におけるパネルの駆動方法を用いたプラズマディスプレイ装置の構成図Configuration diagram of plasma display device using panel driving method according to Embodiment 1 of the present invention 表示階調と、その階調を表現するために発光させるサブフィールドの組み合わせを示す図The figure which shows the combination of the display gradation and the subfield which emits light in order to express the gradation 表示階調と、その階調を表現するために発光させるサブフィールドの組み合わせを示す図The figure which shows the combination of the display gradation and the subfield which emits light in order to express the gradation 表示階調と、その階調を表現するために発光させるサブフィールドの組み合わせを示す図The figure which shows the combination of the display gradation and the subfield which emits light in order to express the gradation 表示階調と、その階調を表現するために発光させるサブフィールドの組み合わせを示す図The figure which shows the combination of the display gradation and the subfield which emits light in order to express the gradation 本発明の実施の形態1におけるパネルの各電極に印加する駆動波形図Drive waveform diagram applied to each electrode of panel in embodiment 1 of the present invention 本発明の実施の形態1における1フィールドを構成するサブフィールドの構成図Configuration diagram of subfields constituting one field in Embodiment 1 of the present invention 本発明の実施の形態2におけるパネルの駆動方法を用いたプラズマディスプレイ装置の構成図Configuration diagram of plasma display device using panel driving method in embodiment 2 of the present invention 本発明の実施の形態2におけるパネルの駆動方法のサブフィールド構成を示す図The figure which shows the subfield structure of the drive method of the panel in Embodiment 2 of this invention.

符号の説明Explanation of symbols

1 パネル
2 前面基板
3 背面基板
4 走査電極
5 維持電極
9 データ電極
1 Panel 2 Front substrate 3 Back substrate 4 Scan electrode 5 Sustain electrode 9 Data electrode

Claims (3)

走査電極および維持電極とデータ電極との交差部に放電セルを形成してなるプラズマディスプレイパネルの駆動方法であって、
1フィールド期間は、前記放電セルに初期化放電を発生させる初期化期間、前記放電セルに書込み放電を発生させる書込み期間および前記放電セルに所定の輝度重みで発光させるための維持放電を発生させる維持期間を有する複数のサブフィールドから構成され、
前記複数のサブフィールドのそれぞれの初期化期間は、画像表示を行うすべての放電セルに対して初期化放電を発生させる全セル初期化動作、または直前のサブフィールドにおいて維持放電を発生した放電セルに対して選択的に初期化放電を発生させる選択初期化動作のいずれかの動作を行い、
前記選択初期化動作を行うサブフィールドの書込み放電を発生させるための時間は、直前のサブフィールドの書込み放電を発生させるための時間より短く、または等しく設定したことを特徴とするプラズマディスプレイパネルの駆動方法。
A method for driving a plasma display panel in which discharge cells are formed at intersections of scan electrodes, sustain electrodes, and data electrodes,
One field period includes an initializing period for generating an initializing discharge in the discharge cell, an addressing period for generating an addressing discharge in the discharge cell, and a sustaining for generating a sustaining discharge for causing the discharge cell to emit light with a predetermined luminance weight. Consists of a plurality of subfields having a period,
The initializing period of each of the plurality of subfields includes an all-cell initializing operation for generating an initializing discharge for all discharge cells that perform image display, or a discharge cell that has generated a sustaining discharge in the immediately preceding subfield. In response to the selective initializing operation that selectively generates the initializing discharge,
Driving a plasma display panel, wherein a time for generating an address discharge in a subfield for performing the selective initialization operation is set to be shorter or equal to a time for generating an address discharge in the immediately preceding subfield Method.
前記複数のサブフィールドのそれぞれの維持期間において発光または非発光させる制御を行うことにより多階調表示を行うように構成し、
選択初期化を行いかつ発光させるサブフィールドの直前に、選択初期化を行いかつ非発光させるサブフィールドが2つ以上連続しない階調となるように構成したことを特徴とする請求項1に記載のプラズマディスプレイパネルの駆動方法。
The multi-gradation display is performed by performing a control to emit or not emit light in each sustain period of the plurality of subfields,
2. The configuration according to claim 1, wherein two or more subfields that are selectively initialized and do not emit light immediately before the subfield that performs selective initialization and emit light have a gradation that is not continuous. Driving method of plasma display panel.
1フィールドを構成する先頭のサブフィールドは、維持期間の輝度重みが最も小さいサブフィールドであり、続くサブフィールドは、それぞれの維持期間の輝度重みが直前のサブフィールドの輝度重みより大きいかまたは等しいサブフィールドであることを特徴とする請求項1または請求項2に記載のプラズマディスプレイパネルの駆動方法。 The first subfield constituting one field is a subfield having the smallest luminance weight in the sustain period, and subsequent subfields are subfields in which the luminance weight in each sustain period is greater than or equal to the luminance weight of the immediately preceding subfield. 3. The method for driving a plasma display panel according to claim 1, wherein the driving method is a field.
JP2004118622A 2004-04-14 2004-04-14 Method for driving plasma display panel Pending JP2005301013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004118622A JP2005301013A (en) 2004-04-14 2004-04-14 Method for driving plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004118622A JP2005301013A (en) 2004-04-14 2004-04-14 Method for driving plasma display panel

Publications (1)

Publication Number Publication Date
JP2005301013A true JP2005301013A (en) 2005-10-27

Family

ID=35332607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004118622A Pending JP2005301013A (en) 2004-04-14 2004-04-14 Method for driving plasma display panel

Country Status (1)

Country Link
JP (1) JP2005301013A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133291A (en) * 2005-11-14 2007-05-31 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP2008268686A (en) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd Method of driving plasma display panel
WO2012102031A1 (en) * 2011-01-28 2012-08-02 パナソニック株式会社 Method for driving plasma display panel, and plasma display apparatus

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103281A (en) * 1996-06-18 1998-01-06 Mitsubishi Electric Corp Driving method of plasma display panel and plasma display
JP2000181400A (en) * 1998-12-14 2000-06-30 Matsushita Electric Ind Co Ltd Display device
JP2001242823A (en) * 2000-02-28 2001-09-07 Nec Corp Driving method and driving circuit for plasma display panel
JP2002014652A (en) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd Driving method for display panel
JP2003228319A (en) * 2002-02-01 2003-08-15 Pioneer Electronic Corp Method for driving display panel

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH103281A (en) * 1996-06-18 1998-01-06 Mitsubishi Electric Corp Driving method of plasma display panel and plasma display
JP2000181400A (en) * 1998-12-14 2000-06-30 Matsushita Electric Ind Co Ltd Display device
JP2001242823A (en) * 2000-02-28 2001-09-07 Nec Corp Driving method and driving circuit for plasma display panel
JP2002014652A (en) * 2000-06-30 2002-01-18 Matsushita Electric Ind Co Ltd Driving method for display panel
JP2003228319A (en) * 2002-02-01 2003-08-15 Pioneer Electronic Corp Method for driving display panel

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007133291A (en) * 2005-11-14 2007-05-31 Matsushita Electric Ind Co Ltd Driving method of plasma display panel
JP2008268686A (en) * 2007-04-24 2008-11-06 Matsushita Electric Ind Co Ltd Method of driving plasma display panel
WO2012102031A1 (en) * 2011-01-28 2012-08-02 パナソニック株式会社 Method for driving plasma display panel, and plasma display apparatus
CN103250201A (en) * 2011-01-28 2013-08-14 松下电器产业株式会社 Method for driving plasma display panel, and plasma display apparatus

Similar Documents

Publication Publication Date Title
JP4992195B2 (en) Plasma display panel driving method and plasma display device
KR100793483B1 (en) Plasma display panel driving method
KR100784003B1 (en) Plasma display panel driving method
KR100805502B1 (en) Plasma display panel drive method and plasma display device
JP4443998B2 (en) Driving method of plasma display panel
JP2007041251A (en) Method for driving plasma display panel
JP5152183B2 (en) Plasma display device and driving method thereof
JP2006003398A (en) Driving method for plasma display panel
JP3988728B2 (en) Driving method of plasma display panel
JP4956911B2 (en) Driving method of plasma display panel
JP5017796B2 (en) Plasma display panel driving method and plasma display device
JP4736530B2 (en) Driving method of plasma display panel
JP2008083137A (en) Plasma display panel drive method
JP2005338217A (en) Method of driving plasma display panel, and display device
JP2005301013A (en) Method for driving plasma display panel
KR100761166B1 (en) Plasma Display Apparatus and Driving Method thereof
JP4120594B2 (en) Driving method of plasma display panel
JP2006317856A (en) Method for driving plasma display panel
JP2007041473A (en) Driving method of plasma display panel, and plasma display device
JP2005321499A (en) Method for driving plasma display panel
JP2005326611A (en) Method for driving plasma display panel
JP2006003397A (en) Driving method of plasma display panel
JP2005321500A (en) Method for driving plasma display panel
JP5140933B2 (en) Driving method of plasma display panel
JP2005338121A (en) Method for driving plasma display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070313

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803