JP2950529B2 - 2次元エラー訂正方法及び復号化装置 - Google Patents
2次元エラー訂正方法及び復号化装置Info
- Publication number
- JP2950529B2 JP2950529B2 JP5108495A JP10849593A JP2950529B2 JP 2950529 B2 JP2950529 B2 JP 2950529B2 JP 5108495 A JP5108495 A JP 5108495A JP 10849593 A JP10849593 A JP 10849593A JP 2950529 B2 JP2950529 B2 JP 2950529B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- block
- data
- sub
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2903—Methods and arrangements specifically for encoding, e.g. parallel encoding of a plurality of constituent codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Quality & Reliability (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Error Detection And Correction (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Television Signal Processing For Recording (AREA)
Description
【0001】
【産業上の利用分野】本発明は、ブロック識別符号に対
する外符号復号化を可能にする2次元エラー訂正方法及
びこれに適した復号化装置に関するものである。
する外符号復号化を可能にする2次元エラー訂正方法及
びこれに適した復号化装置に関するものである。
【0002】
【従来の技術】2次元エラー訂正方法は、複数のサブブ
ロックを有するブロック単位のデータを伝送することに
おいて、データの保全性を確保するためのエラー訂正方
法の一種である。2次元エラー訂正方法は、2種類のエ
ラー訂正符号を有する。一種類のエラー訂正符号(1次
元エラー訂正符号)はサブブロックに関係し、他の一種
類のエラー訂正符号(2次元エラー訂正符号)はブロッ
クに関係する。このようなエラー訂正符号により各サブ
ブロック内でたまに現れる1つのエラー(ランダムエラ
ー)を第1次元(サブブロック次元)のエラー訂正符号
により補正し、連続する2つ以上のエラー(バーストエ
ラー)を第2次元(ブロック次元)のエラー訂正符号に
より補正することができる。
ロックを有するブロック単位のデータを伝送することに
おいて、データの保全性を確保するためのエラー訂正方
法の一種である。2次元エラー訂正方法は、2種類のエ
ラー訂正符号を有する。一種類のエラー訂正符号(1次
元エラー訂正符号)はサブブロックに関係し、他の一種
類のエラー訂正符号(2次元エラー訂正符号)はブロッ
クに関係する。このようなエラー訂正符号により各サブ
ブロック内でたまに現れる1つのエラー(ランダムエラ
ー)を第1次元(サブブロック次元)のエラー訂正符号
により補正し、連続する2つ以上のエラー(バーストエ
ラー)を第2次元(ブロック次元)のエラー訂正符号に
より補正することができる。
【0003】1次元エラー訂正符号は、ブロック識別符
号とデータを有するサブブロック或いはブロック識別符
号と2次元エラー訂正符号を有するサブブロックを評価
することにより発生し、各サブブロック内に含まれる。
2次元エラー訂正符号は、サブブロック内の同一の順序
を有するバイトをブロック単位で集めた列を評価するこ
とにより発生する。
号とデータを有するサブブロック或いはブロック識別符
号と2次元エラー訂正符号を有するサブブロックを評価
することにより発生し、各サブブロック内に含まれる。
2次元エラー訂正符号は、サブブロック内の同一の順序
を有するバイトをブロック単位で集めた列を評価するこ
とにより発生する。
【0004】2次元エラー訂正方法において、データは
第1次元エラー訂正符号と第2次元エラー訂正符号の全
てを有するが、ブロック識別符号は第1次元エラー訂正
符号のみを有する。伝送されるデータが2種類のエラー
訂正符号によりランダムエラー及びバーストエラーに対
する保全性を保つようになることと同じくブロック識別
符号も2種類のエラー訂正符号を有するのが望ましい。
第1次元エラー訂正符号と第2次元エラー訂正符号の全
てを有するが、ブロック識別符号は第1次元エラー訂正
符号のみを有する。伝送されるデータが2種類のエラー
訂正符号によりランダムエラー及びバーストエラーに対
する保全性を保つようになることと同じくブロック識別
符号も2種類のエラー訂正符号を有するのが望ましい。
【0005】
【発明が解決しようとする課題】本発明は、ブロック識
別符号に対するエラー訂正能力を高めることのできる2
次元エラー訂正方法を提供することを目的にする。又、
本発明は前記エラー訂正方法に適した復号化装置を提供
することをその目的にする。
別符号に対するエラー訂正能力を高めることのできる2
次元エラー訂正方法を提供することを目的にする。又、
本発明は前記エラー訂正方法に適した復号化装置を提供
することをその目的にする。
【0006】
【課題を解決するための手段】前記の目的を達成するた
めの本発明の2次元エラー訂正方法は、サブブロックの
データに対し垂直方向に第1外符号を付加し、ブロック
識別符号とサブブロックのデータに対して、及びブロッ
ク識別符号と第1外符号に対して水平方向に内符号を付
加する符号化過程と、前記ブロック識別符号とサブブロ
ックのデータ、及びブロック識別符号と第1外符号を前
記内符号により復号し、前記復号されたサブブロックの
データを更に前記第1外符号により復号する復号化過程
とを有する2次元エラー訂正方法において、前記ブロッ
ク識別符号の循環的なパターンにより垂直方向に予測符
号化された第2外符号を予め格納しておき、前記復号化
過程時に、前記格納されている第2外符号を読み出し
て、該第2外符号により前記復号されたブロック識別符
号のエラー訂正を遂行することを特徴とする。
めの本発明の2次元エラー訂正方法は、サブブロックの
データに対し垂直方向に第1外符号を付加し、ブロック
識別符号とサブブロックのデータに対して、及びブロッ
ク識別符号と第1外符号に対して水平方向に内符号を付
加する符号化過程と、前記ブロック識別符号とサブブロ
ックのデータ、及びブロック識別符号と第1外符号を前
記内符号により復号し、前記復号されたサブブロックの
データを更に前記第1外符号により復号する復号化過程
とを有する2次元エラー訂正方法において、前記ブロッ
ク識別符号の循環的なパターンにより垂直方向に予測符
号化された第2外符号を予め格納しておき、前記復号化
過程時に、前記格納されている第2外符号を読み出し
て、該第2外符号により前記復号されたブロック識別符
号のエラー訂正を遂行することを特徴とする。
【0007】前記の他の目的を達成するための本発明の
復号化装置は、サブブロックのデータに対し垂直方向に
付加された第1外符号と、ブロック識別符号とサブブロ
ックのデータに対し、及びブロック識別符号と第1外符
号に対し水平方向に付加された内符号とを有するブロッ
ク構造のデータを復号する復号化装置であって、前記内
符号により前記ブロック識別符号とサブブロックのデー
タ、及びブロック識別符号と第1外符号を復号する内符
号復号化手段と、前記内符号復号化手段の後端に接続さ
れ、前記第1外符号により前記復号されたサブブロック
のデータを更に復号する第1外符号復号化手段とを有す
る復号化装置において、前記ブロック識別符号の循環的
なパターンにより垂直方向に予測符号化された第2外符
号を記憶する記憶手段と、前記記憶手段に記憶されてい
る第2外符号により、前記復号されたブロック識別符号
を更に復号する第2外符号復号化手段を備えることを特
徴とする。
復号化装置は、サブブロックのデータに対し垂直方向に
付加された第1外符号と、ブロック識別符号とサブブロ
ックのデータに対し、及びブロック識別符号と第1外符
号に対し水平方向に付加された内符号とを有するブロッ
ク構造のデータを復号する復号化装置であって、前記内
符号により前記ブロック識別符号とサブブロックのデー
タ、及びブロック識別符号と第1外符号を復号する内符
号復号化手段と、前記内符号復号化手段の後端に接続さ
れ、前記第1外符号により前記復号されたサブブロック
のデータを更に復号する第1外符号復号化手段とを有す
る復号化装置において、前記ブロック識別符号の循環的
なパターンにより垂直方向に予測符号化された第2外符
号を記憶する記憶手段と、前記記憶手段に記憶されてい
る第2外符号により、前記復号されたブロック識別符号
を更に復号する第2外符号復号化手段を備えることを特
徴とする。
【0008】
【作用】本発明の2次元エラー訂正方法は、ブロック識
別符号に対する第1外符号を予測して符号化した結果と
して、内符号で復号されたブロック識別符号に対して、
更に外符号復号を遂行し、又、復号化装置は、ブロック
識別符号の循環的なパターンによる予測符号化された第
2外符号をROMに貯蔵しておき、これを参照して内符
号で復号されたブロック識別符号に対して、更に外符号
復号を遂行する。
別符号に対する第1外符号を予測して符号化した結果と
して、内符号で復号されたブロック識別符号に対して、
更に外符号復号を遂行し、又、復号化装置は、ブロック
識別符号の循環的なパターンによる予測符号化された第
2外符号をROMに貯蔵しておき、これを参照して内符
号で復号されたブロック識別符号に対して、更に外符号
復号を遂行する。
【0009】
【実施例】以下、添付した図面に基づき本発明を詳細に
説明する。図1は2次元エラー訂正方法において符号化
過程を説明するための図面である。図1において、伝送
されるデータはN×Mバイト(byte)の行列としてメモリ
に記録されていると仮定する。行(row) 方向のNバイト
はサブブロックに含まれるデータの長さに対応し、列(c
olumn)方向のMバイトはブロックに含まれるデータを有
するサブブロックの数に対応する。
説明する。図1は2次元エラー訂正方法において符号化
過程を説明するための図面である。図1において、伝送
されるデータはN×Mバイト(byte)の行列としてメモリ
に記録されていると仮定する。行(row) 方向のNバイト
はサブブロックに含まれるデータの長さに対応し、列(c
olumn)方向のMバイトはブロックに含まれるデータを有
するサブブロックの数に対応する。
【0010】2次元エラー訂正方法において先にメモリ
に記録されたデータの列方向のMバイト(byte)のバイト
列に対してOP1バイトの第1外符号(the first outer
parity;OP1)を付加する。次はデータあるいは第1外符
号を含むサブブロックに対し、ブロック識別符号(block
identification data;ID)を付加する。一般的にブロッ
ク識別符号はaudio/videoデータを分けるビ
ット、データ/第1外符号を分けるビット、サブブロッ
クアドレスなどを含む。最後にブロック識別符号とデー
タ或いはブロック識別符号と第1外符号に対してIP1
バイトの長さを有する内符号(inner parity;IP) を付加
する。
に記録されたデータの列方向のMバイト(byte)のバイト
列に対してOP1バイトの第1外符号(the first outer
parity;OP1)を付加する。次はデータあるいは第1外符
号を含むサブブロックに対し、ブロック識別符号(block
identification data;ID)を付加する。一般的にブロッ
ク識別符号はaudio/videoデータを分けるビ
ット、データ/第1外符号を分けるビット、サブブロッ
クアドレスなどを含む。最後にブロック識別符号とデー
タ或いはブロック識別符号と第1外符号に対してIP1
バイトの長さを有する内符号(inner parity;IP) を付加
する。
【0011】図2は、2次元エラー訂正方法に適した符
号化装置を示すブロック図である。10と12は外符号
符号化のためデータを再配列出力する第1メモリと第1
アドレス発生器である。14は第1外符号符号化器であ
る。16と18は外符号符号化された結果を記録し、サ
ブブロック単位で出力するための第2メモリと第2アド
レス発生器である。20はサブブロック毎にブロック識
別符号を付加するID発生器である。22と24はブロ
ック識別符号が付加されたサブブロックを内符号符号化
のために再配列出力する第3メモリと第3アドレス発生
器である。26は内符号符号化器である。28と30は
内符号符号化された結果を記録し、サブブロック単位で
出力するための第4メモリと第4アドレス発生器であ
る。
号化装置を示すブロック図である。10と12は外符号
符号化のためデータを再配列出力する第1メモリと第1
アドレス発生器である。14は第1外符号符号化器であ
る。16と18は外符号符号化された結果を記録し、サ
ブブロック単位で出力するための第2メモリと第2アド
レス発生器である。20はサブブロック毎にブロック識
別符号を付加するID発生器である。22と24はブロ
ック識別符号が付加されたサブブロックを内符号符号化
のために再配列出力する第3メモリと第3アドレス発生
器である。26は内符号符号化器である。28と30は
内符号符号化された結果を記録し、サブブロック単位で
出力するための第4メモリと第4アドレス発生器であ
る。
【0012】図2において、各部の動作を図3A〜図3
Eを参照して説明する。図2で示した符号化装置に入力
されるデータは複数のサブブロックを持つブロック構造
を有する。例えば、このようなデータとしては、デジタ
ル映像処理装置、例えば、デジタルVTR,HDTV(H
igh-Definition TV),VDP(Video Disk Player) など
で変換符号化された可変長圧縮符号化された映像/音声
データがある。
Eを参照して説明する。図2で示した符号化装置に入力
されるデータは複数のサブブロックを持つブロック構造
を有する。例えば、このようなデータとしては、デジタ
ル映像処理装置、例えば、デジタルVTR,HDTV(H
igh-Definition TV),VDP(Video Disk Player) など
で変換符号化された可変長圧縮符号化された映像/音声
データがある。
【0013】入力されたデータは第1メモリ10に記録
され、この時第1アドレス発生器12により図3Aで示
した通りに記録される。各サブブロックに含まれるデー
タはNバイト(byte)の長さを持ち、ブロックに含まれる
データを有するサブブロックの数をMと仮定する。第1
メモリ10に記憶されたデータは第1アドレス発生器1
2により図3Bで示した通りに読み出され、第1外符号
符号化器14に伝送される。即ち、第1外符号符号化器
14に入力されるバイト列は各サブブロックに含まれる
データの中で同じ順位を有するバイトを読み出してMバ
イトのバイト列に形成したものである。第1外符号符号
化器14は入力されるバイト列を評価してOP1バイト
(byte)の長さを有する第1外符号を形成し、入力された
バイト列に第1外符号を付加して第2メモリ16に伝送
する。第2アドレス発生器18は第2メモリ16の記録
/読み出しを制御する。第2メモリ16の第1外符号が
付加されたデータが記録された形態を図3Cで示す。第
2メモリ16に記録された第1外符号が付加されたデー
タは第2アドレス発生器18によりNバイトのサブブロ
ック単位で読み出され、ID発生器20から発生するブ
ロック識別符号と調合され、第3メモリ22に伝送され
る。第2メモリ16から出力されるサブブロックは2種
類である。1つはデータを有するサブブロックで、他の
1つは第1外符号を有するサブブロックである。ブロッ
ク識別符号はaudio/videoデータを分けるビ
ット、データ/第1外符号を分けるビット、サブブロッ
クアドレスなどを含む。
され、この時第1アドレス発生器12により図3Aで示
した通りに記録される。各サブブロックに含まれるデー
タはNバイト(byte)の長さを持ち、ブロックに含まれる
データを有するサブブロックの数をMと仮定する。第1
メモリ10に記憶されたデータは第1アドレス発生器1
2により図3Bで示した通りに読み出され、第1外符号
符号化器14に伝送される。即ち、第1外符号符号化器
14に入力されるバイト列は各サブブロックに含まれる
データの中で同じ順位を有するバイトを読み出してMバ
イトのバイト列に形成したものである。第1外符号符号
化器14は入力されるバイト列を評価してOP1バイト
(byte)の長さを有する第1外符号を形成し、入力された
バイト列に第1外符号を付加して第2メモリ16に伝送
する。第2アドレス発生器18は第2メモリ16の記録
/読み出しを制御する。第2メモリ16の第1外符号が
付加されたデータが記録された形態を図3Cで示す。第
2メモリ16に記録された第1外符号が付加されたデー
タは第2アドレス発生器18によりNバイトのサブブロ
ック単位で読み出され、ID発生器20から発生するブ
ロック識別符号と調合され、第3メモリ22に伝送され
る。第2メモリ16から出力されるサブブロックは2種
類である。1つはデータを有するサブブロックで、他の
1つは第1外符号を有するサブブロックである。ブロッ
ク識別符号はaudio/videoデータを分けるビ
ット、データ/第1外符号を分けるビット、サブブロッ
クアドレスなどを含む。
【0014】第3アドレス発生器24は、第3メモリ2
2の記録/読み出しを制御する。第3メモリ22のブロ
ック識別符号が付加されたデータ及び第1外符号の状態
を図3Dで示す。第3アドレス発生器24はブロック識
別符号とデータを有するサブブロック或いはブロック識
別符号と第1外符号を有するサブブロックを読み出して
内符号符号化器26に伝送する。内符号符号化器26は
入力されるサブブロックを評価し、IP1バイトの長さ
を有する内符号を形成し、これを入力されたサブブロッ
クに付加して第4メモリ28に伝送する。
2の記録/読み出しを制御する。第3メモリ22のブロ
ック識別符号が付加されたデータ及び第1外符号の状態
を図3Dで示す。第3アドレス発生器24はブロック識
別符号とデータを有するサブブロック或いはブロック識
別符号と第1外符号を有するサブブロックを読み出して
内符号符号化器26に伝送する。内符号符号化器26は
入力されるサブブロックを評価し、IP1バイトの長さ
を有する内符号を形成し、これを入力されたサブブロッ
クに付加して第4メモリ28に伝送する。
【0015】第4アドレス発生器30は第4メモリ28
の記録/読み出しを制御する。第4メモリ28に記録さ
れた形態を図3Eで示す。第4アドレス発生器30はブ
ロック識別符号とデータと内符号とを有するサブブロッ
ク或いはブロック識別符号と第1外符号と内符号とを有
するサブブロック単位で読み出して出力する。図2で示
した2次元エラー訂正符号化器において、データは内符
号と第1外符号の全てを有するが、ブロック識別符号は
内符号のみを有する。伝送されるデータが2種類のエラ
ー訂正符号によりランダムエラー及びバーストエラーに
対する保全性を保つようになることと同じく、ブロック
識別符号も2種類のエラー訂正符号を有するのが望まし
い。
の記録/読み出しを制御する。第4メモリ28に記録さ
れた形態を図3Eで示す。第4アドレス発生器30はブ
ロック識別符号とデータと内符号とを有するサブブロッ
ク或いはブロック識別符号と第1外符号と内符号とを有
するサブブロック単位で読み出して出力する。図2で示
した2次元エラー訂正符号化器において、データは内符
号と第1外符号の全てを有するが、ブロック識別符号は
内符号のみを有する。伝送されるデータが2種類のエラ
ー訂正符号によりランダムエラー及びバーストエラーに
対する保全性を保つようになることと同じく、ブロック
識別符号も2種類のエラー訂正符号を有するのが望まし
い。
【0016】図4はブロック識別符号のデータフォーマ
ットを示す図面である。通常、ブロック識別符号はau
dio/videoデータを分けるビット、データ/第
1外符号を分けるビット及びサブブロックアドレスなど
を含む。ブロック単位のデータを伝送することにおい
て、ブロック毎に一定の数のサブブロックが発生し、各
々のサブブロックには固有のブロック識別符号が付加さ
れる。ブロック識別符号の中でサブブロックアドレスは
順次的、循環的に増加するパターンを有し、audio
/video識別ビット及びデータ/第1外符号識別ビ
ットはブロック内で一定の領域及び順序を有するので、
全てのブロックに対しブロック識別符号を予測するのが
可能である。又、ブロック識別符号に対する外符号を予
測符号化するのも可能である。
ットを示す図面である。通常、ブロック識別符号はau
dio/videoデータを分けるビット、データ/第
1外符号を分けるビット及びサブブロックアドレスなど
を含む。ブロック単位のデータを伝送することにおい
て、ブロック毎に一定の数のサブブロックが発生し、各
々のサブブロックには固有のブロック識別符号が付加さ
れる。ブロック識別符号の中でサブブロックアドレスは
順次的、循環的に増加するパターンを有し、audio
/video識別ビット及びデータ/第1外符号識別ビ
ットはブロック内で一定の領域及び順序を有するので、
全てのブロックに対しブロック識別符号を予測するのが
可能である。又、ブロック識別符号に対する外符号を予
測符号化するのも可能である。
【0017】本発明では、ブロック識別符号に居する第
2外符号を予測し符号化し、これを利用して復号化す
る。図5は本発明のエラー訂正方法を示すための図面で
ある。符号化過程では各ブロック識別符号の中で同じ順
位を有する(M+OP1)バイトのバイト列を評価し、
OP2バイト(byte)の長さを有する予測符号化された第
2外符号を形成する。ブロック識別符号に対し予測符号
化された第2外符号化器に対応する復号化器の記憶装
置、例えばROM(Read Only Memory)に貯蔵する。復号
化過程では記憶装置に記録されたブロック識別符号に対
する予測符号化された第2外符号によりブロック識別符
号を外符号復号化する。
2外符号を予測し符号化し、これを利用して復号化す
る。図5は本発明のエラー訂正方法を示すための図面で
ある。符号化過程では各ブロック識別符号の中で同じ順
位を有する(M+OP1)バイトのバイト列を評価し、
OP2バイト(byte)の長さを有する予測符号化された第
2外符号を形成する。ブロック識別符号に対し予測符号
化された第2外符号化器に対応する復号化器の記憶装
置、例えばROM(Read Only Memory)に貯蔵する。復号
化過程では記憶装置に記録されたブロック識別符号に対
する予測符号化された第2外符号によりブロック識別符
号を外符号復号化する。
【0018】図6は本発明のエラー訂正方法に適した復
号化器の一実施例を示すブロック図である。40と42
は、前記図2の第4メモリ28から出力されるサブブロ
ックを内符号復号化のため再配列出力する第5メモリと
第5アドレス発生器である。44は内符号復号化器であ
る。46と48は内符号復号化されたデータを外符号復
号化のため、再配列出力する第6メモリと第6アドレス
発生器である。50はデータに対する外符号復号化を行
う第1外符号復号化器である。
号化器の一実施例を示すブロック図である。40と42
は、前記図2の第4メモリ28から出力されるサブブロ
ックを内符号復号化のため再配列出力する第5メモリと
第5アドレス発生器である。44は内符号復号化器であ
る。46と48は内符号復号化されたデータを外符号復
号化のため、再配列出力する第6メモリと第6アドレス
発生器である。50はデータに対する外符号復号化を行
う第1外符号復号化器である。
【0019】52はブロック識別符号に対する外符号復
号化を行う第2外符号復号化器であり、54はブロック
識別符号に対し予測符号化された第2外符号を記憶して
いるロム(Read Only Memory;ROM)である。56と58は
2次元エラー訂正符号により復号化されたデータとブロ
ック識別符号を再配列出力するための第7メモリと第7
アドレス発生器である。
号化を行う第2外符号復号化器であり、54はブロック
識別符号に対し予測符号化された第2外符号を記憶して
いるロム(Read Only Memory;ROM)である。56と58は
2次元エラー訂正符号により復号化されたデータとブロ
ック識別符号を再配列出力するための第7メモリと第7
アドレス発生器である。
【0020】図6で示した復号化器の動作を図7A〜図
7Cを参照して説明する。図6で示した復号化器には、
図2の第4メモリ28より出力されるサブブロックが入
力される。第5アドレス発生器42は第5メモリ40の
記録/読み出しを制御する。第5メモリ40に入力され
るサブブロックは第5アドレス発生器42の制御により
図7Aで示した形態で記録される。第5メモリ40より
読み出されるサブブロックは内符号復号化器44に伝送
される。内符号復号化器44はこれに入力されるサブブ
ロックに含まれた内符号としてブロック識別符号とデー
タ或いはブロック識別符号と第1外符号の調合体に対し
内符号復号化を行い、その結果を第6メモリ46に伝送
する。第6アドレス発生器48は第6メモリ46の記録
/読み出しを制御する。第6メモリ46に記録されるデ
ータの形態は図7Bで示す。
7Cを参照して説明する。図6で示した復号化器には、
図2の第4メモリ28より出力されるサブブロックが入
力される。第5アドレス発生器42は第5メモリ40の
記録/読み出しを制御する。第5メモリ40に入力され
るサブブロックは第5アドレス発生器42の制御により
図7Aで示した形態で記録される。第5メモリ40より
読み出されるサブブロックは内符号復号化器44に伝送
される。内符号復号化器44はこれに入力されるサブブ
ロックに含まれた内符号としてブロック識別符号とデー
タ或いはブロック識別符号と第1外符号の調合体に対し
内符号復号化を行い、その結果を第6メモリ46に伝送
する。第6アドレス発生器48は第6メモリ46の記録
/読み出しを制御する。第6メモリ46に記録されるデ
ータの形態は図7Bで示す。
【0021】第6メモリ46に記録されたデータは、第
6アドレス発生器48により図3Bで示した通りに読み
出されて、第1外符号復号化器50に伝送される。即
ち、第1外符号復号化器50に入力されるバイト列は各
サブブロックに含まれるデータの中で同じ順位を有する
バイト群を読み出して(M+OP1)バイトのバイト列
に形成したものである。第1外符号復号化器50はOP
1バイトの長さを有する第1外符号によりMバイトのバ
イト列を復号化し、その結果を第7メモリ56に伝送す
る。
6アドレス発生器48により図3Bで示した通りに読み
出されて、第1外符号復号化器50に伝送される。即
ち、第1外符号復号化器50に入力されるバイト列は各
サブブロックに含まれるデータの中で同じ順位を有する
バイト群を読み出して(M+OP1)バイトのバイト列
に形成したものである。第1外符号復号化器50はOP
1バイトの長さを有する第1外符号によりMバイトのバ
イト列を復号化し、その結果を第7メモリ56に伝送す
る。
【0022】一方、第6メモリ46でのサブブロックに
含まれるブロック識別符号の中で同じ順位を有するバイ
ト群を読み出して形成される(M+OP1)バイトのバ
イト列は第2外符号復号化器52に伝送される。ロム5
4はブロック識別符号に対し予測符号化された第2外符
号を貯蔵している。第2外符号復号化器52は順次的に
入力されるバイト列に対応する第2外符号をロム54か
ら読み出し、これでブロック識別符号に対する外符号復
号化を行い、その結果を第7メモリ56に伝送する。
含まれるブロック識別符号の中で同じ順位を有するバイ
ト群を読み出して形成される(M+OP1)バイトのバ
イト列は第2外符号復号化器52に伝送される。ロム5
4はブロック識別符号に対し予測符号化された第2外符
号を貯蔵している。第2外符号復号化器52は順次的に
入力されるバイト列に対応する第2外符号をロム54か
ら読み出し、これでブロック識別符号に対する外符号復
号化を行い、その結果を第7メモリ56に伝送する。
【0023】第7アドレス発生器58は第7メモリ56
の記録/読み出しを制御する。第7メモリ56に記録さ
れるデータの形態を図7Cで示す。第7メモリ56はブ
ロック識別符号とデータをサブブロック単位で読み出し
て出力する。
の記録/読み出しを制御する。第7メモリ56に記録さ
れるデータの形態を図7Cで示す。第7メモリ56はブ
ロック識別符号とデータをサブブロック単位で読み出し
て出力する。
【0024】
【発明の効果】前述の通り、本発明の2次元エラー訂正
方法は、ブロック識別符号が循環的なパターンを有する
のを利用して、ブロック識別符号に対する第2外符号を
予測し、内符号で復号されたブロック識別符号に対し
て、更に予測された第2外符号により外符号復号を遂行
することにより、2次元エラー訂正システムのエラー訂
正能力を高めることができる。
方法は、ブロック識別符号が循環的なパターンを有する
のを利用して、ブロック識別符号に対する第2外符号を
予測し、内符号で復号されたブロック識別符号に対し
て、更に予測された第2外符号により外符号復号を遂行
することにより、2次元エラー訂正システムのエラー訂
正能力を高めることができる。
【0025】本発明の復号化装置は、ブロック識別符号
の循環的なパターンによる予測符号化された第2外符号
をROMに貯蔵しておき、これを参照して内符号で復号
されたブロック識別符号に対して、更に第2外符号によ
り外符号復号を遂行することにより、2次元エラー訂正
システムのエラー訂正能力を高めると共に、符号化の時
にブロック識別符号に対する別の外符号を付加する必要
がないので、符号化器の出力ビット数を減らすことがで
きる。
の循環的なパターンによる予測符号化された第2外符号
をROMに貯蔵しておき、これを参照して内符号で復号
されたブロック識別符号に対して、更に第2外符号によ
り外符号復号を遂行することにより、2次元エラー訂正
システムのエラー訂正能力を高めると共に、符号化の時
にブロック識別符号に対する別の外符号を付加する必要
がないので、符号化器の出力ビット数を減らすことがで
きる。
【図1】従来の2次元エラー訂正方法を示す図面であ
る。
る。
【図2】従来の2次元エラー訂正方法に適した符号化装
置を示すブロック図である。
置を示すブロック図である。
【図3A】図2で示した符号化装置において、各メモリ
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
【図3B】図2で示した符号化装置において、各メモリ
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
【図3C】図2で示した符号化装置において、各メモリ
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
【図3D】図2で示した符号化装置において、各メモリ
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
【図3E】図2で示した符号化装置において、各メモリ
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
に記憶されたり、各メモリより読み出されるデータ形態
を示す図面である。
【図4】ブロック識別符号のデータフォーマットを示す
図面である。
図面である。
【図5】本発明のエラー訂正方法を示す図面である。
【図6】本発明のエラー訂正方法に適した復号化装置の
一実施例を示すブロック図である。
一実施例を示すブロック図である。
【図7A】図6において、各メモリに記録されたり、各
メモリより読み出されるデータ形態を示す図面である。
メモリより読み出されるデータ形態を示す図面である。
【図7B】図6において、各メモリに記録されたり、各
メモリより読み出されるデータ形態を示す図面である。
メモリより読み出されるデータ形態を示す図面である。
【図7C】図6において、各メモリに記録されたり、各
メモリより読み出されるデータ形態を示す図面である。
メモリより読み出されるデータ形態を示す図面である。
ID…ブロック識別符号、IP…内符号、OP1…第1
外符号、OP2…第2外符号
外符号、OP2…第2外符号
Claims (2)
- 【請求項1】 サブブロックのデータに対し垂直方向に
第1外符号を付加し、ブロック識別符号とサブブロック
のデータに対して、及びブロック識別符号と第1外符号
に対して水平方向に内符号を付加する符号化過程と、前
記ブロック識別符号とサブブロックのデータ、及びブロ
ック識別符号と第1外符号を前記内符号により復号し、
前記復号されたサブブロックのデータを更に前記第1外
符号により復号する復号化過程とを有する2次元エラー
訂正方法において、 前記ブロック識別符号の循環的なパターンにより垂直方
向に予測符号化された第2外符号を予め格納しておき、 前記復号化過程時に、前記格納されている第2外符号を
読み出して、該第2外符号により前記復号されたブロッ
ク識別符号のエラー訂正を遂行することを特徴とする2
次元エラー訂正方法。 - 【請求項2】 サブブロックのデータに対し垂直方向に
付加された第1外符号と、ブロック識別符号とサブブロ
ックのデータに対し、及びブロック識別符号と第1外符
号に対し水平方向に付加された内符号とを有するブロッ
ク構造のデータを復号する復号化装置であって、前記内
符号により前記ブロック識別符号とサブブロックのデー
タ、及びブロック識別符号と第1外符号を復号する内符
号復号化手段と、前記内符号復号化手段の後端に接続さ
れ、前記第1外符号により前記復号されたサブブロック
のデータを更に復号する第1外符号復号化手段とを有す
る復号化装置において、 前記ブロック識別符号の循環的なパターンにより垂直方
向に予測符号化された第2外符号を記憶する記憶手段
と、 前記記憶手段に記憶されている第2外符号により、前記
復号されたブロック識別符号を更に復号する第2外符号
復号化手段を備えることを特徴とする復号化装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR92-14568 | 1992-08-13 | ||
KR1019920014568A KR0155702B1 (ko) | 1992-08-13 | 1992-08-13 | 2차원 에러정정방법 및 복호화장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06112847A JPH06112847A (ja) | 1994-04-22 |
JP2950529B2 true JP2950529B2 (ja) | 1999-09-20 |
Family
ID=19337933
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5108495A Expired - Fee Related JP2950529B2 (ja) | 1992-08-13 | 1993-05-10 | 2次元エラー訂正方法及び復号化装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5386425A (ja) |
JP (1) | JP2950529B2 (ja) |
KR (1) | KR0155702B1 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6662335B1 (en) * | 2000-01-25 | 2003-12-09 | Mediatek Inc. | Method and apparatus for accessing DVD data |
KR100785610B1 (ko) * | 2000-07-05 | 2007-12-12 | 주식회사 대우일렉트로닉스 | 리드솔로몬적부호기의 고속 부호화 장치 |
JP2002074862A (ja) * | 2000-08-25 | 2002-03-15 | Toshiba Corp | データ処理方法及び装置及び記録媒体及び再生方法及び装置 |
US6952797B1 (en) * | 2000-10-25 | 2005-10-04 | Andy Kahn | Block-appended checksums |
US8656246B2 (en) * | 2001-04-16 | 2014-02-18 | Qualcomm Incorporated | Method and an apparatus for use of codes in multicast transmission |
KR100535888B1 (ko) * | 2002-11-19 | 2005-12-09 | 주식회사 휴림인터랙티브 | 2차원 순방향 에러 정정방법 및 이를 이용한 데이터통신방법 |
KR100698620B1 (ko) | 2003-06-16 | 2007-03-21 | 삼성전자주식회사 | 강건한 에러 정정 부호화 장치를 가지는 디지털 송/수신시스템 및 그의 에러정정부호화/정정방법 |
US7865807B2 (en) * | 2004-02-25 | 2011-01-04 | Peter Lablans | Multi-valued check symbol calculation in error detection and correction |
US8832523B2 (en) * | 2006-03-03 | 2014-09-09 | Ternarylogic Llc | Multi-state symbol error correction in matrix based codes |
US20110064214A1 (en) * | 2003-09-09 | 2011-03-17 | Ternarylogic Llc | Methods and Apparatus in Alternate Finite Field Based Coders and Decoders |
US8577026B2 (en) | 2010-12-29 | 2013-11-05 | Ternarylogic Llc | Methods and apparatus in alternate finite field based coders and decoders |
TWI235911B (en) * | 2004-02-20 | 2005-07-11 | Mediatek Inc | Error correction code generator |
US8046661B2 (en) * | 2004-09-08 | 2011-10-25 | Temarylogic Llc | Symbol error correction by error detection and logic based symbol reconstruction |
US20060075281A1 (en) * | 2004-09-27 | 2006-04-06 | Kimmel Jeffrey S | Use of application-level context information to detect corrupted data in a storage system |
TWI268483B (en) * | 2004-10-29 | 2006-12-11 | Mediatek Inc | Optical data buffer access and output device for decoding of Blu-ray disc |
EP1887446A1 (de) * | 2006-08-02 | 2008-02-13 | Siemens Aktiengesellschaft | Verfahren zur seriellen asynchronen Übertragung von Daten in einer Anordnung zur Überwachung, Steuerung und Regelung einer betriebstechnischen Anlage eines Gebäudes |
KR101228111B1 (ko) * | 2006-11-01 | 2013-02-01 | 삼성전자주식회사 | 움직임 보상을 위한 더블 레지스터 어레이 버퍼 |
US7941696B2 (en) * | 2009-08-11 | 2011-05-10 | Texas Memory Systems, Inc. | Flash-based memory system with static or variable length page stripes including data protection information and auxiliary protection stripes |
US8176284B2 (en) | 2009-08-11 | 2012-05-08 | Texas Memory Systems, Inc. | FLASH-based memory system with variable length page stripes including data protection information |
US8479079B2 (en) * | 2010-04-09 | 2013-07-02 | International Business Machines Corporation | Integrated data and header protection for tape drives |
KR101663888B1 (ko) | 2015-02-13 | 2016-10-14 | 엘지전자 주식회사 | 조리기기 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5857781B2 (ja) * | 1978-01-17 | 1983-12-21 | 三菱電機株式会社 | 符号化復号化方式 |
US4884273A (en) * | 1987-02-03 | 1989-11-28 | Siemens Aktiengesellschaft | Method and apparatus for monitoring the consistency of successive binary code signal groups in data processing equipment |
JPH07101867B2 (ja) * | 1987-04-30 | 1995-11-01 | 国際電信電話株式会社 | 誤り訂正符号の復号方式 |
JP2715418B2 (ja) * | 1987-09-30 | 1998-02-18 | ソニー株式会社 | エラー訂正符号化装置 |
US5181207A (en) * | 1988-04-14 | 1993-01-19 | Harris Corp. | Error correction mechanism using pattern predictive error correction codes |
-
1992
- 1992-08-13 KR KR1019920014568A patent/KR0155702B1/ko not_active IP Right Cessation
-
1993
- 1993-03-29 US US08/038,638 patent/US5386425A/en not_active Expired - Fee Related
- 1993-05-10 JP JP5108495A patent/JP2950529B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
KR0155702B1 (ko) | 1998-12-15 |
US5386425A (en) | 1995-01-31 |
KR940004975A (ko) | 1994-03-16 |
JPH06112847A (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2950529B2 (ja) | 2次元エラー訂正方法及び復号化装置 | |
US5625355A (en) | Apparatus and method for decoding variable-length code | |
KR100332175B1 (ko) | 화상 부호화 장치 및 그 방법 | |
EP0712255A2 (en) | Error-correction-code coding and decoding procedures for the recording and reproduction of digital video data | |
JP2708312B2 (ja) | 記録装置及び再生装置 | |
JPH0563588A (ja) | エラー訂正装置及びその方法 | |
JP3283130B2 (ja) | ディジタルデータ符号化及び復号化方法並びにこれらの方法を実施するための装置 | |
JPH11283344A (ja) | シャフリングを利用したエラ―訂正符号化方法 | |
JP2008099134A (ja) | データ復号装置及びプログラム | |
JP4126795B2 (ja) | 疑似積符号復号装置及び方法 | |
EP0508606B1 (en) | Video-audio digital recording/reproducing apparatus | |
US5502734A (en) | Code transmitting method | |
JP2536860B2 (ja) | 多段符号化方法 | |
JP2536861B2 (ja) | 多段復号化方法 | |
JPH07121999A (ja) | 信号符号化装置、信号復号化装置、信号符号化方法および信号復号化方法 | |
JP2763413B2 (ja) | 誤り訂正符号の符号器ならびに符号化方法およびその復号器ならびに復号方法 | |
JP3446240B2 (ja) | 符号化方法および符号化装置 | |
KR0144975B1 (ko) | 싱크코드 인터리브장치 및 방법 | |
JPH0628343B2 (ja) | 積符号の復号方法 | |
JP3135241B2 (ja) | 誤り検出訂正復号化装置 | |
JPH07162801A (ja) | 映像信号処理装置 | |
JPH07255055A (ja) | 可変長符号復号回路及び復号方法 | |
JPS61237523A (ja) | 誤り訂正方法 | |
JPH0686259A (ja) | ブロック変換符号化データの伝送装置 | |
JPH08125548A (ja) | 誤り訂正符号化回路、誤り訂正復号化回路、誤り訂正符号化・復号化回路、および、それを用いたディジタル装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981006 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |