JP2948931B2 - 電流分割器 - Google Patents
電流分割器Info
- Publication number
- JP2948931B2 JP2948931B2 JP3050293A JP5029391A JP2948931B2 JP 2948931 B2 JP2948931 B2 JP 2948931B2 JP 3050293 A JP3050293 A JP 3050293A JP 5029391 A JP5029391 A JP 5029391A JP 2948931 B2 JP2948931 B2 JP 2948931B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- transistor
- connection terminal
- coupled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【産業上の利用分野】本発明は入力電流を実質的に等し
い出力電流に分割するための電流分割器であって、 ‐ 入力電流を接続するための入力端子と、 ‐ 出力電流を取り出すための第１及び第２出力端子
と、 ‐ 入力端子と出力端子とをそれぞれの接続端子へ接続
するための電流分枝と、 ‐ スイッチング信号の制御のもとにスイッチングサイ
クルで接続端子を結合するためのスイッチング手段と、 ‐ 電流分枝の少なくとも一つに挿入された電流記憶回
路であって、各回路は制御信号の第２レベルの間に第１
及び第２電流端子を通って流れる電流を制御端子上の第
１制御信号レベルにより維持するために、第１及び第２
電流端子と制御端子とを具えている電流記憶回路と、及
び ‐ スイッチング手段のためのスイッチング信号と電流
記憶回路のための制御信号とを発生するためのクロック
発生器と、を具えている電流分割器に関するものであ
る。
い出力電流に分割するための電流分割器であって、 ‐ 入力電流を接続するための入力端子と、 ‐ 出力電流を取り出すための第１及び第２出力端子
と、 ‐ 入力端子と出力端子とをそれぞれの接続端子へ接続
するための電流分枝と、 ‐ スイッチング信号の制御のもとにスイッチングサイ
クルで接続端子を結合するためのスイッチング手段と、 ‐ 電流分枝の少なくとも一つに挿入された電流記憶回
路であって、各回路は制御信号の第２レベルの間に第１
及び第２電流端子を通って流れる電流を制御端子上の第
１制御信号レベルにより維持するために、第１及び第２
電流端子と制御端子とを具えている電流記憶回路と、及
び ‐ スイッチング手段のためのスイッチング信号と電流
記憶回路のための制御信号とを発生するためのクロック
発生器と、を具えている電流分割器に関するものであ
る。
【０００２】
【従来の技術】同様の電流分割器は1989年７月６日発行
のElectronics Letters 第25巻第14号の“Very accurat
e current divider"と名付けられた論文から既知であ
る。
のElectronics Letters 第25巻第14号の“Very accurat
e current divider"と名付けられた論文から既知であ
る。
【０００３】電流分割器は、例えば、基準電流が複数の
電流分割器によって、変換されるべきディジタルのビッ
ト値に応じてスイッチによって接合点へ接続される電流
の２進重みづけ系列に分割される、ディジタル−アナロ
グ変換器に用いられている。ビットの増加する数につい
て、一層厳密な要求でさえも、電流分割器の精度で達成
される。スタティック電流分割器においては、達成でき
る精度は製造における公差と使用される構成要素の設計
過程とにより制限される。
電流分割器によって、変換されるべきディジタルのビッ
ト値に応じてスイッチによって接合点へ接続される電流
の２進重みづけ系列に分割される、ディジタル−アナロ
グ変換器に用いられている。ビットの増加する数につい
て、一層厳密な要求でさえも、電流分割器の精度で達成
される。スタティック電流分割器においては、達成でき
る精度は製造における公差と使用される構成要素の設計
過程とにより制限される。
【０００４】相補型酸化金属半導体（CMOS）トランジス
タを具えている既知の電流分割器はダイナミック型の電
流分割器であり、その電流分割器においては電流分割の
精度は製造における公差と使用されるトランジスタの設
計過程とに実質的にかかわらない。分割されるべき入力
電流は、スイッチング信号により制御されるスイッチン
グ手段によって、電流記憶回路を具えている多数の電流
分枝を超える循環的スイッチングパターンに従って分配
される。制御信号のレベルに依存して、電流記憶回路が
電流消費者又は電流供給者として動作し、供給された電
流は先に消費された電流と実質的に等しい。クロック発
生器が、電流分枝にわたる電流の初期分布に無関係に、
特定電流分枝を通る電流が入力電流の約半分である最終
値に収斂するように選択されるスイッチング及び制御信
号を供給する。これらの電流がその電流分割器の出力電
流を形成する。
タを具えている既知の電流分割器はダイナミック型の電
流分割器であり、その電流分割器においては電流分割の
精度は製造における公差と使用されるトランジスタの設
計過程とに実質的にかかわらない。分割されるべき入力
電流は、スイッチング信号により制御されるスイッチン
グ手段によって、電流記憶回路を具えている多数の電流
分枝を超える循環的スイッチングパターンに従って分配
される。制御信号のレベルに依存して、電流記憶回路が
電流消費者又は電流供給者として動作し、供給された電
流は先に消費された電流と実質的に等しい。クロック発
生器が、電流分枝にわたる電流の初期分布に無関係に、
特定電流分枝を通る電流が入力電流の約半分である最終
値に収斂するように選択されるスイッチング及び制御信
号を供給する。これらの電流がその電流分割器の出力電
流を形成する。
【０００５】
【発明が解決しようとする課題】この既知の電流分割器
の好ましくない結果は、出力電流がスイッチングパター
ンのサイクル周期の一部の間のみ利用できることであ
り、その結果が連続的に流れる電流を必要とするディジ
タル−アナログ変換器におけるこの電流分割器の使用を
妨げている。
の好ましくない結果は、出力電流がスイッチングパター
ンのサイクル周期の一部の間のみ利用できることであ
り、その結果が連続的に流れる電流を必要とするディジ
タル−アナログ変換器におけるこの電流分割器の使用を
妨げている。
【０００６】本発明の目的は連続的に利用できる出力電
流を有するダイナミック電流分割器を提供することであ
る。
流を有するダイナミック電流分割器を提供することであ
る。
【０００７】
【課題を解決するための手段】それ故に、冒頭部分で説
明した種類の本発明による電流分割器は、 ‐ 入力端子が第１及び第２電流分枝を通ってそれぞれ
第１及び第２接続端子へ結合されており、その第１電流
分枝は入力電流と第２電流分枝を通って流れている電流
との間の差の電流を供給するための第１可変電流源を具
えており、且つ第２電流分枝は第１電流端子が入力端子
へ結合され第２電流端子が第２接続端子へ結合されてい
る第１電流記憶回路を具えており、 ‐ 第１及び第２出力端子がそれぞれ第３及び第４電流
分枝を通って第３及び第４接続端子へ結合されており、
その第３電流分枝は第１電流端子が第１出力端子へ結合
され第２電流端子が第３接続端子へ結合されている第２
電流記憶回路を具えており、 ‐ スイッチングサイクルの第１位相の間第１接続端子
を第３接続端子へ結合し且つ第２接続端子を第４接続端
子へ結合し、スイッチングサイクルの第２位相の間第１
接続端子を第４接続端子へ結合し且つ第２接続端子を第
３接続端子へ結合するために、スイッチング手段が配設
されており、且つ ‐ 第１及び第２電流記憶回路のそれぞれの制御端子へ
結合される制御信号を発生するためにクロック発生器が
配設されており、それぞれ第１及び第２電流記憶回路の
制御端子のための制御信号が、スイッチングサイクルの
第１位相の少なくとも一部の間はそれぞれ第１レベル及
び第２レベルに一致し、スイッチングサイクルの第２位
相の少なくとも一部の間はそれぞれ第２レベル及び第１
レベルに一致する値を呈する、ことを特徴とする。
明した種類の本発明による電流分割器は、 ‐ 入力端子が第１及び第２電流分枝を通ってそれぞれ
第１及び第２接続端子へ結合されており、その第１電流
分枝は入力電流と第２電流分枝を通って流れている電流
との間の差の電流を供給するための第１可変電流源を具
えており、且つ第２電流分枝は第１電流端子が入力端子
へ結合され第２電流端子が第２接続端子へ結合されてい
る第１電流記憶回路を具えており、 ‐ 第１及び第２出力端子がそれぞれ第３及び第４電流
分枝を通って第３及び第４接続端子へ結合されており、
その第３電流分枝は第１電流端子が第１出力端子へ結合
され第２電流端子が第３接続端子へ結合されている第２
電流記憶回路を具えており、 ‐ スイッチングサイクルの第１位相の間第１接続端子
を第３接続端子へ結合し且つ第２接続端子を第４接続端
子へ結合し、スイッチングサイクルの第２位相の間第１
接続端子を第４接続端子へ結合し且つ第２接続端子を第
３接続端子へ結合するために、スイッチング手段が配設
されており、且つ ‐ 第１及び第２電流記憶回路のそれぞれの制御端子へ
結合される制御信号を発生するためにクロック発生器が
配設されており、それぞれ第１及び第２電流記憶回路の
制御端子のための制御信号が、スイッチングサイクルの
第１位相の少なくとも一部の間はそれぞれ第１レベル及
び第２レベルに一致し、スイッチングサイクルの第２位
相の少なくとも一部の間はそれぞれ第２レベル及び第１
レベルに一致する値を呈する、ことを特徴とする。
【０００８】この形態においては、入力電流は第１及び
第２電流分枝に渡って分割される。スイッチングサイク
ルの第１位相の間にスイッチング手段が第１電流分枝を
第３電流分枝を通って第１出力端子へ結合し、且つ第２
電流分枝を第４電流分枝を通って第２出力端子へ結合す
る。第２電流分枝内の第１電流記憶回路はこのとき供給
される電流が第４電流分枝を通って第２出力端子で利用
できる電流供給者として配置される。第１電流分枝内の
可変電流源が第３電流分枝へ電流を与え、その電流は入
力電流と第２電流分枝を通って流れている電流との間の
差と等しい。第３電流分枝内に含まれる電流記憶回路は
可変電流源により供給される電流に対する電流消費者と
して働き、この電流を第１出力端子へ通す。
第２電流分枝に渡って分割される。スイッチングサイク
ルの第１位相の間にスイッチング手段が第１電流分枝を
第３電流分枝を通って第１出力端子へ結合し、且つ第２
電流分枝を第４電流分枝を通って第２出力端子へ結合す
る。第２電流分枝内の第１電流記憶回路はこのとき供給
される電流が第４電流分枝を通って第２出力端子で利用
できる電流供給者として配置される。第１電流分枝内の
可変電流源が第３電流分枝へ電流を与え、その電流は入
力電流と第２電流分枝を通って流れている電流との間の
差と等しい。第３電流分枝内に含まれる電流記憶回路は
可変電流源により供給される電流に対する電流消費者と
して働き、この電流を第１出力端子へ通す。
【０００９】スイッチングサイクルの第２位相の間にス
イッチング手段が第１電流分枝を第４電流分枝へ、且つ
第２電流分枝を第３電流分枝へ結合し、第１及び第２電
流記憶回路は、第１電流分枝が今や電流消費者として働
き且つ第２電流分枝が電流供給者として働くように切り
換えられる。第１位相の間には第１及び第３電流分枝を
通って流れる電流は、今や第２位相の間には第２及び第
３電流分枝を通って流れる。入力電流と第２電流分枝を
通る新しい電流との間の差である電流は、第１及び第４
電流分枝を通って今や流れる。
イッチング手段が第１電流分枝を第４電流分枝へ、且つ
第２電流分枝を第３電流分枝へ結合し、第１及び第２電
流記憶回路は、第１電流分枝が今や電流消費者として働
き且つ第２電流分枝が電流供給者として働くように切り
換えられる。第１位相の間には第１及び第３電流分枝を
通って流れる電流は、今や第２位相の間には第２及び第
３電流分枝を通って流れる。入力電流と第２電流分枝を
通る新しい電流との間の差である電流は、第１及び第４
電流分枝を通って今や流れる。
【００１０】その次に、スイッチングサイクルの第１位
相が繰り返される。電流記憶回路の消費される電力と供
給される電力との間の比率は１とは決して正確に等しく
ないから、第１及び第２電流分枝を通って流れる最初は
等しくない電流は幾つかのサイクルの後に入力電流の半
分に実質的に等しい最終値に収斂する。スイッチングサ
イクルの両方の位相の間、スイッチング手段が第１及び
第２電流分枝を直接にあるいは交差してのいずれかで第
１及び第２出力端子へ接続するので、出力電流は連続的
に利用可能である。
相が繰り返される。電流記憶回路の消費される電力と供
給される電力との間の比率は１とは決して正確に等しく
ないから、第１及び第２電流分枝を通って流れる最初は
等しくない電流は幾つかのサイクルの後に入力電流の半
分に実質的に等しい最終値に収斂する。スイッチングサ
イクルの両方の位相の間、スイッチング手段が第１及び
第２電流分枝を直接にあるいは交差してのいずれかで第
１及び第２出力端子へ接続するので、出力電流は連続的
に利用可能である。
【００１１】本発明による電流分割器の別の利点は、ス
イッチングサイクルが二つの位相を有するのみであり、
それによってクロック発生器が３位相で動作する従来技
術の電流分割器よりも単純な構造を有することである。
イッチングサイクルが二つの位相を有するのみであり、
それによってクロック発生器が３位相で動作する従来技
術の電流分割器よりも単純な構造を有することである。
【００１２】本発明による電流分割器の別の実施例は、
第２電流分枝において、第１可変電流源の電流に比例す
る電流を供給するための第２可変電流源が第１電流記憶
回路と並列に接続されていることを特徴とする。
第２電流分枝において、第１可変電流源の電流に比例す
る電流を供給するための第２可変電流源が第１電流記憶
回路と並列に接続されていることを特徴とする。
【００１３】第１電流分枝内の第１可変電流源と一緒
に、第２電流分枝内の第２可変電流源が、分割率が電流
の比例度係数（proportionalityfactor）により決定さ
れるスタティック電流分割器を形成する。電流分割器の
ダイナミック制御器は今や第１及び第２可変電流源内の
電流の間の可能な差にのみ作用し、スタティック電流分
割の精巧な調節と考えられ得る。従って、電流分枝を通
る電流の最終値に達した場合にこの電流分割器は一層正
確な動作を有する。
に、第２電流分枝内の第２可変電流源が、分割率が電流
の比例度係数（proportionalityfactor）により決定さ
れるスタティック電流分割器を形成する。電流分割器の
ダイナミック制御器は今や第１及び第２可変電流源内の
電流の間の可能な差にのみ作用し、スタティック電流分
割の精巧な調節と考えられ得る。従って、電流分枝を通
る電流の最終値に達した場合にこの電流分割器は一層正
確な動作を有する。
【００１４】本発明による電流分割器の別の実施例は、
第１及び第２電流記憶回路が各々、 ‐ 制御電極を有し且つそれぞれ第１及び第２電流端子
へ結合された第１及び第２主電極を有するトランジスタ
であって、第１電流記憶回路のトランジスタは第１導電
型のトランジスタであり、第２電流記憶回路のトランジ
スタはその第１導電型と反対の第２導電型のトランジス
タであるトランジスタと、 ‐ 制御電極と第１主電極との間へ接続された保持コン
デンサと、及び ‐ 制御信号の第１レベルにより開かれ制御信号の第２
レベルにより閉じられる制御電極と第２主電極との間の
スイッチと、を具えていることを特徴とし、且つ更に第
１可変電流源が、それぞれ入力端子，第１接続端子及び
基準電圧端子へ結合された第１主電極，第２主電極及び
制御電極を有する第１導電型のトランジスタを具えてい
ることを特徴とする。
第１及び第２電流記憶回路が各々、 ‐ 制御電極を有し且つそれぞれ第１及び第２電流端子
へ結合された第１及び第２主電極を有するトランジスタ
であって、第１電流記憶回路のトランジスタは第１導電
型のトランジスタであり、第２電流記憶回路のトランジ
スタはその第１導電型と反対の第２導電型のトランジス
タであるトランジスタと、 ‐ 制御電極と第１主電極との間へ接続された保持コン
デンサと、及び ‐ 制御信号の第１レベルにより開かれ制御信号の第２
レベルにより閉じられる制御電極と第２主電極との間の
スイッチと、を具えていることを特徴とし、且つ更に第
１可変電流源が、それぞれ入力端子，第１接続端子及び
基準電圧端子へ結合された第１主電極，第２主電極及び
制御電極を有する第１導電型のトランジスタを具えてい
ることを特徴とする。
【００１５】この実施例では、電流記憶回路が相互に補
足する装置内に設計されている。スイッチが閉じられた
場合に、トランジスタはダイオードとして配設され、保
持コンデンサの両端にそのトランジスタを通り印象付け
られた電流に対する基準である電圧が形成される。スイ
ッチが開かれた場合には、そのトランジスタは、その保
持コンデンサの記憶動作の結果として、強度が先に印象
付けられた電流と実質的に等しい電流源として動作す
る。
足する装置内に設計されている。スイッチが閉じられた
場合に、トランジスタはダイオードとして配設され、保
持コンデンサの両端にそのトランジスタを通り印象付け
られた電流に対する基準である電圧が形成される。スイ
ッチが開かれた場合には、そのトランジスタは、その保
持コンデンサの記憶動作の結果として、強度が先に印象
付けられた電流と実質的に等しい電流源として動作す
る。
【００１６】第１電流分枝内の第１可変電流源は制御電
極が固定電圧に維持されているトランジスタを具えてい
る。このトランジスタの第１主電極と制御電極との間の
電圧差はそれ自身で、入力電流と第２電流分枝を流れて
いる電流との間の差と等しい電流が流れるのを可能にす
るために必要な値に連続的に調節される。
極が固定電圧に維持されているトランジスタを具えてい
る。このトランジスタの第１主電極と制御電極との間の
電圧差はそれ自身で、入力電流と第２電流分枝を流れて
いる電流との間の差と等しい電流が流れるのを可能にす
るために必要な値に連続的に調節される。
【００１７】本発明による電流分割器のもう一つの実施
例は、第４電流分枝が第２導電型のトランジスタを具
え、該トランジスタの第１及び第２主電極がそれぞれ第
２出力端子及び第４接続端子へ結合されており、制御電
極が第２主電極へ結合されていることを特徴とする。
例は、第４電流分枝が第２導電型のトランジスタを具
え、該トランジスタの第１及び第２主電極がそれぞれ第
２出力端子及び第４接続端子へ結合されており、制御電
極が第２主電極へ結合されていることを特徴とする。
【００１８】電流分枝を通る電流の最終値が達成された
場合には、第４電流分枝内のトランジスタがスイッチン
グサイクルの第１及び第２位相の間に第２電流記憶回路
のトランジスタの第２主電極上の電圧の良好な整合を与
える。これが、第２電流記憶回路により消費されかつ供
給される電流の整合を増強し、且つそれでこの電流分割
器の精度を増強する。
場合には、第４電流分枝内のトランジスタがスイッチン
グサイクルの第１及び第２位相の間に第２電流記憶回路
のトランジスタの第２主電極上の電圧の良好な整合を与
える。これが、第２電流記憶回路により消費されかつ供
給される電流の整合を増強し、且つそれでこの電流分割
器の精度を増強する。
【００１９】再び本発明による電流分割器のもう一つの
実施例は、第２可変電流源が、第１電流記憶回路のトラ
ンジスタのそれぞれ第１及び第２主電極へ接続された第
１及び第２主電極を有し且つ第１可変電流源のトランジ
スタの制御電極へ接続された制御電極を有する第１導電
型のトランジスタを具えていることを特徴とする。
実施例は、第２可変電流源が、第１電流記憶回路のトラ
ンジスタのそれぞれ第１及び第２主電極へ接続された第
１及び第２主電極を有し且つ第１可変電流源のトランジ
スタの制御電極へ接続された制御電極を有する第１導電
型のトランジスタを具えていることを特徴とする。
【００２０】第１及び第２可変電流源の電流の比例度係
数は、この場合には、その可変電流源内に使用されたト
ランジスタのトランジスタ寸法により決定される。
数は、この場合には、その可変電流源内に使用されたト
ランジスタのトランジスタ寸法により決定される。
【００２１】
【実施例】以下、本発明を添付の図面を参照して、更に
説明しよう。図１〜４において、等価構成成分は同一の
参照符号で表されている。
説明しよう。図１〜４において、等価構成成分は同一の
参照符号で表されている。
【００２２】図１及び２は本発明による電流分割器の第
１実施例を示している。図示のトランジスタは、制御電
極，第１主電極及び第２主電極が、電界効果トランジス
タのそれぞれゲート，ソース及びドレインに相当する電
界効果型のトランジスタである。電流源１の分配される
べき入力電流Ｉinは、電流分割器の入力端子２へ接続さ
れ、可変電流源22を具えている第１電流分枝10を通って
第１接続端子18へ、第１電流記憶回路24を具えている第
２電流分枝12を通って第２接続端子20へ分かれる。部分
電流Ｉout1とＩout2とがそれぞれ、第３電流分枝７を通
って第１出力端子３から第３接続端子14へ、及び第４電
流分枝８を通って第２出力端子４から第４接続端子16へ
流れる。第３電流分枝７は第２電流記憶回路32を具えて
いる。第４電流分枝８は出力端子４と接続端子16との間
の直接接続を確立する。
１実施例を示している。図示のトランジスタは、制御電
極，第１主電極及び第２主電極が、電界効果トランジス
タのそれぞれゲート，ソース及びドレインに相当する電
界効果型のトランジスタである。電流源１の分配される
べき入力電流Ｉinは、電流分割器の入力端子２へ接続さ
れ、可変電流源22を具えている第１電流分枝10を通って
第１接続端子18へ、第１電流記憶回路24を具えている第
２電流分枝12を通って第２接続端子20へ分かれる。部分
電流Ｉout1とＩout2とがそれぞれ、第３電流分枝７を通
って第１出力端子３から第３接続端子14へ、及び第４電
流分枝８を通って第２出力端子４から第４接続端子16へ
流れる。第３電流分枝７は第２電流記憶回路32を具えて
いる。第４電流分枝８は出力端子４と接続端子16との間
の直接接続を確立する。
【００２３】４つの電流分枝７，８，10及び12の接続端
子14,16, 18及び20は、接続端子18を接続端子14又は接
続端子16へ結合する切り換えスイッチS1、及び接続端子
20を接続端子16又は接続端子14へ結合する切り換えスイ
ッチS2として配設されているスイッチング手段40を通し
て相互接続されている。切り換えスイッチS1とS2とはク
ロック発生器９から発生しているスイッチング信号42に
より操縦される。
子14,16, 18及び20は、接続端子18を接続端子14又は接
続端子16へ結合する切り換えスイッチS1、及び接続端子
20を接続端子16又は接続端子14へ結合する切り換えスイ
ッチS2として配設されているスイッチング手段40を通し
て相互接続されている。切り換えスイッチS1とS2とはク
ロック発生器９から発生しているスイッチング信号42に
より操縦される。
【００２４】可変電流源22はソースが入力端子２へ結合
され、ドレインが接続端子18へ結合されている第１導電
型のトランジスタM1を具えている。トランジスタM1のゲ
ートは基準電圧源６が接続されている基準電圧端子５へ
接続されている。入力電流源と基準電圧源６とは更に固
定電位を有する適当に選択された点へ接続されて、その
目的のためには接地が例示の方法によりここでは選択さ
れている。
され、ドレインが接続端子18へ結合されている第１導電
型のトランジスタM1を具えている。トランジスタM1のゲ
ートは基準電圧源６が接続されている基準電圧端子５へ
接続されている。入力電流源と基準電圧源６とは更に固
定電位を有する適当に選択された点へ接続されて、その
目的のためには接地が例示の方法によりここでは選択さ
れている。
【００２５】第１電流記憶回路24は、ソースとドレイン
とがそれぞれ、入力端子２へ結合されている第１電流端
子26と接続端子20へ結合されている第２電流端子28とへ
接続されている、第１導電型のトランジスタM2を具えて
いる。それについてはトランジスタM2の内部ゲート−ソ
ースキャパシタンスによっても形成され得る保持コンデ
ンサC1がトランジスタM2のゲートとソースとに交差して
配置されている。この電流記憶回路24は更にトランジス
タM2のドレインとゲートとの間に接続されたスイッチS3
を含んでいて、制御端子30に到達するクロック発生器９
からの制御信号44により操縦される。スイッチS3が閉じ
られた場合には、トランジスタM2はダイオードとして配
置され、どこからかトランジスタM2へ印象付けられた電
流が、スイッチS3が開かれた後に維持されるべき保持コ
ンデンサC1を横切る電圧差を生ずる。トランジスタM2は
そのとき得られる電流が先に印象付けられた電流と実質
的に等しい電流源として動作する。
とがそれぞれ、入力端子２へ結合されている第１電流端
子26と接続端子20へ結合されている第２電流端子28とへ
接続されている、第１導電型のトランジスタM2を具えて
いる。それについてはトランジスタM2の内部ゲート−ソ
ースキャパシタンスによっても形成され得る保持コンデ
ンサC1がトランジスタM2のゲートとソースとに交差して
配置されている。この電流記憶回路24は更にトランジス
タM2のドレインとゲートとの間に接続されたスイッチS3
を含んでいて、制御端子30に到達するクロック発生器９
からの制御信号44により操縦される。スイッチS3が閉じ
られた場合には、トランジスタM2はダイオードとして配
置され、どこからかトランジスタM2へ印象付けられた電
流が、スイッチS3が開かれた後に維持されるべき保持コ
ンデンサC1を横切る電圧差を生ずる。トランジスタM2は
そのとき得られる電流が先に印象付けられた電流と実質
的に等しい電流源として動作する。
【００２６】その動作が第１電流記憶回路24の動作と同
一である第２電流記憶回路32は、第１導電型と反対であ
る第２導電型のトランジスタM3を具えている。トランジ
スタM3のソースとドレインとはそれぞれ出力端子３と接
続端子14とへ接続されているそれぞれ第１電流端子34と
第２電流端子36とへ接続されている。この電流記憶回路
32は更に電流記憶回路24の方法と同様な方法で接続され
た保持コンデンサC2とスイッチS4とを含んでいる。スイ
ッチS4は電流記憶回路32の制御端子38に到達するクロッ
ク発生器９からの制御信号46により操縦される。
一である第２電流記憶回路32は、第１導電型と反対であ
る第２導電型のトランジスタM3を具えている。トランジ
スタM3のソースとドレインとはそれぞれ出力端子３と接
続端子14とへ接続されているそれぞれ第１電流端子34と
第２電流端子36とへ接続されている。この電流記憶回路
32は更に電流記憶回路24の方法と同様な方法で接続され
た保持コンデンサC2とスイッチS4とを含んでいる。スイ
ッチS4は電流記憶回路32の制御端子38に到達するクロッ
ク発生器９からの制御信号46により操縦される。
【００２７】このクロック発生器９は２位相スイッチン
グサイクル内でスイッチS1〜S4を制御する。図１及び２
のうち図１はスイッチングサイクルの第１位相の間に呈
する状態にそれらスイッチが示してある。スイッチS1は
接続端子18を接続端子14へ結合しており、スイッチS2は
接続端子20を接続端子16へ結合していて、そのときスイ
ッチS3が開でありスイッチS4は閉である。スイッチング
サイクルの第２位相の間のスイッチの状態は図２に示し
てある。今やスイッチS1は接続端子18を接続端子16へ結
合し、スイッチS2は接続端子20を接続端子14へ接続して
おり、一方スイッチS3は閉でありスイッチS4は開であ
る。
グサイクル内でスイッチS1〜S4を制御する。図１及び２
のうち図１はスイッチングサイクルの第１位相の間に呈
する状態にそれらスイッチが示してある。スイッチS1は
接続端子18を接続端子14へ結合しており、スイッチS2は
接続端子20を接続端子16へ結合していて、そのときスイ
ッチS3が開でありスイッチS4は閉である。スイッチング
サイクルの第２位相の間のスイッチの状態は図２に示し
てある。今やスイッチS1は接続端子18を接続端子16へ結
合し、スイッチS2は接続端子20を接続端子14へ接続して
おり、一方スイッチS3は閉でありスイッチS4は開であ
る。
【００２８】電流分割器の動作は次の通りである。図１
に表示してあるように、スイッチングサイクルの第１位
相の間には、第３トランジスタM3はダイオードとして配
置され、第２トランジスタは電流源として配置される。
更にその上、トランジスタM3とトランジスタM1とが出力
端子３と入力端子２との間に直列に接続され、トランジ
スタM2は第２出力端子４と入力端子２との間に挿入され
ている。最初に保持コンデンサC1の両端の電圧がまだ零
であると仮定すると、トランジスタM2のゲート−ソース
電圧は零電圧であるから、電流源１の入力電流Ｉinは完
全にトランジスタM1を通って流れる。トランジスタM3を
通る電流Ｉinに相当するコンデンサC2の両端の電圧はそ
れ自身で調節する。出力端子３にはＩinに等しい電流Ｉ
out1が流れる。出力端子４には零に等しい電流Ｉout2が
流れる。スイッチングサイクルの第２位相の間は、図２
に表示したように、全てのスイッチが変換される。今や
電流源として働いているトランジスタM3を通る電流Ｉin
が、ダイオードとして配置されたトランジスタM2を通っ
て流れ、一方トランジスタM2を通る電流に相当する電圧
が保持コンデンサC1の両端に形成される。電流Ｉout1は
Ｉinと等しいままであり、電流Ｉout2は零と等しいまま
であるが、トランジスタM1とM2とを通る電流は入れ換え
られる。スイッチングサイクルの次の周期の第１位相の
間は、トランジスタM1とM2とを通る入れ換えられた電流
が再び出力端子３と４とへ直接に接続されるので、電流
Ｉout1＝０が出力端子３を通って流れ、電流Ｉout2＝Ｉ
inが出力端子４を通って流れる。かくして電流Ｉout1と
Ｉout2との値が各第２位相の後に入れ換えられるが、電
流Ｉout1とＩout2との和は入力電流Ｉinに等しいままで
ある。第２位相の間にトランジスタM3により供給された
電流に対する第１位相の間にトランジスタM3に印象付け
られた電流の比例する数は、決して正確に１ではないの
で、電流の入れ換えは少しの損失を伴う。従って、最初
にはＩinと等しかった一方の電流の値は最後には減少
し、電流の和は一定のままであるから、他方の電流の値
は零の初期値から増加する。電流の入れ換えが少しの増
幅を伴う場合にも、同様な過程が行われる。トランジス
タM1とM2とにわたる入力電流Ｉinの最初の分布にかかわ
らず、電流Ｉout1とＩout2との値はクロック信号の幾つ
かの周期の後に互いに収斂し、入力電流Ｉinの半分に実
質的に等しい最終値に両者共に到達する。相互同一性の
精度はトランジスタM3内での印象付けられた電流から供
給された電流への変換により決定される。
に表示してあるように、スイッチングサイクルの第１位
相の間には、第３トランジスタM3はダイオードとして配
置され、第２トランジスタは電流源として配置される。
更にその上、トランジスタM3とトランジスタM1とが出力
端子３と入力端子２との間に直列に接続され、トランジ
スタM2は第２出力端子４と入力端子２との間に挿入され
ている。最初に保持コンデンサC1の両端の電圧がまだ零
であると仮定すると、トランジスタM2のゲート−ソース
電圧は零電圧であるから、電流源１の入力電流Ｉinは完
全にトランジスタM1を通って流れる。トランジスタM3を
通る電流Ｉinに相当するコンデンサC2の両端の電圧はそ
れ自身で調節する。出力端子３にはＩinに等しい電流Ｉ
out1が流れる。出力端子４には零に等しい電流Ｉout2が
流れる。スイッチングサイクルの第２位相の間は、図２
に表示したように、全てのスイッチが変換される。今や
電流源として働いているトランジスタM3を通る電流Ｉin
が、ダイオードとして配置されたトランジスタM2を通っ
て流れ、一方トランジスタM2を通る電流に相当する電圧
が保持コンデンサC1の両端に形成される。電流Ｉout1は
Ｉinと等しいままであり、電流Ｉout2は零と等しいまま
であるが、トランジスタM1とM2とを通る電流は入れ換え
られる。スイッチングサイクルの次の周期の第１位相の
間は、トランジスタM1とM2とを通る入れ換えられた電流
が再び出力端子３と４とへ直接に接続されるので、電流
Ｉout1＝０が出力端子３を通って流れ、電流Ｉout2＝Ｉ
inが出力端子４を通って流れる。かくして電流Ｉout1と
Ｉout2との値が各第２位相の後に入れ換えられるが、電
流Ｉout1とＩout2との和は入力電流Ｉinに等しいままで
ある。第２位相の間にトランジスタM3により供給された
電流に対する第１位相の間にトランジスタM3に印象付け
られた電流の比例する数は、決して正確に１ではないの
で、電流の入れ換えは少しの損失を伴う。従って、最初
にはＩinと等しかった一方の電流の値は最後には減少
し、電流の和は一定のままであるから、他方の電流の値
は零の初期値から増加する。電流の入れ換えが少しの増
幅を伴う場合にも、同様な過程が行われる。トランジス
タM1とM2とにわたる入力電流Ｉinの最初の分布にかかわ
らず、電流Ｉout1とＩout2との値はクロック信号の幾つ
かの周期の後に互いに収斂し、入力電流Ｉinの半分に実
質的に等しい最終値に両者共に到達する。相互同一性の
精度はトランジスタM3内での印象付けられた電流から供
給された電流への変換により決定される。
【００２９】図３は本発明による電流分割器の第２実施
例を示している。第４電流分枝８がダイオードとして配
設されたトランジスタM4を具えており、該トランジスタ
は第３トランジスタM3と同じ導電型を有しており且つほ
ぼ同じ寸法を有している。そのソースは出力端子４へ接
続され、相互接続されたゲートとドレインとが接続端子
16へ接続されている。第４トランジスタM4が、最終状態
に達した場合にトランジスタM1とトランジスタM2とのド
レインの電圧が実質的に等しいことを与えて、第１及び
第２出力端子３及び４の電位が等しいことを呈する。ト
ランジスタM3のドレイン電圧はこのときスイッチングサ
イクルの第１及び第２位相の間もはやほとんど変化せ
ず、それがこの電流分割器の精度のためになる。
例を示している。第４電流分枝８がダイオードとして配
設されたトランジスタM4を具えており、該トランジスタ
は第３トランジスタM3と同じ導電型を有しており且つほ
ぼ同じ寸法を有している。そのソースは出力端子４へ接
続され、相互接続されたゲートとドレインとが接続端子
16へ接続されている。第４トランジスタM4が、最終状態
に達した場合にトランジスタM1とトランジスタM2とのド
レインの電圧が実質的に等しいことを与えて、第１及び
第２出力端子３及び４の電位が等しいことを呈する。ト
ランジスタM3のドレイン電圧はこのときスイッチングサ
イクルの第１及び第２位相の間もはやほとんど変化せ
ず、それがこの電流分割器の精度のためになる。
【００３０】図４は本発明による電流分割器の第３実施
例を示している。ソースとドレインとがトランジスタM2
の相当する電極へ接続され、且つゲートが基準電圧端子
５へ接続されている、同様の第５トランジスタM5がトラ
ンジスタM2と並列に配設されている。トランジスタM1の
ように、トランジスタM5が可変電流源として配設され
て、トランジスタM1の電流に比例している電流を提供す
る。その比例度はトランジスタM1とM5との寸法により決
定される。トランジスタM1とM5とが一緒に入力電流Ｉin
を二つの部分に分割するスタティック電流分割器を形成
し、この電流分割器の比率はトランジスタM1とM5との寸
法により決定される。この電流分割器は今やトランジス
タM1とM5とを通る電流の間の差のダイナミック制御を与
えるためにのみ必要である。これが電流分割器の精度に
その上にためになる。図４に示したような実施例におい
ては第４トランジスタM4は省略されてもよいことは明ら
かである。
例を示している。ソースとドレインとがトランジスタM2
の相当する電極へ接続され、且つゲートが基準電圧端子
５へ接続されている、同様の第５トランジスタM5がトラ
ンジスタM2と並列に配設されている。トランジスタM1の
ように、トランジスタM5が可変電流源として配設され
て、トランジスタM1の電流に比例している電流を提供す
る。その比例度はトランジスタM1とM5との寸法により決
定される。トランジスタM1とM5とが一緒に入力電流Ｉin
を二つの部分に分割するスタティック電流分割器を形成
し、この電流分割器の比率はトランジスタM1とM5との寸
法により決定される。この電流分割器は今やトランジス
タM1とM5とを通る電流の間の差のダイナミック制御を与
えるためにのみ必要である。これが電流分割器の精度に
その上にためになる。図４に示したような実施例におい
ては第４トランジスタM4は省略されてもよいことは明ら
かである。
【００３１】スイッチは更に普通の方法で、例えば、MO
S 即ちCMOS技術でのスイッチングトランジスタによって
配設されてもよい。図示された典型的な実施例はMOS ト
ランジスタで配設されているが、バイポーラトランジス
タあるいはダーリントントランジスタも同様に可能であ
る。第１及び第２保持コンデンサC1及びC2の値は厳密で
はない。接続されるトランジスタのゲート−ソースキャ
パシタンスを保持コンデンサとして用いてもよい。利用
できる電流源22の出力インピーダンスを増加するため
に、１個または複数のトランジスタをトランジスタM1の
ドレインと直列に縦続接続してもよい。
S 即ちCMOS技術でのスイッチングトランジスタによって
配設されてもよい。図示された典型的な実施例はMOS ト
ランジスタで配設されているが、バイポーラトランジス
タあるいはダーリントントランジスタも同様に可能であ
る。第１及び第２保持コンデンサC1及びC2の値は厳密で
はない。接続されるトランジスタのゲート−ソースキャ
パシタンスを保持コンデンサとして用いてもよい。利用
できる電流源22の出力インピーダンスを増加するため
に、１個または複数のトランジスタをトランジスタM1の
ドレインと直列に縦続接続してもよい。
【図１】図１は本発明による電流分割器の第１実施例に
おいてスイッチングサイクルの第１位相におけるスイッ
チの位置を示した回路図である。
おいてスイッチングサイクルの第１位相におけるスイッ
チの位置を示した回路図である。
【図２】図２は本発明による電流分割器の第１実施例に
おいてスイッチングサイクルの第２位相におけるスイッ
チの位置を示した回路図である。
おいてスイッチングサイクルの第２位相におけるスイッ
チの位置を示した回路図である。
【図３】図３は本発明による電流分割器の第２実施例の
回路図である。
回路図である。
【図４】図４は本発明による電流分割器の第３実施例の
回路図である。
回路図である。
１ 電流源 ２ 入力端子 ３ 第１出力端子 ４ 第２出力端子 ５ 基準電圧端子 ６ 基準電圧源 ７ 第３電流分枝 ８ 第４電流分枝 ９ クロック発生器 10 第１電流分枝 12 第２電流分枝 14 第３接続端子 16 第４接続端子 18 第１接続端子 20 第２接続端子 22 可変電流源 24 第１電流記憶回路 26，34 第１電流端子 28，36 第２電流端子 30，38 制御端子 32 第２電流記憶回路 40 スイッチング手段 42 スイッチング信号 44，46 制御信号 C1，C2 保持コンデンサ Ｉout1，Ｉout2 部分電流 M1, M2, M3, M4, M5 トランジスタ S1, S2 切り換えスイッチ S3, S4 スイッチ Ｖref 基準電圧
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔ ｈｅ Ｎｅｔｈｅｒｌａｎｄｓ (56)参考文献 特開 平２−52523（ＪＰ，Ａ) 特開 昭57−35418（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H03M 1/74
Claims (7)
- 【請求項１】 入力電流を実質的に等しい出力電流に分
割するための電流分割器であって、 ‐ 入力電流を接続するための入力端子と、 ‐ 出力電流を取り出すための第１及び第２出力端子
と、 ‐ 入力端子と出力端子とをそれぞれの接続端子へ接続
するための電流分枝と、 ‐ スイッチング信号の制御のもとにスイッチングサイ
クルで接続端子を結合す るためのスイッチング手段と、 ‐ 電流分枝の少なくとも一つに挿入された電流記憶回
路であって、各回路は制御信号の第２レベルの間に第１
及び第２電流端子を通って流れる電流を制御端子上の第
１制御信号レベルにより維持するために、第１及び第２
電流端子と制御端子とを具えている電流記憶回路と、及
び ‐ スイッチング手段のためのスイッチング信号と電流
記憶回路のための制御信号とを発生するためのクロック
発生器と、を具えている電流分割器において、 ‐ 入力端子が第１及び第２電流分枝を通ってそれぞれ
第１及び第２接続端子へ結合されており、その第１電流
分枝は入力電流と第２電流分枝を通って流れている電流
との間の差の電流を供給するための第１可変電流源を具
えており、且つ第２電流分枝は第１電流端子が入力端子
へ結合され第２電流端子が第２接続端子へ結合されてい
る第１電流記憶回路を具えており、 ‐ 第１及び第２出力端子がそれぞれ第３及び第４電流
分枝を通って第３及び第４接続端子へ結合されており、
その第３電流分枝は第１電流端子が第１出力端子へ結合
され第２電流端子が第３接続端子へ結合されている第２
電流記憶回路を具えており、 ‐ スイッチングサイクルの第１位相の間第１接続端子
を第３接続端子へ結合し且つ第２接続端子を第４接続端
子へ結合し、スイッチングサイクルの第２位相の間第１
接続端子を第４接続端子へ結合し且つ第２接続端子を第
３接続端子へ結合するために、スイッチング手段が配設
されており、且つ ‐ 第１及び第２電流記憶回路のそれぞれの制御端子へ
結合される制御信号を発生するためにクロック発生器が
配設されており、それぞれ第１及び第２電流記憶回路の
制御端子のための制御信号が、スイッチングサイクルの
第１位相の少なくとも一部の間はそれぞれ第１レベル及
び第２レベルに一致し、スイッチングサイクルの第２位
相の少なくとも一部の間はそれぞれ第２レベル及び第１
レベルに一致する値を呈する、ことを特徴とする電流分
割器。 - 【請求項２】 第２電流分枝において、第１可変電流源
の電流に比例する電流を供給するための第２可変電流源
が第１電流記憶回路と並列に接続されていることを特徴
とする請求項１記載の電流分割器。 - 【請求項３】 第１及び第２電流記憶回路が各々、 ‐ 制御電極を有し且つそれぞれ第１及び第２電流端子
へ結合された第１及び第２主電極を有するトランジスタ
であって、第１電流記憶回路のトランジスタは第１導電
型のトランジスタであり、第２電流記憶回路のトランジ
スタはその第１導電型と反対の第２導電型のトランジス
タであるトランジスタと、 ‐ 制御電極と第１主電極との間へ接続された保持コン
デンサと、及び ‐ 制御信号の第１レベルの間は開であり制御信号の第
２レベルにより閉じられる制御電極と第２主電極との間
のスイッチと、を具えていることを特徴とする請求項１
又は２記載の電流分割器。 - 【請求項４】 第１可変電流源が、それぞれ入力端子，
第１接続端子及び基準電圧端子へ結合された第１主電
極，第２主電極及び制御電極を有する第１導電型のトラ
ンジスタを具えていることを特徴とする請求項２又は３
記載の電流分割器。 - 【請求項５】 第４電流分枝が第２導電型のトランジス
タを具え、該トランジスタの第１及び第２主電極がそれ
ぞれ第２出力端子及び第４接続端子へ結合されており、
制御電極が第２主電極へ結合されていることを特徴とす
る請求項２，３又は４項記載の電流分割器。 - 【請求項６】 第２可変電流源が、第１電流記憶回路の
トランジスタのそれぞれ第１及び第２主電極へ接続され
た第１及び第２主電極を有し且つ第１可変電流源のトラ
ンジスタの制御電極へ接続された制御電極を有する第１
導電型のトランジスタを具えていることを特徴とする請
求項３，４又は５記載の電流分割器。 - 【請求項７】 保持コンデンサが関連する電流記憶回路
のトランジスタの制御電極と第１主電極との間の内部キ
ャパシタンスにより形成されていることを特徴とする請
求項３，４，５又は６記載の電流分割器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9000450 | 1990-02-26 | ||
| NL9000450 | 1990-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217119A JPH04217119A (ja) | 1992-08-07 |
| JP2948931B2 true JP2948931B2 (ja) | 1999-09-13 |
Family
ID=19856664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050293A Expired - Lifetime JP2948931B2 (ja) | 1990-02-26 | 1991-02-25 | 電流分割器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5089718A (ja) |
| EP (1) | EP0449342B1 (ja) |
| JP (1) | JP2948931B2 (ja) |
| KR (1) | KR0164853B1 (ja) |
| DE (1) | DE69116408T2 (ja) |
| HK (1) | HK165296A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382130C (zh) * | 2001-08-29 | 2008-04-16 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
| GB2404798A (en) * | 2003-08-04 | 2005-02-09 | Seiko Epson Corp | A two-phase current comparator using a current memory, for a thin-film active matrix image array suitable for fingerprint sensing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839648A (en) * | 1972-02-28 | 1974-10-01 | Tektronix Inc | Programmable function generation |
| JPS5524291B2 (ja) * | 1973-10-11 | 1980-06-27 | ||
| NL7405441A (nl) * | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
| US4112315A (en) * | 1975-09-08 | 1978-09-05 | Hitachi, Ltd. | Semiconductor switch circuit |
| NL186789C (nl) * | 1979-02-16 | 1991-02-18 | Philips Nv | Schakelcircuit uitgevoerd met meerdere ingangskanalen en een uitgangskanaal. |
| JPS59182626A (ja) * | 1983-03-31 | 1984-10-17 | Toshiba Corp | スイッチング回路 |
| US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
| GB2225885A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Integrator circuit |
| GB2228351A (en) * | 1989-02-17 | 1990-08-22 | Philips Electronic Associated | Circuit arrangement for processing sampled analogue electrical signals |
| US4973978A (en) * | 1989-08-31 | 1990-11-27 | Analog Devices, Inc. | Voltage coupling circuit for digital-to-time converter |
-
1991
- 1991-02-19 US US07/657,712 patent/US5089718A/en not_active Expired - Fee Related
- 1991-02-20 EP EP91200357A patent/EP0449342B1/en not_active Expired - Lifetime
- 1991-02-20 DE DE69116408T patent/DE69116408T2/de not_active Expired - Fee Related
- 1991-02-21 KR KR1019910002765A patent/KR0164853B1/ko not_active IP Right Cessation
- 1991-02-25 JP JP3050293A patent/JP2948931B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-05 HK HK165296A patent/HK165296A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04217119A (ja) | 1992-08-07 |
| EP0449342B1 (en) | 1996-01-17 |
| DE69116408T2 (de) | 1996-07-25 |
| US5089718A (en) | 1992-02-18 |
| KR0164853B1 (ko) | 1999-03-20 |
| HK165296A (en) | 1996-09-13 |
| DE69116408D1 (de) | 1996-02-29 |
| EP0449342A1 (en) | 1991-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667178A (en) | Digital to analog converter | |
| US4677323A (en) | Field-effect transistor current switching circuit | |
| US4168528A (en) | Voltage to current conversion circuit | |
| US4125803A (en) | Current distribution arrangement for realizing a plurality of currents having a specific very accurately defined ratio relative to each other | |
| US5057792A (en) | Current mirror | |
| US5450084A (en) | D/A converter with differential switching circuit providing symmetrical switching | |
| JP3082090B2 (ja) | 積分器回路 | |
| US4888589A (en) | Digital-to-analog converter with diode control | |
| JP2948931B2 (ja) | 電流分割器 | |
| US6084440A (en) | Circuits and methods for canceling harmonic distortion in sample and hold circuits | |
| EP0044339A1 (en) | CURRENT MIRROR CIRCUIT. | |
| US5136293A (en) | Differential current source type d/a converter | |
| US3582689A (en) | Current conveyor with virtual input reference potential | |
| JPH0653757A (ja) | スイッチング可能な電流源回路 | |
| KR20010041971A (ko) | 스위치 회로 | |
| US4225816A (en) | Precision current source | |
| US5142241A (en) | Differential input circuit | |
| JPH0586684B2 (ja) | ||
| Dooley | A complete monolithic 10-b D/A converter | |
| US5361068A (en) | Low-current digital-to-analog converter | |
| GB2113934A (en) | Determining switching threshold in CMOS circuits | |
| JPH053036B2 (ja) | ||
| KR0124651B1 (ko) | 공정 변화의 보상이 용이한 정전압 회로 | |
| GB2024469A (en) | Regulated voltage supply circuits | |
| JPH0239681A (ja) | 信号ミックス回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20071018 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081018 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091018 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20091018 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20101018 |
|
| LAPS | Cancellation because of no payment of annual fees |