JPH04217119A - 電流分割器 - Google Patents
電流分割器Info
- Publication number
- JPH04217119A JPH04217119A JP3050293A JP5029391A JPH04217119A JP H04217119 A JPH04217119 A JP H04217119A JP 3050293 A JP3050293 A JP 3050293A JP 5029391 A JP5029391 A JP 5029391A JP H04217119 A JPH04217119 A JP H04217119A
- Authority
- JP
- Japan
- Prior art keywords
- current
- terminal
- transistor
- connection terminal
- storage circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000003860 storage Methods 0.000 claims abstract description 47
- 239000003990 capacitor Substances 0.000 claims description 14
- 230000008878 coupling Effects 0.000 claims description 10
- 238000010168 coupling process Methods 0.000 claims description 10
- 238000005859 coupling reaction Methods 0.000 claims description 10
- 238000010079 rubber tapping Methods 0.000 claims 1
- 238000009826 distribution Methods 0.000 abstract description 3
- 235000001537 Ribes X gardonianum Nutrition 0.000 abstract 1
- 235000001535 Ribes X utile Nutrition 0.000 abstract 1
- 235000016919 Ribes petraeum Nutrition 0.000 abstract 1
- 244000281247 Ribes rubrum Species 0.000 abstract 1
- 235000002355 Ribes spicatum Nutrition 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000012938 design process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0656—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal
- H03M1/066—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching
- H03M1/0663—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the time domain, e.g. using intended jitter as a dither signal by continuously permuting the elements used, i.e. dynamic element matching using clocked averaging
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Control Of Electrical Variables (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は入力電流を実質的に等し
い出力電流に分割するための電流分割器であって、‐
入力電流を接続するための入力端子と、‐ 出力電
流を取り出すための第１及び第２出力端子と、 ‐ 入力端子と出力端子とをそれぞれの接続端子へ接
続するための電流分枝と、 ‐ スイッチング信号の制御のもとにスイッチングサ
イクルで接続端子を結合するためのスイッチング手段と
、‐ 電流分枝の少なくとも一つに挿入された電流記
憶回路であって、各回路は制御信号の第２レベルの間に
第１及び第２電流端子を通って流れる電流を制御端子上
の第１制御信号レベルにより維持するために、第１及び
第２電流端子と制御端子とを具えている電流記憶回路と
、及び ‐ スイッチング手段のためのスイッチング信号と電
流記憶回路のための制御信号とを発生するためのクロッ
ク発生器と、を具えている電流分割器に関するものであ
る。
い出力電流に分割するための電流分割器であって、‐
入力電流を接続するための入力端子と、‐ 出力電
流を取り出すための第１及び第２出力端子と、 ‐ 入力端子と出力端子とをそれぞれの接続端子へ接
続するための電流分枝と、 ‐ スイッチング信号の制御のもとにスイッチングサ
イクルで接続端子を結合するためのスイッチング手段と
、‐ 電流分枝の少なくとも一つに挿入された電流記
憶回路であって、各回路は制御信号の第２レベルの間に
第１及び第２電流端子を通って流れる電流を制御端子上
の第１制御信号レベルにより維持するために、第１及び
第２電流端子と制御端子とを具えている電流記憶回路と
、及び ‐ スイッチング手段のためのスイッチング信号と電
流記憶回路のための制御信号とを発生するためのクロッ
ク発生器と、を具えている電流分割器に関するものであ
る。
【０００２】
【従来の技術】同様の電流分割器は１９８９年７月６日
発行のＥｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ 第２
５巻第１４号の“Ｖｅｒｙ ａｃｃｕｒａｔｅ ｃｕｒ
ｒｅｎｔ ｄｉｖｉｄｅｒ”と名付けられた論文から既
知である。
発行のＥｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ 第２
５巻第１４号の“Ｖｅｒｙ ａｃｃｕｒａｔｅ ｃｕｒ
ｒｅｎｔ ｄｉｖｉｄｅｒ”と名付けられた論文から既
知である。
【０００３】電流分割器は、例えば、基準電流が複数の
電流分割器によって、変換されるべきディジタルのビッ
ト値に応じてスイッチによって接合点へ接続される電流
の２進重みづけ系列に分割される、ディジタル−アナロ
グ変換器に用いられている。ビットの増加する数につい
て、一層厳密な要求でさえも、電流分割器の精度で達成
される。厳密な電流分割器においては、達成できる精度
は製造における公差と使用される構成要素の設計過程と
により制限される。
電流分割器によって、変換されるべきディジタルのビッ
ト値に応じてスイッチによって接合点へ接続される電流
の２進重みづけ系列に分割される、ディジタル−アナロ
グ変換器に用いられている。ビットの増加する数につい
て、一層厳密な要求でさえも、電流分割器の精度で達成
される。厳密な電流分割器においては、達成できる精度
は製造における公差と使用される構成要素の設計過程と
により制限される。
【０００４】相補型酸化金属半導体（ＣＭＯＳ）トラン
ジスタを具えている既知の電流分割器はダイナミック型
の電流分割器であり、その電流分割器においては電流分
割の精度は製造における公差と使用されるトランジスタ
の設計過程とに実質的にかかわらない。分割されるべき
入力電流は、スイッチング信号により制御されるスイッ
チング手段によって、電流記憶回路を具えている多数の
電流分枝を超える循環的スイッチングパターンに従って
分配される。制御信号のレベルに依存して、電流記憶回
路が電流消費者又は電流供給者として動作し、供給され
た電流は先に消費された電流と実質的に等しい。クロッ
ク発生器が、電流分枝にわたる電流の初期分布に無関係
に、特定電流分枝を通る電流が入力電流の約半分である
最終値に収斂するように選択されるスイッチング及び制
御信号を供給する。これらの電流がその電流分割器の出
力電流を形成する。
ジスタを具えている既知の電流分割器はダイナミック型
の電流分割器であり、その電流分割器においては電流分
割の精度は製造における公差と使用されるトランジスタ
の設計過程とに実質的にかかわらない。分割されるべき
入力電流は、スイッチング信号により制御されるスイッ
チング手段によって、電流記憶回路を具えている多数の
電流分枝を超える循環的スイッチングパターンに従って
分配される。制御信号のレベルに依存して、電流記憶回
路が電流消費者又は電流供給者として動作し、供給され
た電流は先に消費された電流と実質的に等しい。クロッ
ク発生器が、電流分枝にわたる電流の初期分布に無関係
に、特定電流分枝を通る電流が入力電流の約半分である
最終値に収斂するように選択されるスイッチング及び制
御信号を供給する。これらの電流がその電流分割器の出
力電流を形成する。
【０００５】
【発明が解決しようとする課題】この既知の電流分割器
の好ましくない結果は、出力電流がスイッチングパター
ンのサイクル周期の一部の間のみ利用できることであり
、その結果が連続的に流れる電流を必要とするディジタ
ル−アナログ変換器におけるこの電流分割器の使用を妨
げている。
の好ましくない結果は、出力電流がスイッチングパター
ンのサイクル周期の一部の間のみ利用できることであり
、その結果が連続的に流れる電流を必要とするディジタ
ル−アナログ変換器におけるこの電流分割器の使用を妨
げている。
【０００６】本発明の目的は連続的に利用できる出力電
流を有するダイナミック電流分割器を提供することであ
る。
流を有するダイナミック電流分割器を提供することであ
る。
【０００７】
【課題を解決するための手段】それ故に、冒頭部分で説
明した種類の本発明による電流分割器は、‐ 入力端
子が第１及び第２電流分枝を通ってそれぞれ第１及び第
２接続端子へ結合されており、その第１電流分枝は入力
電流と第２電流分枝を通って流れている電流との間の差
の電流を供給するための第１可変電流源を具えており、
且つ第２電流分枝は第１電流端子が入力端子へ結合され
第２電流端子が第２接続端子へ結合されている第１電流
記憶回路を具えており、 ‐ 第１及び第２出力端子がそれぞれ第３及び第４電
流分枝を通って第３及び第４接続端子へ結合されており
、その第３電流分枝は第１電流端子が第１出力端子へ結
合され第２電流端子が第３接続端子へ結合されている第
２電流記憶回路を具えており、 ‐ スイッチングサイクルの第１位相の間第１接続端
子を第３接続端子へ結合し且つ第２接続端子を第４接続
端子へ結合し、スイッチングサイクルの第２位相の間第
１接続端子を第４接続端子へ結合し且つ第２接続端子を
第３接続端子へ結合するために、スイッチング手段が配
設されており、且つ ‐ 第１及び第２電流記憶回路のそれぞれの制御端子
へ結合される制御信号を発生するためにクロック発生器
が配設されており、それぞれ第１及び第２電流記憶回路
の制御端子のための制御信号が、スイッチングサイクル
の第１位相の少なくとも一部の間はそれぞれ第１レベル
及び第２レベルに一致し、スイッチングサイクルの第２
位相の少なくとも一部の間はそれぞれ第２レベル及び第
１レベルに一致する値を呈する、ことを特徴とする。
明した種類の本発明による電流分割器は、‐ 入力端
子が第１及び第２電流分枝を通ってそれぞれ第１及び第
２接続端子へ結合されており、その第１電流分枝は入力
電流と第２電流分枝を通って流れている電流との間の差
の電流を供給するための第１可変電流源を具えており、
且つ第２電流分枝は第１電流端子が入力端子へ結合され
第２電流端子が第２接続端子へ結合されている第１電流
記憶回路を具えており、 ‐ 第１及び第２出力端子がそれぞれ第３及び第４電
流分枝を通って第３及び第４接続端子へ結合されており
、その第３電流分枝は第１電流端子が第１出力端子へ結
合され第２電流端子が第３接続端子へ結合されている第
２電流記憶回路を具えており、 ‐ スイッチングサイクルの第１位相の間第１接続端
子を第３接続端子へ結合し且つ第２接続端子を第４接続
端子へ結合し、スイッチングサイクルの第２位相の間第
１接続端子を第４接続端子へ結合し且つ第２接続端子を
第３接続端子へ結合するために、スイッチング手段が配
設されており、且つ ‐ 第１及び第２電流記憶回路のそれぞれの制御端子
へ結合される制御信号を発生するためにクロック発生器
が配設されており、それぞれ第１及び第２電流記憶回路
の制御端子のための制御信号が、スイッチングサイクル
の第１位相の少なくとも一部の間はそれぞれ第１レベル
及び第２レベルに一致し、スイッチングサイクルの第２
位相の少なくとも一部の間はそれぞれ第２レベル及び第
１レベルに一致する値を呈する、ことを特徴とする。
【０００８】この形態においては、入力電流は第１及び
第２電流分枝に渡って分割される。スイッチングサイク
ルの第１位相の間にスイッチング手段が第１電流分枝を
第３電流分枝を通って第１出力端子へ結合し、且つ第２
電流分枝を第４電流分枝を通って第２出力端子へ結合す
る。第２電流分枝内の第１電流記憶回路はこのとき供給
される電流が第４電流分枝を通って第２出力端子で利用
できる電流供給者として配置される。第１電流分枝内の
可変電流源が第３電流分枝へ電流を与え、その電流は入
力電流と第２電流分枝を通って流れている電流との間の
差と等しい。第３電流分枝内に含まれる電流記憶回路は
可変電流源により供給される電流に対する電流消費者と
して働き、この電流を第１出力端子へ通す。
第２電流分枝に渡って分割される。スイッチングサイク
ルの第１位相の間にスイッチング手段が第１電流分枝を
第３電流分枝を通って第１出力端子へ結合し、且つ第２
電流分枝を第４電流分枝を通って第２出力端子へ結合す
る。第２電流分枝内の第１電流記憶回路はこのとき供給
される電流が第４電流分枝を通って第２出力端子で利用
できる電流供給者として配置される。第１電流分枝内の
可変電流源が第３電流分枝へ電流を与え、その電流は入
力電流と第２電流分枝を通って流れている電流との間の
差と等しい。第３電流分枝内に含まれる電流記憶回路は
可変電流源により供給される電流に対する電流消費者と
して働き、この電流を第１出力端子へ通す。
【０００９】スイッチングサイクルの第２位相の間にス
イッチング手段が第１電流分枝を第４電流分枝へ、且つ
第２電流分枝を第３電流分枝へ結合し、第１及び第２電
流記憶回路は、第１電流分枝が今や電流消費者として働
き且つ第２電流分枝が電流供給者として働くように切り
換えられる。第１位相の間には第１及び第３電流分枝を
通って流れる電流は、今や第２位相の間には第２及び第
３電流分枝を通って流れる。入力電流と第２電流分枝を
通る新しい電流との間の差である電流は、第１及び第４
電流分枝を通って今や流れる。
イッチング手段が第１電流分枝を第４電流分枝へ、且つ
第２電流分枝を第３電流分枝へ結合し、第１及び第２電
流記憶回路は、第１電流分枝が今や電流消費者として働
き且つ第２電流分枝が電流供給者として働くように切り
換えられる。第１位相の間には第１及び第３電流分枝を
通って流れる電流は、今や第２位相の間には第２及び第
３電流分枝を通って流れる。入力電流と第２電流分枝を
通る新しい電流との間の差である電流は、第１及び第４
電流分枝を通って今や流れる。
【００１０】その次に、スイッチングサイクルの第１位
相が繰り返される。電流記憶回路の消費される電力と供
給される電力との間の比率は１とは決して正確に等しく
ないから、第１及び第２電流分枝を通って流れる最初は
等しくない電流は幾つかのサイクルの後に入力電流の半
分に実質的に等しい最終値に収斂する。スイッチングサ
イクルの両方の位相の間、スイッチング手段が第１及び
第２電流分枝を直接にあるいは交差してのいずれかで第
１及び第２出力端子へ接続するので、出力電流は連続的
に利用可能である。
相が繰り返される。電流記憶回路の消費される電力と供
給される電力との間の比率は１とは決して正確に等しく
ないから、第１及び第２電流分枝を通って流れる最初は
等しくない電流は幾つかのサイクルの後に入力電流の半
分に実質的に等しい最終値に収斂する。スイッチングサ
イクルの両方の位相の間、スイッチング手段が第１及び
第２電流分枝を直接にあるいは交差してのいずれかで第
１及び第２出力端子へ接続するので、出力電流は連続的
に利用可能である。
【００１１】本発明による電流分割器の別の利点は、ス
イッチングサイクルが二つの位相を有するのみであり、
それによってクロック発生器が３位相で動作する従来技
術の電流分割器よりも単純な構造を有することである。
イッチングサイクルが二つの位相を有するのみであり、
それによってクロック発生器が３位相で動作する従来技
術の電流分割器よりも単純な構造を有することである。
【００１２】本発明による電流分割器の別の実施例は、
第２電流分枝において、第１可変電流源の電流に比例す
る電流を供給するための第２可変電流源が第１電流記憶
回路と並列に接続されていることを特徴とする。
第２電流分枝において、第１可変電流源の電流に比例す
る電流を供給するための第２可変電流源が第１電流記憶
回路と並列に接続されていることを特徴とする。
【００１３】第１電流分枝内の第１可変電流源と一緒に
、第２電流分枝内の第２可変電流源が、分割率が電流の
比例度係数（ｐｒｏｐｏｒｔｉｏｎａｌｉｔｙｆａｃｔ
ｏｒ）により決定されるスタティック電流分割器を形成
する。電流分割器のダイナミック制御器は今や第１及び
第２可変電流源内の電流の間の可能な差にのみ作用し、
スタティック電流分割の精巧な調節と考えられ得る。従
って、電流分枝を通る電流の最終値に達した場合にこの
電流分割器は一層正確な動作を有する。
、第２電流分枝内の第２可変電流源が、分割率が電流の
比例度係数（ｐｒｏｐｏｒｔｉｏｎａｌｉｔｙｆａｃｔ
ｏｒ）により決定されるスタティック電流分割器を形成
する。電流分割器のダイナミック制御器は今や第１及び
第２可変電流源内の電流の間の可能な差にのみ作用し、
スタティック電流分割の精巧な調節と考えられ得る。従
って、電流分枝を通る電流の最終値に達した場合にこの
電流分割器は一層正確な動作を有する。
【００１４】本発明による電流分割器の別の実施例は、
第１及び第２電流記憶回路が各々、 ‐ 制御電極を有し且つそれぞれ第１及び第２電流端
子へ結合された第１及び第２主電極を有するトランジス
タであって、第１電流記憶回路のトランジスタは第１導
電型のトランジスタであり、第２電流記憶回路のトラン
ジスタはその第１導電型と反対の第２導電型のトランジ
スタであるトランジスタと、 ‐ 制御電極と第１主電極との間へ接続された保持コ
ンデンサと、及び ‐ 制御信号の第１レベルにより開かれ制御信号の第
２レベルにより閉じられる制御電極と第２主電極との間
のスイッチと、を具えていることを特徴とし、且つ更に
第１可変電流源が、それぞれ入力端子，第１接続端子及
び基準電圧端子へ結合された第１主電極，第２主電極及
び制御電極を有する第１導電型のトランジスタを具えて
いることを特徴とする。
第１及び第２電流記憶回路が各々、 ‐ 制御電極を有し且つそれぞれ第１及び第２電流端
子へ結合された第１及び第２主電極を有するトランジス
タであって、第１電流記憶回路のトランジスタは第１導
電型のトランジスタであり、第２電流記憶回路のトラン
ジスタはその第１導電型と反対の第２導電型のトランジ
スタであるトランジスタと、 ‐ 制御電極と第１主電極との間へ接続された保持コ
ンデンサと、及び ‐ 制御信号の第１レベルにより開かれ制御信号の第
２レベルにより閉じられる制御電極と第２主電極との間
のスイッチと、を具えていることを特徴とし、且つ更に
第１可変電流源が、それぞれ入力端子，第１接続端子及
び基準電圧端子へ結合された第１主電極，第２主電極及
び制御電極を有する第１導電型のトランジスタを具えて
いることを特徴とする。
【００１５】この実施例では、電流記憶回路が相互に補
足する装置内に設計されている。スイッチが閉じられた
場合に、トランジスタはダイオードとして配設され、保
持コンデンサの両端にそのトランジスタを通り印象付け
られた電流に対する限界である電圧が形成される。スイ
ッチが開かれた場合には、そのトランジスタは、その保
持コンデンサの記憶動作の結果として、強度が先に印象
付けられた電流と実質的に等しい電流源として動作する
。
足する装置内に設計されている。スイッチが閉じられた
場合に、トランジスタはダイオードとして配設され、保
持コンデンサの両端にそのトランジスタを通り印象付け
られた電流に対する限界である電圧が形成される。スイ
ッチが開かれた場合には、そのトランジスタは、その保
持コンデンサの記憶動作の結果として、強度が先に印象
付けられた電流と実質的に等しい電流源として動作する
。
【００１６】第１電流分枝内の第１可変電流源は制御電
極が固定電圧に維持されているトランジスタを具えてい
る。このトランジスタの第１主電極と制御電極との間の
電圧差はそれ自身で、入力電流と第２電流分枝を流れて
いる電流との間の差と等しい電流が流れるのを可能にす
るために必要な値に連続的に調節される。
極が固定電圧に維持されているトランジスタを具えてい
る。このトランジスタの第１主電極と制御電極との間の
電圧差はそれ自身で、入力電流と第２電流分枝を流れて
いる電流との間の差と等しい電流が流れるのを可能にす
るために必要な値に連続的に調節される。
【００１７】本発明による電流分割器のもう一つの実施
例は、第４電流分枝が第２導電型のトランジスタを具え
、該トランジスタの第１及び第２主電極がそれぞれ第２
出力端子及び第４接続端子へ結合されており、制御電極
が第２主電極へ結合されていることを特徴とする。
例は、第４電流分枝が第２導電型のトランジスタを具え
、該トランジスタの第１及び第２主電極がそれぞれ第２
出力端子及び第４接続端子へ結合されており、制御電極
が第２主電極へ結合されていることを特徴とする。
【００１８】電流分枝を通る電流の最終値が達成された
場合には、第４電流分枝内のトランジスタがスイッチン
グサイクルの第１及び第２位相の間に第２電流記憶回路
のトランジスタの第２主電極上の電圧の良好な整合を与
える。これが、第２電流記憶回路により消費されかつ供
給される電流の整合を増強し、且つそれでこの電流分割
器の精度を増強する。
場合には、第４電流分枝内のトランジスタがスイッチン
グサイクルの第１及び第２位相の間に第２電流記憶回路
のトランジスタの第２主電極上の電圧の良好な整合を与
える。これが、第２電流記憶回路により消費されかつ供
給される電流の整合を増強し、且つそれでこの電流分割
器の精度を増強する。
【００１９】再び本発明による電流分割器のもう一つの
実施例は、第２可変電流源が、第１電流記憶回路のトラ
ンジスタのそれぞれ第１及び第２主電極へ接続された第
１及び第２主電極を有し且つ第１可変電流源のトランジ
スタの制御電極へ接続された制御電極を有する第１導電
型のトランジスタを具えていることを特徴とする。
実施例は、第２可変電流源が、第１電流記憶回路のトラ
ンジスタのそれぞれ第１及び第２主電極へ接続された第
１及び第２主電極を有し且つ第１可変電流源のトランジ
スタの制御電極へ接続された制御電極を有する第１導電
型のトランジスタを具えていることを特徴とする。
【００２０】第１及び第２可変電流源の電流の比例度係
数は、この場合には、その可変電流源内に使用されたト
ランジスタのトランジスタ寸法により決定される。
数は、この場合には、その可変電流源内に使用されたト
ランジスタのトランジスタ寸法により決定される。
【００２１】
【実施例】以下、本発明を添付の図面を参照して、更に
説明しよう。図１〜４において、等価構成成分は同一の
参照符号で表されている。
説明しよう。図１〜４において、等価構成成分は同一の
参照符号で表されている。
【００２２】図１及び２は本発明による電流分割器の第
１実施例を示している。図示のトランジスタは、制御電
極，第１主電極及び第２主電極が、電界効果トランジス
タのそれぞれゲート，ソース及びドレインに相当する電
界効果型のトランジスタである。電流源１の分配される
べき入力電流Ｉｉｎは、電流分割器の入力端子２へ接続
され、可変電流源２２を具えている第１電流分枝１０を
通って第１接続端子１８へ、第１電流記憶回路２４を具
えている第２電流分枝１２を通って第２接続端子２０へ
分かれる。部分電流Ｉｏｕｔ１とＩｏｕｔ２とがそれぞ
れ、第３電流分枝７を通って第１出力端子３から第３接
続端子１４へ、及び第４電流分枝８を通って第２出力端
子４から第４接続端子１６へ流れる。第３電流分枝７は
第２電流記憶回路３２を具えている。第４電流分枝８は
出力端子４は接続端子１６との間の直接接続を確立する
。
１実施例を示している。図示のトランジスタは、制御電
極，第１主電極及び第２主電極が、電界効果トランジス
タのそれぞれゲート，ソース及びドレインに相当する電
界効果型のトランジスタである。電流源１の分配される
べき入力電流Ｉｉｎは、電流分割器の入力端子２へ接続
され、可変電流源２２を具えている第１電流分枝１０を
通って第１接続端子１８へ、第１電流記憶回路２４を具
えている第２電流分枝１２を通って第２接続端子２０へ
分かれる。部分電流Ｉｏｕｔ１とＩｏｕｔ２とがそれぞ
れ、第３電流分枝７を通って第１出力端子３から第３接
続端子１４へ、及び第４電流分枝８を通って第２出力端
子４から第４接続端子１６へ流れる。第３電流分枝７は
第２電流記憶回路３２を具えている。第４電流分枝８は
出力端子４は接続端子１６との間の直接接続を確立する
。
【００２３】４つの電流分枝７，８，１０及び１２の接
続端子１４，１６， １８及び２０は、接続端子１８を
接続端子１４又は接続端子１６へ結合する切り換えスイ
ッチＳ１、及び接続端子２０を接続端子１６又は接続端
子１４へ結合する切り換えスイッチＳ２として配設され
ているスイッチング手段４０を通して相互接続されてい
る。切り換えスイッチＳ１とＳ２とはクロック発生器９
から発生しているスイッチング信号４２により操縦され
る。
続端子１４，１６， １８及び２０は、接続端子１８を
接続端子１４又は接続端子１６へ結合する切り換えスイ
ッチＳ１、及び接続端子２０を接続端子１６又は接続端
子１４へ結合する切り換えスイッチＳ２として配設され
ているスイッチング手段４０を通して相互接続されてい
る。切り換えスイッチＳ１とＳ２とはクロック発生器９
から発生しているスイッチング信号４２により操縦され
る。
【００２４】可変電流源２２はソースが入力端子２へ結
合され、ドレインが接続端子１８へ結合されている第１
導電型のトランジスタＭ１を具えている。トランジスタ
Ｍ１のゲートは基準電圧源６が接続されている基準電圧
端子５へ接続されている。入力電流源と基準電圧源６と
は更に固定電位を有する適当に選択された点へ接続され
て、その目的のためには接地が例示の方法によりここで
は選択されている。
合され、ドレインが接続端子１８へ結合されている第１
導電型のトランジスタＭ１を具えている。トランジスタ
Ｍ１のゲートは基準電圧源６が接続されている基準電圧
端子５へ接続されている。入力電流源と基準電圧源６と
は更に固定電位を有する適当に選択された点へ接続され
て、その目的のためには接地が例示の方法によりここで
は選択されている。
【００２５】第１電流記憶回路２４は、ソースとドレイ
ンとがそれぞれ、入力端子２へ結合されている第１電流
端子２６と接続端子２０へ結合されている第２電流端子
２８とへ接続されている、第１導電型のトランジスタＭ
２を具えている。それについてはトランジスタＭ２の内
部ゲート−ソースキャパシタンスによっても形成され得
る保持コンデンサＣ１がトランジスタＭ２のゲートとソ
ースとに交差して配置されている。この電流記憶回路２
４は更にトランジスタＭ２のドレインとゲートとの間に
接続されたスイッチＳ３を含んでいて、制御端子３０に
到達するクロック発生器９からの制御信号４４により操
縦される。スイッチＳ３が閉じられた場合には、トラン
ジスタＭ２はダイオードとして配置され、どこからかト
ランジスタＭ２へ印象付けられた電流が、スイッチＳ３
が開かれた後に維持されるべき保持コンデンサＣ１を横
切る電圧差を生ずる。トランジスタＭ２はそのとき得ら
れる電流が先に印象付けられた電流と実質的に等しい電
流源として動作する。
ンとがそれぞれ、入力端子２へ結合されている第１電流
端子２６と接続端子２０へ結合されている第２電流端子
２８とへ接続されている、第１導電型のトランジスタＭ
２を具えている。それについてはトランジスタＭ２の内
部ゲート−ソースキャパシタンスによっても形成され得
る保持コンデンサＣ１がトランジスタＭ２のゲートとソ
ースとに交差して配置されている。この電流記憶回路２
４は更にトランジスタＭ２のドレインとゲートとの間に
接続されたスイッチＳ３を含んでいて、制御端子３０に
到達するクロック発生器９からの制御信号４４により操
縦される。スイッチＳ３が閉じられた場合には、トラン
ジスタＭ２はダイオードとして配置され、どこからかト
ランジスタＭ２へ印象付けられた電流が、スイッチＳ３
が開かれた後に維持されるべき保持コンデンサＣ１を横
切る電圧差を生ずる。トランジスタＭ２はそのとき得ら
れる電流が先に印象付けられた電流と実質的に等しい電
流源として動作する。
【００２６】その動作が第１電流記憶回路２４の動作と
同一である第２電流記憶回路３２は、第１導電型と反対
である第２導電型のトランジスタＭ３を具えている。ト
ランジスタＭ３のソースとドレインとはそれぞれ出力端
子３と接続端子１４とへ接続されているそれぞれ第１電
流端子３４と第２電流端子３６とへ接続されている。こ
の電流記憶回路３２は更に電流記憶回路２４の方法と同
様な方法で接続された保持コンデンサＣ２とスイッチＳ
４とを含んでいる。スイッチＳ４は電流記憶回路３２の
制御端子３８に到達するクロック発生器９からの制御信
号４６により操縦される。
同一である第２電流記憶回路３２は、第１導電型と反対
である第２導電型のトランジスタＭ３を具えている。ト
ランジスタＭ３のソースとドレインとはそれぞれ出力端
子３と接続端子１４とへ接続されているそれぞれ第１電
流端子３４と第２電流端子３６とへ接続されている。こ
の電流記憶回路３２は更に電流記憶回路２４の方法と同
様な方法で接続された保持コンデンサＣ２とスイッチＳ
４とを含んでいる。スイッチＳ４は電流記憶回路３２の
制御端子３８に到達するクロック発生器９からの制御信
号４６により操縦される。
【００２７】このクロック発生器９は２位相スイッチン
グサイクル内でスイッチＳ１〜Ｓ４を制御する。図１及
び２のうち図１はスイッチングサイクルの第１位相の間
に呈する状態にそれらスイッチが示してある。スイッチ
Ｓ１は接続端子１８を接続端子１４へ結合しており、ス
イッチＳ２は接続端子２０を接続端子１６へ結合してい
て、そのときスイッチＳ３が開でありスイッチＳ４は閉
である。スイッチングサイクルの第２位相の間のスイッ
チの状態は図２に示してある。今やスイッチＳ１は接続
端子１８を接続端子１６へ結合し、スイッチＳ２は接続
端子２０を接続端子１４へ接続しており、一方スイッチ
Ｓ３は閉でありスイッチＳ４は開である。
グサイクル内でスイッチＳ１〜Ｓ４を制御する。図１及
び２のうち図１はスイッチングサイクルの第１位相の間
に呈する状態にそれらスイッチが示してある。スイッチ
Ｓ１は接続端子１８を接続端子１４へ結合しており、ス
イッチＳ２は接続端子２０を接続端子１６へ結合してい
て、そのときスイッチＳ３が開でありスイッチＳ４は閉
である。スイッチングサイクルの第２位相の間のスイッ
チの状態は図２に示してある。今やスイッチＳ１は接続
端子１８を接続端子１６へ結合し、スイッチＳ２は接続
端子２０を接続端子１４へ接続しており、一方スイッチ
Ｓ３は閉でありスイッチＳ４は開である。
【００２８】電流分割器の動作は次の通りである。図１
に表示してあるように、スイッチングサイクルの第１位
相の間には、第３トランジスタＭ３はダイオードとして
配置され、第２トランジスタは電流源として配置される
。 更にその上、トランジスタＭ３とトランジスタＭ１とが
出力端子３と入力端子２との間に直列に接続され、トラ
ンジスタＭ２は第２出力端子４と入力端子２との間に挿
入されている。最初に保持コンデンサＣ１の両端の電圧
がまだ零であると仮定すると、トランジスタＭ２のゲー
ト−ソース電圧は零電圧であるから、電流源１の入力電
流Ｉｉｎは完全にトランジスタＭ１を通って流れる。ト
ランジスタＭ３を通る電流Ｉｉｎに相当するコンデンサ
Ｃ２の両端の電圧はそれ自身で調節する。出力端子３に
はＩｉｎに等しい電流Ｉｏｕｔ１が流れる。出力端子４
には零に等しい電流Ｉｏｕｔ２が流れる。スイッチング
サイクルの第２位相の間は、図２に表示したように、全
てのスイッチが変換される。今や電流源として働いてい
るトランジスタＭ３を通る電流Ｉｉｎが、ダイオードと
して配置されたトランジスタＭ２を通って流れ、一方ト
ランジスタＭ２を通る電流に相当する電圧が保持コンデ
ンサＣ１の両端に形成される。電流Ｉｏｕｔ１はＩｉｎ
と等しいままであり、電流Ｉｏｕｔ２は零と等しいまま
であるが、トランジスタＭ１とＭ２とを通る電流は入れ
換えられる。スイッチングサイクルの次の周期の第１位
相の間は、トランジスタＭ１とＭ２とを通る入れ換えら
れた電流が再び出力端子３と４とへ直接に接続されるの
で、電流Ｉｏｕｔ１＝０が出力端子３を通って流れ、電
流Ｉｏｕｔ２＝Ｉｉｎが出力端子４を通って流れる。か
くして電流Ｉｏｕｔ１とＩｏｕｔ２との値が各第２位相
の後に入れ換えられるが、電流Ｉｏｕｔ１とＩｏｕｔ２
との和は入力電流Ｉｉｎに等しいままである。第２位相
の間にトランジスタＭ３により供給された電流に対する
第１位相の間にトランジスタＭ３に印象付けられた電流
の比例する数は、決して正確に１ではないので、電流の
入れ換えは少しの損失を伴う。従って、最初にはＩｉｎ
と等しかった一方の電流の値は最後には減少し、電流の
和は一定のままであるから、他方の電流の値は零の初期
値から増加する。電流の入れ換えが少しの増幅を伴う場
合にも、同様な過程が行われる。トランジスタＭ１とＭ
２とにわたる入力電流Ｉｉｎの最初の分布にかかわらず
、電流Ｉｏｕｔ１とＩｏｕｔ２との値はクロック信号の
幾つかの周期の後に互いに収斂し、入力電流Ｉｉｎの半
分に実質的に等しい最終値に両者共に到達する。相互同
一性の精度はトランジスタＭ３内での印象付けられた電
流から供給された電流への変換により決定される。
に表示してあるように、スイッチングサイクルの第１位
相の間には、第３トランジスタＭ３はダイオードとして
配置され、第２トランジスタは電流源として配置される
。 更にその上、トランジスタＭ３とトランジスタＭ１とが
出力端子３と入力端子２との間に直列に接続され、トラ
ンジスタＭ２は第２出力端子４と入力端子２との間に挿
入されている。最初に保持コンデンサＣ１の両端の電圧
がまだ零であると仮定すると、トランジスタＭ２のゲー
ト−ソース電圧は零電圧であるから、電流源１の入力電
流Ｉｉｎは完全にトランジスタＭ１を通って流れる。ト
ランジスタＭ３を通る電流Ｉｉｎに相当するコンデンサ
Ｃ２の両端の電圧はそれ自身で調節する。出力端子３に
はＩｉｎに等しい電流Ｉｏｕｔ１が流れる。出力端子４
には零に等しい電流Ｉｏｕｔ２が流れる。スイッチング
サイクルの第２位相の間は、図２に表示したように、全
てのスイッチが変換される。今や電流源として働いてい
るトランジスタＭ３を通る電流Ｉｉｎが、ダイオードと
して配置されたトランジスタＭ２を通って流れ、一方ト
ランジスタＭ２を通る電流に相当する電圧が保持コンデ
ンサＣ１の両端に形成される。電流Ｉｏｕｔ１はＩｉｎ
と等しいままであり、電流Ｉｏｕｔ２は零と等しいまま
であるが、トランジスタＭ１とＭ２とを通る電流は入れ
換えられる。スイッチングサイクルの次の周期の第１位
相の間は、トランジスタＭ１とＭ２とを通る入れ換えら
れた電流が再び出力端子３と４とへ直接に接続されるの
で、電流Ｉｏｕｔ１＝０が出力端子３を通って流れ、電
流Ｉｏｕｔ２＝Ｉｉｎが出力端子４を通って流れる。か
くして電流Ｉｏｕｔ１とＩｏｕｔ２との値が各第２位相
の後に入れ換えられるが、電流Ｉｏｕｔ１とＩｏｕｔ２
との和は入力電流Ｉｉｎに等しいままである。第２位相
の間にトランジスタＭ３により供給された電流に対する
第１位相の間にトランジスタＭ３に印象付けられた電流
の比例する数は、決して正確に１ではないので、電流の
入れ換えは少しの損失を伴う。従って、最初にはＩｉｎ
と等しかった一方の電流の値は最後には減少し、電流の
和は一定のままであるから、他方の電流の値は零の初期
値から増加する。電流の入れ換えが少しの増幅を伴う場
合にも、同様な過程が行われる。トランジスタＭ１とＭ
２とにわたる入力電流Ｉｉｎの最初の分布にかかわらず
、電流Ｉｏｕｔ１とＩｏｕｔ２との値はクロック信号の
幾つかの周期の後に互いに収斂し、入力電流Ｉｉｎの半
分に実質的に等しい最終値に両者共に到達する。相互同
一性の精度はトランジスタＭ３内での印象付けられた電
流から供給された電流への変換により決定される。
【００２９】図３は本発明による電流分割器の第２実施
例を示している。第４電流分枝８がダイオードとして配
設されたトランジスタＭ４を具えており、該トランジス
タは第３トランジスタＭ３と同じ導電型を有しており且
つほぼ同じ寸法を有している。そのソースは出力端子４
へ接続され、相互接続されたゲートとドレインとが接続
端子１６へ接続されている。第４トランジスタＭ４が、
最終状態に達した場合にトランジスタＭ１とトランジス
タＭ２とのドレインの電圧が実質的に等しいことを与え
て、第１及び第２出力端子３及び４の電位が等しいこと
を呈する。トランジスタＭ３のドレイン電圧はこのとき
スイッチングサイクルの第１及び第２位相の間もはやほ
とんど変化せず、それがこの電流分割器の精度のために
なる。
例を示している。第４電流分枝８がダイオードとして配
設されたトランジスタＭ４を具えており、該トランジス
タは第３トランジスタＭ３と同じ導電型を有しており且
つほぼ同じ寸法を有している。そのソースは出力端子４
へ接続され、相互接続されたゲートとドレインとが接続
端子１６へ接続されている。第４トランジスタＭ４が、
最終状態に達した場合にトランジスタＭ１とトランジス
タＭ２とのドレインの電圧が実質的に等しいことを与え
て、第１及び第２出力端子３及び４の電位が等しいこと
を呈する。トランジスタＭ３のドレイン電圧はこのとき
スイッチングサイクルの第１及び第２位相の間もはやほ
とんど変化せず、それがこの電流分割器の精度のために
なる。
【００３０】図４は本発明による電流分割器の第３実施
例を示している。ソースとドレインとがトランジスタＭ
２の相当する電極へ接続され、且つゲートが基準電圧端
子５へ接続されている、同様の第５トランジスタＭ５が
トランジスタＭ２と並列に配設されている。トランジス
タＭ１のように、トランジスタＭ５が利用できる電流源
として配設されて、トランジスタＭ１の電流に比例して
いる電流を提供する。その比例度はトランジスタＭ１と
Ｍ５との寸法により決定される。トランジスタＭ１とＭ
５とが一緒に入力電流Ｉｉｎを二つの部分に分割するス
タティック電流分割器を形成し、この電流分割器の比率
はトランジスタＭ１とＭ５との寸法により決定される。 この電流分割器は今やトランジスタＭ１とＭ５とを通る
電流の間の差のダイナミック制御を与えるためにのみ必
要である。これが電流分割器の精度にその上にためにな
る。図４に示したような実施例においては第４トランジ
スタＭ４は省略されてもよいことは明らかである。
例を示している。ソースとドレインとがトランジスタＭ
２の相当する電極へ接続され、且つゲートが基準電圧端
子５へ接続されている、同様の第５トランジスタＭ５が
トランジスタＭ２と並列に配設されている。トランジス
タＭ１のように、トランジスタＭ５が利用できる電流源
として配設されて、トランジスタＭ１の電流に比例して
いる電流を提供する。その比例度はトランジスタＭ１と
Ｍ５との寸法により決定される。トランジスタＭ１とＭ
５とが一緒に入力電流Ｉｉｎを二つの部分に分割するス
タティック電流分割器を形成し、この電流分割器の比率
はトランジスタＭ１とＭ５との寸法により決定される。 この電流分割器は今やトランジスタＭ１とＭ５とを通る
電流の間の差のダイナミック制御を与えるためにのみ必
要である。これが電流分割器の精度にその上にためにな
る。図４に示したような実施例においては第４トランジ
スタＭ４は省略されてもよいことは明らかである。
【００３１】スイッチは更に普通の方法で、例えば、Ｍ
ＯＳ 即ちＣＭＯＳ技術でのスイッチングトランジスタ
によって配設されてもよい。図示された典型的な実施例
はＭＯＳ トランジスタで配設されているが、バイポー
ラトランジスタあるいはダーリントントランジスタも同
様に可能である。第１及び第２保持コンデンサＣ１及び
Ｃ２の値は厳密ではない。接続されるトランジスタのゲ
ート−ソースキャパシタンスを保持コンデンサとして用
いてもよい。利用できる電流源２２の出力インピーダン
スを増加するために、１個または複数のトランジスタを
トランジスタＭ１のドレインと直列に縦続接続してもよ
い。
ＯＳ 即ちＣＭＯＳ技術でのスイッチングトランジスタ
によって配設されてもよい。図示された典型的な実施例
はＭＯＳ トランジスタで配設されているが、バイポー
ラトランジスタあるいはダーリントントランジスタも同
様に可能である。第１及び第２保持コンデンサＣ１及び
Ｃ２の値は厳密ではない。接続されるトランジスタのゲ
ート−ソースキャパシタンスを保持コンデンサとして用
いてもよい。利用できる電流源２２の出力インピーダン
スを増加するために、１個または複数のトランジスタを
トランジスタＭ１のドレインと直列に縦続接続してもよ
い。
【図１】図１は本発明による電流分割器の第１実施例に
おいてスイッチングサイクルの第１位相におけるスイッ
チの位置を示した回路図である。
おいてスイッチングサイクルの第１位相におけるスイッ
チの位置を示した回路図である。
【図２】図２は本発明による電流分割器の第１実施例に
おいてスイッチングサイクルの第２位相におけるスイッ
チの位置を示した回路図である。
おいてスイッチングサイクルの第２位相におけるスイッ
チの位置を示した回路図である。
【図３】図３は本発明による電流分割器の第２実施例の
回路図である。
回路図である。
【図４】図４は本発明による電流分割器の第３実施例の
回路図である。
回路図である。
１ 電流源
２ 入力端子
３ 第１出力端子
４ 第２出力端子
５ 基準電圧端子
６ 基準電圧源
７ 第３電流分枝
８ 第４電流分枝
９ クロック発生器
１０ 第１電流分枝
１２ 第２電流分枝
１４ 第３接続端子
１６ 第４接続端子
１８ 第１接続端子
２０ 第２接続端子
２２ 可変電流源
２４ 第１電流記憶回路
２６，３４ 第１電流端子
２８，３６ 第２電流端子
３０，３８ 制御端子
３２ 第２電流記憶回路
４０ スイッチング手段
４２ スイッチング信号
４４，４６ 制御信号
Ｃ１，Ｃ２ 保持コンデンサ
Ｉｏｕｔ１，Ｉｏｕｔ２ 部分電流
Ｍ１， Ｍ２， Ｍ３， Ｍ４， Ｍ５ トランジス
タＳ１， Ｓ２ 切り換えスイッチ Ｓ３， Ｓ４ スイッチ Ｖｒｅｆ 基準電圧
タＳ１， Ｓ２ 切り換えスイッチ Ｓ３， Ｓ４ スイッチ Ｖｒｅｆ 基準電圧
Claims (7)
- 【請求項１】 入力電流を実質的に等しい出力電流に
分割するための電流分割器であって、 ‐ 入力電流を接続するための入力端子と、‐ 出
力電流を取り出すための第１及び第２出力端子と、 ‐ 入力端子と出力端子とをそれぞれの接続端子へ接
続するための電流分枝と、 ‐ スイッチング信号の制御のもとにスイッチングサ
イクルで接続端子を結合す るためのスイッチング手段と、 ‐ 電流分枝の少なくとも一つに挿入された電流記憶
回路であって、各回路は制御信号の第２レベルの間に第
１及び第２電流端子を通って流れる電流を制御端子上の
第１制御信号レベルにより維持するために、第１及び第
２電流端子と制御端子とを具えている電流記憶回路と、
及び ‐ スイッチング手段のためのスイッチング信号と電
流記憶回路のための制御信号とを発生するためのクロッ
ク発生器と、を具えている電流分割器において、‐
入力端子が第１及び第２電流分枝を通ってそれぞれ第１
及び第２接続端子へ結合されており、その第１電流分枝
は入力電流と第２電流分枝を通って流れている電流との
間の差の電流を供給するための第１可変電流源を具えて
おり、且つ第２電流分枝は第１電流端子が入力端子へ結
合され第２電流端子が第２接続端子へ結合されている第
１電流記憶回路を具えており、 ‐ 第１及び第２出力端子がそれぞれ第３及び第４電
流分枝を通って第３及び第４接続端子へ結合されており
、その第３電流分枝は第１電流端子が第１出力端子へ結
合され第２電流端子が第３接続端子へ結合されている第
２電流記憶回路を具えており、 ‐ スイッチングサイクルの第１位相の間第１接続端
子を第３接続端子へ結合し且つ第２接続端子を第４接続
端子へ結合し、スイッチングサイクルの第２位相の間第
１接続端子を第４接続端子へ結合し且つ第２接続端子を
第３接続端子へ結合するために、スイッチング手段が配
設されており、且つ ‐ 第１及び第２電流記憶回路のそれぞれの制御端子
へ結合される制御信号を発生するためにクロック発生器
が配設されており、それぞれ第１及び第２電流記憶回路
の制御端子のための制御信号が、スイッチングサイクル
の第１位相の少なくとも一部の間はそれぞれ第１レベル
及び第２レベルに一致し、スイッチングサイクルの第２
位相の少なくとも一部の間はそれぞれ第２レベル及び第
１レベルに一致する値を呈する、ことを特徴とする電流
分割器。 - 【請求項２】 第２電流分枝において、第１可変電流
源の電流に比例する電流を供給するための第２可変電流
源が第１電流記憶回路と並列に接続されていることを特
徴とする請求項１記載の電流分割器。 - 【請求項３】 第１及び第２電流記憶回路が各々、‐
制御電極を有し且つそれぞれ第１及び第２電流端子
へ結合された第１及び第２主電極を有するトランジスタ
であって、第１電流記憶回路のトランジスタは第１導電
型のトランジスタであり、第２電流記憶回路のトランジ
スタはその第１導電型と反対の第２導電型のトランジス
タであるトランジスタと、 ‐ 制御電極と第１主電極との間へ接続された保持コ
ンデンサと、及び ‐ 制御信号の第１レベルの間は開であり制御信号の
第２レベルにより閉じられる制御電極と第２主電極との
間のスイッチと、を具えていることを特徴とする請求項
１又は２記載の電流分割器。 - 【請求項４】 第１可変電流源が、それぞれ入力端子
，第１接続端子及び基準電圧端子へ結合された第１主電
極，第２主電極及び制御電極を有する第１導電型のトラ
ンジスタを具えていることを特徴とする請求項２又は３
記載の電流分割器。 - 【請求項５】 第４電流分枝が第２導電型のトランジ
スタを具え、該トランジスタの第１及び第２主電極がそ
れぞれ第２出力端子及び第４接続端子へ結合されており
、制御電極が第２主電極へ結合されていることを特徴と
する請求項２，３又は４項記載の電流分割器。 - 【請求項６】 第２可変電流源が、第１電流記憶回路
のトランジスタのそれぞれ第１及び第２主電極へ接続さ
れた第１及び第２主電極を有し且つ第１可変電流源のト
ランジスタの制御電極へ接続された制御電極を有する第
１導電型のトランジスタを具えていることを特徴とする
請求項３，４又は５記載の電流分割器。 - 【請求項７】 保持コンデンサが関連する電流記憶回
路のトランジスタの制御電極と第１主電極との間の内部
キャパシタンスにより形成されていることを特徴とする
請求項３，４，５又は６記載の電流分割器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9000450 | 1990-02-26 | ||
| NL9000450 | 1990-02-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04217119A true JPH04217119A (ja) | 1992-08-07 |
| JP2948931B2 JP2948931B2 (ja) | 1999-09-13 |
Family
ID=19856664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3050293A Expired - Lifetime JP2948931B2 (ja) | 1990-02-26 | 1991-02-25 | 電流分割器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5089718A (ja) |
| EP (1) | EP0449342B1 (ja) |
| JP (1) | JP2948931B2 (ja) |
| KR (1) | KR0164853B1 (ja) |
| DE (1) | DE69116408T2 (ja) |
| HK (1) | HK165296A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382130C (zh) * | 2001-08-29 | 2008-04-16 | 日本电气株式会社 | 用于驱动电流负载器件的半导体器件及提供的电流负载器件 |
| GB2404798A (en) * | 2003-08-04 | 2005-02-09 | Seiko Epson Corp | A two-phase current comparator using a current memory, for a thin-film active matrix image array suitable for fingerprint sensing |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3839648A (en) * | 1972-02-28 | 1974-10-01 | Tektronix Inc | Programmable function generation |
| JPS5524291B2 (ja) * | 1973-10-11 | 1980-06-27 | ||
| NL7405441A (nl) * | 1974-04-23 | 1975-10-27 | Philips Nv | Nauwkeurige stroombronschakeling. |
| US4112315A (en) * | 1975-09-08 | 1978-09-05 | Hitachi, Ltd. | Semiconductor switch circuit |
| NL186789C (nl) * | 1979-02-16 | 1991-02-18 | Philips Nv | Schakelcircuit uitgevoerd met meerdere ingangskanalen en een uitgangskanaal. |
| JPS59182626A (ja) * | 1983-03-31 | 1984-10-17 | Toshiba Corp | スイッチング回路 |
| US4958123A (en) * | 1987-12-23 | 1990-09-18 | U.S. Philips Corporation | Circuit arrangement for processing sampled analogue electrical signals |
| GB2225885A (en) * | 1988-12-08 | 1990-06-13 | Philips Electronic Associated | Integrator circuit |
| GB2228351A (en) * | 1989-02-17 | 1990-08-22 | Philips Electronic Associated | Circuit arrangement for processing sampled analogue electrical signals |
| US4973978A (en) * | 1989-08-31 | 1990-11-27 | Analog Devices, Inc. | Voltage coupling circuit for digital-to-time converter |
-
1991
- 1991-02-19 US US07/657,712 patent/US5089718A/en not_active Expired - Fee Related
- 1991-02-20 EP EP91200357A patent/EP0449342B1/en not_active Expired - Lifetime
- 1991-02-20 DE DE69116408T patent/DE69116408T2/de not_active Expired - Fee Related
- 1991-02-21 KR KR1019910002765A patent/KR0164853B1/ko not_active IP Right Cessation
- 1991-02-25 JP JP3050293A patent/JP2948931B2/ja not_active Expired - Lifetime
-
1996
- 1996-09-05 HK HK165296A patent/HK165296A/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0449342B1 (en) | 1996-01-17 |
| DE69116408T2 (de) | 1996-07-25 |
| US5089718A (en) | 1992-02-18 |
| KR0164853B1 (ko) | 1999-03-20 |
| HK165296A (en) | 1996-09-13 |
| DE69116408D1 (de) | 1996-02-29 |
| JP2948931B2 (ja) | 1999-09-13 |
| EP0449342A1 (en) | 1991-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667178A (en) | Digital to analog converter | |
| US4677323A (en) | Field-effect transistor current switching circuit | |
| KR100209098B1 (ko) | D/a 변환기 | |
| CA2612745A1 (en) | Current switch with differential transistor pairs fed by a low voltage | |
| US6194955B1 (en) | Current source switch circuit | |
| US5966040A (en) | CMOS current-mode four-quadrant analog multiplier | |
| US4797569A (en) | Apparatus for pre-defining circuit characteristics | |
| US5945860A (en) | CLM/ECL clock phase shifter with CMOS digital control | |
| US5406142A (en) | Level shifting low to high supply voltage interface circuit | |
| US5614853A (en) | Differential load stage with stepwise variable impedance, and clocked comparator comprising such a load stage | |
| US5136293A (en) | Differential current source type d/a converter | |
| JPH04217119A (ja) | 電流分割器 | |
| JPH0653757A (ja) | スイッチング可能な電流源回路 | |
| JP2710507B2 (ja) | 増幅回路 | |
| US3366804A (en) | Switching apparatus | |
| JPS59138121A (ja) | 電界効果トランジスタ・スイッチを整合させるための装置 | |
| US6265909B1 (en) | Three-valued switching circuit | |
| JPH0338925A (ja) | デジタル／アナログ変換器 | |
| US5686852A (en) | Circuit arrangement for forming the square root of an input signal | |
| JPH10116309A (ja) | ニューロンｍｏｓトランジスタを有する増幅器回路の中の自動調整動作点調整装置 | |
| JPH053036B2 (ja) | ||
| JPH0239681A (ja) | 信号ミックス回路 | |
| EP0630107A1 (en) | Differential load stage with stepwise variable impedance, and clocked comparator comprising such a load stage | |
| GB2113934A (en) | Determining switching threshold in CMOS circuits | |
| JPH06216727A (ja) | 遅延時間可変論理回路 |